KR20120031725A - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20120031725A
KR20120031725A KR1020100093282A KR20100093282A KR20120031725A KR 20120031725 A KR20120031725 A KR 20120031725A KR 1020100093282 A KR1020100093282 A KR 1020100093282A KR 20100093282 A KR20100093282 A KR 20100093282A KR 20120031725 A KR20120031725 A KR 20120031725A
Authority
KR
South Korea
Prior art keywords
silver
pad
layer
circuit board
circuit pattern
Prior art date
Application number
KR1020100093282A
Other languages
English (en)
Inventor
김애림
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100093282A priority Critical patent/KR20120031725A/ko
Publication of KR20120031725A publication Critical patent/KR20120031725A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 이 기판은 절연층과, 상기 절연층 위에 은을 포함하는 합금으로 형성되어 있는 회로 패턴 또는 패드를 포함한다. 따라서, 회로 패턴 또는 패드가 은을 포함하는 합금으로 형성되기 때문에 솔더링 시 이종 하부층의 확산으로 인한 불량 문제를 방지할 수 있고, 금(Au)을 포함하지 않는 표면 처리법을 적용할 수 있으므로 가격적인 측면에서도 유리함을 가질 수 있는 인쇄회로기판을 제공할 수 있다.

Description

인쇄회로기판 및 이의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판의 제작에 있어, 솔더부착성과 와이어 본딩성을 확보하기 위해 회로 및 패드상에 다양한 표면 처리를 실시하고 있다.
종래에는 전해 도금법에 의한 니켈/금 도금법이 가장 많이 사용되고 있었으나, 금 가격의 상승에 따른 비용 문제와 도금 시 전기적 연결을 위해 필요한 인입선에 의한 디자인 자유도 문제로 인해 무전해 도금법을 이용한 표면 처리 기술 개발이 요구되어 왔다.
대표적으로, 무전해 니켈/팔라듐/금 도금법에 대한 연구가 활발히 이루어지고 있으며, 비용 문제 해소를 위해 금 도금층 대신 은 도금층을 이용한 표면 처리 기술들도 개발되고 있다.
은 도금층을 포함하는 표면 처리법의 경우, 기존과 유사한 수준의 신뢰성 결과를 얻기 위해서는 수 마이크로 이상의 도금 두께가 요구된다. 이때, 은 도금층의 두께가 얇은 경우, 리플로우 등의 열 처리 후 하부층의 확산에 의한 신뢰성 저하 문제가 발생하게 된다.
그러나, 종래 기술에 따른 도금층 형성 방법은 은 도금층 형성 시 치환 반응에 의해 도금층이 형성되는 침지 도금 방식을 이용하고 있으며, 이에 따라 전자 공급원이 되는 하지층이 모두 덮여버린 후에는 더 이상 도금이 이루어질 수 없어, 원하는 두께의 도금층을 얻는 데에는 한계가 있다.
실시 예는 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.
실시 예는 은을 포함하는 합금으로 형성된 회로 패턴을 포함하는 인쇄회로기판 및 이의 제조 방법을 제공한다.
실시 예에 따른 인쇄회로기판은 절연층과, 상기 절연층 위에 은을 포함하는 합금으로 형성되어 있는 회로 패턴 또는 패드를 포함한다.
또한, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계와, 상기 절연 기판 위에 은을 포함하는 합금으로 회로 패턴 또는 패드를 형성하는 단계를 포함한다.
본 발명에 따른 실시 예에 의하면 회로 패턴 또는 패드가 은을 포함하는 합금으로 형성되기 때문에 솔더링 시 이종 하부층의 확산으로 인한 불량 문제를 방지할 수 있고, 금(Au)을 포함하지 않는 표면 처리법을 적용할 수 있으므로 가격 측면에서도 유리함을 가질 수 있다.
도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 5는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 6은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 7 내지 도 9는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 10은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
또한, 본 명세서에 기재된 "증착"이라는 용어는 "도금"이라는 의미와 다름없이 쓰일 수 있다.
본 발명은 절연 기판 위에 은을 포함하는 합금으로 회로 패턴 또는 패드를 형성하는 회로 기판을 제공한다.
도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 인쇄회로기판(100) 위에 형성되는 도금 씨드층(120), 상기 도금 씨드층(120) 위에 은을 포함하는 합금으로 형성된 회로 패턴 또는 패드(130), 상기 회로 패턴 또는 패드(130) 위에 형성되는 금속층(140) 및 레지스트(125)를 포함한다.
상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 복수의 회로 패턴 또는 패드(130)가 형성되어있다. 상기 패드(130)는 인쇄회로기판(100) 위에 실장되는 소자를 장착하는 범프로서 솔더(도시하지 않음)가 부착되거나 와이어 본딩되는 패드를 의미한다.
상기 회로 패턴 또는 패드(130)는 전도성 물질로 형성되며, 보다 바람직하게 상기 전도성 물질은 은(Ag)임이 바람직하다.
일반적으로, 인쇄회로기판은 납땜성 및 와이어 본딩성을 확보하기 위해 여러 가지 표면 처리가 실시되며, 상기 표면 처리로는 니켈이나 금 도금법이 가장 널리 사용되고 있다. 그러나, 최근 디자인 문제나 가격 문제로 인해 상기 표면 처리로 은 도금법이 사용되고 있다. 하지만, 상기 표면 처리를 은 도금법으로 실시할 경우, 이종 하지층(Cu)의 확산에 의한 신뢰성 저하 문제가 발생하며, 이에 따라 본 발명에서는 상기와 같은 문제점을 해결하기 위하여, 회로 패턴이나 패드 자체를, 회로패턴이나 패드 자체를 은을 포함하는 합금으로 형성하도록 한다.
상기 회로 패턴 또는 패드(130) 사이에는 도금 씨드층(120)이 형성된다. 상기 도금 씨드층(120)은 은을 포함하는 합금으로 상기 회로 패턴 또는 패드(130)를 형성하기 위한 씨드층으로 사용된다.
이때, 상기 도금 씨드층(120)은 은 이온을 포함하는 은 도금액을 환원 무전해 도금하여 형성한다.
이를 위해, 상기 은 도금액은 은 이온, 착화제, 환원제 및 PH 조정제를 포함한다. 또한, 상기 은 도금액에 포함된 환원제의 산화 반응에 따라 발생한 수소 체에 의한 도금 품질 저하 현상을 사전에 방지하기 위해 상기 은 도금액은 안정제를 더 포함할 수 있다.
상기 은 도금액 중 은 이온으로는 시안화은칼륨(KAg(CN)2), 착화제로는 시안화칼륨(KCN), 환원제로는 수소화붕소칼륨(KBH4), PH 조정제로는 수산화 칼륨(KOH) 및 안정제로는 2,2'-dipyridyl이 사용될 수 있다. 하지만, 본 발명은 이에 한정되지 않고, 상기 물질이 동일한 성분의 다른 물질들로 대체될 수 있음은 당업자에게 자명한 사항일 것이다.
이때, 상기 은 이온의 농도가 낮은 경우에는 도금 속도가 현저하게 저하되어 생산성을 기대할 수 없으며, 높은 경우에는 상기 착화제 및 환원제 등의 배합 비율이 같이 상승해야 하므로, 드래그 아웃 손실(drag-out loss)이 많아지는 문제점이 있다. 여기서, 상기 드래그 아웃 손실은 도금을 끝낸 후 도금조를 나올 때 피도금물에 묻어나는 도금 용액의 양을 의미한다. 이에 따라, 상기 은 이온의 농도는 0.001~0.1M, 바람직하게 0.01~0.05M 정도의 농도로 조성될 수 있다.
또한, 상기 환원제의 농도가 낮은 경우에는 환원력이 저하되어 도금 속도가 저하될 수 있으며, 높은 경우에는 은 소모에 따른 환원제의 소모 비율이 초과되어 드레그 아웃 손실이 많아질 수 있다. 이때, 상기 환원제는 상기 은 이온을 은 금속으로 환원시키는 역할을 한다. 이에 따라, 상기 환원제의 농도는 0.02~0.8M, 바람직하게 0.2M~0.5M 농도로 조성될 수 있다.
또한, 상기 착화제의 농도가 낮은 경우에는 착화력이 부족하여 균일한 은 이온의 공급이 어렵게 되며, 높은 경우에는 은 이온의 양이 초과되어 드래그 아웃 손실이 많아지게 되고, 도금 속도가 현저하게 저하될 수 있다. 따라서, 상기 착화제의 농도는 0.01~0.5M, 바람직하게 0.01~0.5M 농도로 조성될 수 있다.
상기 도금 씨드층(120)은 석출 속도와 안정적인 은 도금액 운영을 위하여 74~78℃ 범위의 도금 온도 내에서 상기 은 도금액으로부터 형성되는 것이 바람직하다.
또한, 상기 은 도금액은 환원형 은 도금액이며, 이와 같은 환원형 도금액은 PH의 조성 범위에 따라 석출 속도, 도금 속도, 환원 효율 및 용액의 안정성이 좌우된다. 따라서, 상기 은 도금액의 PH는 13~14로 유지하는 것이 바람직하다.
상기 도금 씨드층(120)은 환원 방식에 의해 형성되므로, 원하는 두께로 변화될 수 있으며, 바람직하게 1㎛ 내외의 두께로 형성되도록 한다.
상기 회로 패턴 또는 패드(130)은 상기 형성된 도금 씨드층(120)을 전극으로 전해 도금하여 형성된다. 이를 위해, 상기 도금 씨드층(120) 위에는 상기 회로 패턴 또는 패드(130)의 형상에 상응하는 레지스트가 형성될 수 있다.
또한, 상기 회로 패턴 또는 패드(130)는 은 이온을 포함하는 합금으로 전해 도금하여 형성된다.
즉, 상기 회로 패턴 또는 패드(130)를 은 이온을 포함하는 합금으로 형성하기 때문에, 상기 회로 패턴 또는 패드(130) 위에 표면 처리될 금속층과의 확산을 방지할 수 있으며, 아래에 형성되는 도금 씨드층(120)과의 확산도 방지할 수 있다.
또한, 상기 회로 패턴 또는 패드(130)를 은 이온을 포함하는 합금으로 형성하기 때문에, 기존보다 얇은 금속층만으로도 원하는 솔더 접합 특성 및 와이어 본딩성을 확보할 수 있다.
상기 회로 패턴 또는 패드(130) 위에는 금속층(140)을 형성할 수도 있다.
상기 금속층(140)은 상기 회로 패턴 또는 패드(130)를 보호하면서, 원하는 솔더 접합 특성 및 와이어 본딩성을 만족하기 위해 형성된다.
또한, 상기 금속층(140)은 상기 회로 패턴 또는 패드(130)의 산화로 인해 표면의 색이 변화하는 것을 방지하기 위해 형성될 수 있다.
상기 금속층(140)은 은 도금층을 포함하는 표면 처리에 의해 형성될 수 있다.
상기 은 도금층을 포함하는 표면 처리로는 은 도금층, 은/팔라듐 도금층, 은/코발트 도금층, 은/로듐 도금층 및 은/루테듐 도금층이 적용될 수 있다.
즉, 상기 금속층(140)은 은 도금층만을 포함할 수 있으며, 상기 은 도금층 이외에도 팔라듐 도금층, 코발트 도금층, 로듐 도금층 및 루테듐 도금층 중 어느 하나의 도금층을 더 포함할 수 있다.
도 2 내지 도 5는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 2를 참조하면, 절연 기판(110)에 도금 씨드층(120)을 형성한다.
상기 절연 기판(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 도금 씨드층(120)은 은 이온을 포함하는 은 도금액을 환원 무전해 도금하여 형성될 수 있다. 즉, 상기 준비된 절연 기판(110)을 환원형 무전해 은 도금액에 접촉 및 침적시켜 상기 절연 기판(110) 위에 은 도금층으로 이루어진 도금 씨드층(120)을 형성한다.
상기 환원형 무전해 은 도금액은 은 이온, 착화제, PH 조정제, 환원제 및 안정제를 포함할 수 있다.
이때, 본 발명의 일 실시 예로 상기 환원형 무전해 은 도금액의 PH는 13 내지 14 범위 내에서 유지된다. 또한, 도금 과정에서 요구되는 도금 온도는 74 내지 78℃일 수 있다. 그리고, 상기 도금 씨드층(120) 형성을 위한 도금 공정은 약 10분 내지 20분 정도 실시되며, 이에 따라 1㎛ 내외의 두께로 상기 도금 씨드층(120)을 형성할 수 있다. 그러나, 실시 예에 따라 상기 환원형 무전해 은 도금액의 특성, 도금 온도, 도금 시간 및 도금 두께는 변경될 수 있을 것이다.
상기 도금 씨드층(120)을 형성시키기 이전에 상기 절연 기판(110)과 도금 씨드층(120)의 밀착력을 높이기 위해 상기 절연 기판(110)의 표면 처리를 실시할 수 있다.
즉, 상기 절연 기판(110)이 에폭시 계열의 수지일 경우, 디스미어 처리를 통해 표면 조도를 변화시키거나 활성화시켜 상기 표면 처리를 실시할 수 있다. 또한, 상기 절연 기판(110)이 절연성 필름일 경우, 플라즈마 처리 혹은 공중합체 반응을 이용해 표면 상태를 변화시켜 표면 처리를 실시할 수 있다. 이때, 상기 표면 처리로는 NH3 플라즈마 처리와 표면 그래프트 혼성 중합법 중 어느 하나의 방법을 사용할 수 있다.
또한, 상기 표면 처리 이후에 주석 민감화 및 팔라듐 활성화 공정을 거쳐 상기 절연 기판(110) 상에 팔라듐 촉매를 형성시킨다. 전도성 기판에 무전해 도금에 의한 박막을 형성할 경우에는 팔라듐 활성화 공정만으로도 표면에 팔라듐 촉매를 형성할 수 있으나, 비전도성 기판의 경우에는 주석 민감화 반응을 통해 팔라듐 촉매를 형성시킨다.
상기 비전도성 기판의 경우, Sn2 + Pd2 -> Sn4 + + Pd0와 같은 반응식에 의해 팔라듐 촉매가 형성될 수 있다.
그리고, 상기와 같이 형성된 팔라듐 촉매를 매개로 하여, 상기 은 도금액에 포함된 환원제의 산화 반응에 의해 전자를 공급받아 무전해 은 박막이 형성되고, 상기 형성된 은 박막 상에서도 자기 촉매 반응에 의해 지속적으로 은 도금층이 형성되게 된다. 또한, 환원 반응에 의해 도금층이 형성되므로, 시간 조절만을 통해 원하는 두께로 은 도금층을 형성시킬 수 있다.
이후, 도 3을 참조하면, 상기와 같이 형성된 도금 씨드층(120) 위에 회로 패턴 또는 패드(130)의 형상에 상응하는 레지스트(125)를 형성한다.
도 4를 참조하면, 상기와 같이 레지스트(125)가 형성되면, 상기 절연 기판(110) 위에 형성된 도금 씨드층(120)을 전극으로 전해 도금을 수행하여, 상기 레지스트(125)에 의해 형성된 패턴을 도전성 물질로 채운다. 이때, 전해 도금의 두께는 패턴의 두께보다 작게 형성되게 한다.
또한, 상기 전해 도금 시 사용되는 도전성 물질은 은을 포함하는 합금임이 바람직하다. 일반적으로, 상기 회로 패턴 또는 패드(130)는 구리를 포함하는 합금으로 형성되지만, 본 발명에서는 상기 회로 패턴 또는 패드(130)를 은을 포함하는 합금으로 형성한다.
또한, 상기 회로 패턴 또는 패드(130)은 특성에 따라 DC 도금 또는 펄스 도금 중 어느 하나의 도금법에 의해 형성될 수 있다.
도 5를 참조하면, 상기 도 4와 같이 전해 도금이 실시된 후, 솔더링 및 와이어 본딩성을 높이기 위한 표면 처리를 수행한다.
상기 표면 처리로는 은 도금층을 포함하는 표면 처리법을 적용하는 것이 바람직하다.
다시 말해서, 상기 절연 기판 위에 형성된 회로 패턴 또는 패드(130) 위에 금속층(140)을 형성한다. 또한, 상기 금속층(140)은 은 도금층을 포함한다.
다시 말해서, 상기 금속층(140)은 은 도금층만을 포함할 수 있으며, 경우에 따라 은 도금층 이외에도 팔라듐 도금층, 코발트 도금층, 로듐 도금층 및 루테늄 도금층 중 적어도 어느 하나의 도금층을 더 포함할 수 있다.
상기와 같이, 본 발명은 회로 패턴 또는 패드(130)가 은을 포함하는 합금으로 형성되며, 표면 처리로 은 도금층을 형성하기 때문에, 솔더링 시 이종 하지층의 구리 확산으로 인한 불량 문제를 방지할 수 있고, 금(Au)을 포함하지 않는 표면 처리법을 적용할 수 있으므로 가격적인 측면에서도 유리함을 가질 수 있는 인쇄회로기판(100)을 제공할 수 있다.
도 6은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 6을 참조하면, 제 2 실시 예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 회로 패턴 또는 패드(220) 및 금속층(230), 레지스트(225)를 포함한다.
상기 제 2 실시 예에 따른 인쇄회로기판(200)은 도금 씨드층(120)을 제외하고 제 1 실시 예에 따른 인쇄회로기판(100)과 동일한 구조를 가진다.
즉, 상기 제 1 실시 예와 제 2 실시 예에 따른 인쇄회로기판은 상기 회로 패턴 또는 패드(130)(220)의 제조 방법만이 상이할 뿐 그 이외는 동일하다.
제 1 실시 예에 따른 회로 패턴 또는 패드(130)는 전해 도금에 의해 형성되지만, 제 2 실시 예에 따른 회로 패턴 또는 패드(220)는 에칭에 의해 형성된다.
도 7 내지 도 9는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 나타낸 단면도이다.
도 7을 참조하면, 제 2 실시 예에 따른 인쇄회로기판의 제조 방법은 먼저, 절연 기판(210)에 은 층(215)을 증착한다. 이때, 상기 은 층(215)은 회로 패턴 또는 패드(220)를 형성시키기 위해 증착된다.
상기 은 층(215)은 환원 무전해 도금법에 의해 형성될 수 있다.
즉, 상기 설명한 바와 같은 은 도금액을 환원 무전해 도금하여 상기 절연 기판(210) 위에 은 층(215)을 형성시킨다. 이때, 상기 은 층(215)은 일반적으로 회로 패턴이나 패드 형성 시 요구되는 두께로 형성될 수 있다. 상기 환원 무전해 도금은 도금 공정 시간을 조절함으로써, 그에 따라 형성되는 도금층의 두께를 조절할 수 있으므로, 상기 요구되는 두께에 맞는 시간 동안 도금을 실시하여 상기 은 층을 형성시킨다.
도 8을 참조하면, 상기와 같이 은 층(215)이 형성되면, 상기 은 층(215)을 에칭(식각)하여, 상기 절연 기판(210) 위에 회로 패턴 또는 패드(220)를 형성한다.
이때, 상기 회로 패턴 또는 패드(220)는 통상적인 식각법을 이용하여 형성될 수 있다.
이후, 도 9에 도시된 바와 같이 솔더링 및 와이어 본딩성 확보를 위한 표면 처리를 수행하여, 상기와 회로 패턴 또는 패드(220) 위에 금속층(230)을 형성한다.
이때, 상기 금속층(230)은 은 금속층만을 포함할 수 있으며, 상기 은 금속층 이외에도 팔라듐 금속층, 코발트 금속층, 로듐 금속층 및 루테듐 금속충 중 적어도 하나를 더 포함할 수 있다.
도 10은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 단면도이다.
도 10을 참조하면, 제 3 실시 예에 따른 인쇄회로기판(300)은 절연 기판(310), 도금 씨드층(320) 및 조도가 부여된 회로 패턴 또는 패드(330)를 포함한다.
제 3 실시 예에 따른 인쇄회로기판(300)은 제 2 실시 예에 따른 인쇄회로기판(100)과 회로 패턴 또는 패드(330)의 형상만이 상이할 뿐 그 이외의 부분은 동일하다.
즉, 본 발명의 제 3 실시 예에 따른 인쇄회로기판(300)의 회로 패턴 또는 패드(300)에는 조도가 부여되어 있다.
이때, 상기 회로 패턴 또는 패드(330)는 측면 및 상면에 조도가 형성된 형상으로 형성될 수 있다. 상기 부여된 조도는 타 층과의 접착력을 향상시키고 분리되는 것을 방지하기 위해 형성될 수 있다.
즉, 도 10에서와 같이 형성된 인쇄회로기판에서 회로 패턴 또는 패드에 조도를 형성시킬 수 있다.
상기와 같이 조도를 부여하기 위해 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법에는 상기 형성된 회로패턴 또는 패드(330)의 표면을 조화시키는 공정이 추가적으로 수행된다. 상기 조도는 상기 회로 패턴(330)을 전사할 때, 절연물질과 접착력을 증가시키기 위해 회로 패턴의 표면 조도(roughness)를 증가시켜 표면적을 증가시키기 위해서 부여될 수 있다.
상기 회로패턴 또는 패드(330)의 표면을 조화시키는 상기 회로패턴 또는 패드(330)의 표면을 디스미어 처리를 실시함으로써 수행될 수 있다. 디스미어 처리는 홀 가공 작업 시 회전하는 드릴 비트와 인쇄회로기판 수지의 마찰열에 의하여 녹아 나온 수지가 홀의 내벽에 부착되어 내층의 접착을 방지할 때 이를 화학적인 방법으로 제거하는 방법이다. 이러한 디스미어 처리는 인쇄회로기판 수지 표면의 조도를 형성하는 용도로도 사용될 수 있다.
또한, 상기 회로패턴 또는 패드(330)의 표면을 조화시키는 방법에는 표면 처리 공정 시 사용되는 가스의 종류 및 에너지의 밀도 등에 의해 인쇄회로기판 수지 표면의 조도를 제어하는 플라즈마 방법, 에칭액에 의해 표면에 조도를 형성하는 에칭 방법 등과 같은 다양한 방법이 더 포함될 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200, 300: 인쇄회로기판
110, 310: 절연 기판
120, 320: 도금 씨드층
125, 325: 레지스트
130, 220, 330: 회로패턴, 패드
140, 230: 금속층

Claims (16)

  1. 절연층; 및
    상기 절연층 위에 은을 포함하는 합금으로 형성되어 있는 회로 패턴 또는 패드를 포함하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 절연층과 상기 회로 기판 또는 패드 사이에 형성된 도금 씨드층을 더 포함하며,
    상기 회로 패턴 또는 패드는 상기 도금 씨드층 위에 전해 도금하여 형성되는 것을 특징으로 하는 인쇄회로기판.
  3. 제 2항에 있어서,
    상기 도금 씨드층은 은 이온을 포함하는 합금으로 형성되는 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 회로 패턴 또는 패드는 상기 절연층 위에 증착된 은 합금층을 식각하여 형성되는 것을 특징으로 하는 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 회로 패턴 또는 패드의 표면에는 조도가 부여되는 것을 특징으로 하는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 회로 패턴 또는 패드 위에 형성되는 금속층을 더 포함하는 인쇄회로기판.
  7. 제 6항에 있어서,
    상기 금속층은 은 금속층, 은/팔라듐 금속층, 은/코발트 금속층, 은/로듐 금속층 및 은/루테듐 금속층 중 적어도 어느 하나로 형성되는 인쇄회로기판.
  8. 절연 기판을 준비하는 단계; 및
    상기 절연 기판 위에 은을 포함하는 합금으로 회로 패턴 또는 패드를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  9. 제 8항에 있어서,
    상기 준비단계는 상기 절연 기판을 표면 활성화 처리하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 제 8항에 있어서,
    상기 절연 기판 위에 은을 포함하는 합금으로 도금 씨드층을 형성하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
  11. 제 10항에 있어서,
    상기 도금 씨드층은 은 이온 및 환원제를 포함하는 은 도금액으로부터 형성되는 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  12. 제 10항에 있어서,
    상기 회로 패턴 또는 패드를 형성하는 단계는
    은을 포함하는 합금을 상기 도금 씨드층 위에 전해 도금하여 회로 패턴 또는 패드를 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조 방법.
  13. 제 8항에 있어서,
    상기 회로 패턴 또는 패드를 형성하는 단계는
    상기 절연 기판 위에 은을 포함하는 합금으로 형성된 금속층을 증착하는 단계와,
    상기 적층된 금속층을 식각하여 상기 회로 패턴 또는 패드를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  14. 제 9항에 있어서,
    상기 회로 패턴 또는 패드의 표면에 조도를 부여하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
  15. 제 8항에 있어서,
    상기 형성된 회로 패턴 또는 패드의 표면에 금속층을 형성하는 단계가 더 포함되는 인쇄회로기판의 제조 방법.
  16. 제 15항에 있어서,
    상기 금속층을 형성하는 단계는
    은 금속층, 은/팔라듐 금속층, 은/코발트 금속층, 은/로듐 금속층 및 은/루테늄 금속층 중 적어도 어느 하나로 형성하는 단계인 것을 특징으로 하는 인쇄회로기판의 제조 방법.
KR1020100093282A 2010-09-27 2010-09-27 인쇄회로기판 및 이의 제조 방법 KR20120031725A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100093282A KR20120031725A (ko) 2010-09-27 2010-09-27 인쇄회로기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093282A KR20120031725A (ko) 2010-09-27 2010-09-27 인쇄회로기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20120031725A true KR20120031725A (ko) 2012-04-04

Family

ID=46135106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093282A KR20120031725A (ko) 2010-09-27 2010-09-27 인쇄회로기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20120031725A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200126958A (ko) * 2020-04-29 2020-11-09 엘지이노텍 주식회사 회로기판
US11019731B2 (en) 2015-07-15 2021-05-25 Lg Innotek Co., Ltd. Printed circuit board and method of fabricating the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11019731B2 (en) 2015-07-15 2021-05-25 Lg Innotek Co., Ltd. Printed circuit board and method of fabricating the same
US11297720B2 (en) 2015-07-15 2022-04-05 Lg Innotek Co., Ltd. Printed circuit board and method of fabricating the same
US11723153B2 (en) 2015-07-15 2023-08-08 Lg Innotek Co., Ltd. Printed circuit board and method of fabricating the same
KR20200126958A (ko) * 2020-04-29 2020-11-09 엘지이노텍 주식회사 회로기판
KR20210133190A (ko) * 2020-10-30 2021-11-05 엘지이노텍 주식회사 회로기판

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
US10455704B2 (en) Method for copper filling of a hole in a component carrier
US6571467B2 (en) Method for producing a doublesided wiring board
CN101853789A (zh) 一种柔性封装载板焊盘金手指制作方法
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
CN103037626A (zh) 电镀法进行线路板表面处理的方法
KR20120031725A (ko) 인쇄회로기판 및 이의 제조 방법
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2006104504A (ja) ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法
KR101124784B1 (ko) 배선 기판 및 그 제조 방법
KR101180366B1 (ko) 회로기판 및 그 제조방법
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP2005229138A (ja) 配線基板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013182959A (ja) 半導体チップ搭載用基板及びその製造方法
CN111696956A (zh) 用于半导体封装件的Cu表面上的多孔Cu
KR20100043811A (ko) 배선 기판 및 그 제조 방법
KR20120031726A (ko) 은 도금액, 인쇄회로기판 및 이의 제조 방법
KR20130021027A (ko) 인쇄회로기판 및 그의 제조 방법
KR20120048983A (ko) 인쇄회로기판 제조방법
KR100733252B1 (ko) 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그제조방법
US20200006135A1 (en) Method and Plater Arrangement for Failure-Free Copper Filling of a Hole in a Component Carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision