KR101180366B1

KR101180366B1 - 회로기판 및 그 제조방법

Info

Publication number: KR101180366B1
Application number: KR1020110017106A
Authority: KR
Inventors: 차상석; 정창보; 오춘환; 장군식; 이종태; 이양수
Original assignee: 주식회사 심텍
Priority date: 2011-02-25
Filing date: 2011-02-25
Publication date: 2012-09-10
Also published as: KR20120097723A

Abstract

본 발명의 회로기판은 일면 및 이에 대향하는 타면에 요철부가 존재하는 절연기재층, 상기 요철부의 요부를 덮는 회로패턴과 랜드부, 상기 절연기재층을 관통하여 상기 회로패턴을 도통시키는 도전성 범프, 상기 도전성 범프의 상부면과 하부면에 존재하는 연결패턴 및 상기 랜드부를 노출시키며 상기 절연기재층의 일면과 타면을 덮는 절연층을 포함한다.

Description

회로기판 및 그 제조방법{Printed circuit board and method for manufacturing the same}

본 발명은 회로기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 미세 회로패턴 구현이 가능한 회로기판 및 그 제조방법에 관한 것이다.

컴퓨터, 텔레비젼, 오디오, 비디오, 전화, 카메라, 자동차 계기판 등과 같은 수많은 전자제품의 중심부품으로 사용되는 인쇄회로기판(PCB, PWB)는 전기 절연성 기판 표면 또는 표면과 그 내부에 전기설계를 근거로 하여 도체패턴을 도전성 재료로 형성하여 고착시킨 것이다. 인쇄회로기판은 최종 완제품 내부의 각종 부품들을 탑재하는 받침대 역할 및 부품들의 신호를 서로 연결시켜 주는 역할을 한다. 최근, 전자기기의 소형화, 고기능화에 따라, 전자 부품이 보다 고기능화되고 보다 더 소형화되고 있다. 이에 따라 인쇄회로기판의 박형화와 함께 회로패턴의 미세화에 대한 요구가 증가하고 있다.

이러한 인쇄회로기판의 회로패턴을 구현하는 방법으로는 서브트랙니브(subtractive)법과 어디티브(additive)법 등이 존재하나, 서브트랙티브법은 동박적층판(CCL: Copper Clad Laminate)에 있는 기존 동박 위에 구리도금을 하기 때문에 동박의 두께가 두꺼워지고 에칭 장비의 에칭편차 등에 의해 미세패턴 구현이 어렵다. 어디티브법 중 흔히 사용되는 SAP(Semi Additive Process)법으로 회로패턴 형성시에는 절연재와 도체층과의 접착력을 확보해야 하는 문제점이 존재한다.

아울러, 기존의 회로기판 제조방법은 회로패턴을 형성하기 위해 리소그래피 공정을 거치기 때문에 공정이 복잡하고 제조비용이 높은 단점이 있다.

본 발명은 간단한 공정에 의해 미세 회로패턴의 구현이 가능하며 저비용화가 가능한 회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 하나의 관점은 회로기판에 관한 것이다. 상기 회로기판은 일면 및 이에 대향하는 타면에 요철부가 존재하는 절연기재층, 상기 요철부의 요부를 덮는 회로패턴과 랜드부, 상기 절연기재층을 관통하여 상기 회로패턴을 도통시키는 도전성 범프, 상기 도전성 범프의 상부면과 하부면에 존재하는 연결패턴 및 상기 랜드부를 노출시키며 상기 절연기재층의 일면과 타면을 덮는 절연층을 포함한다.

상기 회로패턴, 랜드부 및 연결패턴은 동일한 물질로 이루어진 회로기판.

상기 회로패턴의 단면은 삼각형일 수 있다.

상기 회로패턴, 랜드부 및 연결패턴은 상기 절연기재층의 일면 또는 타면으로부터 함몰된 구조일 수 있다.

상기 회로패턴, 랜드부 및 연결패턴은 구리를 포함할 수 있다.

상기 절연층은 솔더 마스크층일 수 있다.

본 발명의 다른 관점은 회로기판 제조방법에 관한 것이다. 상기 회로기판 제조방법은 상부 이미지 틀과 하부 이미지 틀을 준비하는 단계, 상기 하부 이미지 틀의 일면에 도전성 범프를 형성하는 단계, 상기 하부 이미지 틀의 일면에 상기 도전성 범프의 상부면이 노출되도록 절연기재층 형성물질을 코팅하는 단계, 상기 상부 이미지 틀과 하부 이미지 틀로 상기 절연기재층 형성물질을 압착하는 단계, 상기 이미지 틀을 분리하여 일면과 이에 대향하는 타면에 요철부가 존재하는 절연기재층을 형성하는 단계, 상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계, 상기 도전층의 상부면을 제거하여 상기 요철부의 요부를 덮는 회로패턴, 랜드부 및 상기 도전성 범프의 상부면과 하부면을 덮는 연결패턴을 형성하는 단계 및 상기 랜드부를 노출시키며 상기 절연기재층의 일면과 타면을 덮는 절연층을 형성하는 단계를 포함한다.

상기 하부 이미지 틀의 일면에 도전성 범프를 형성하는 단계 이전에, 상기 도전성 범프가 형성될 위치의 상기 하부 이미지 틀의 일면 점착층 또는 표면처리층을 형성하는 단계를 더 포함할 수 있다.

상기 이미지 틀을 분리하여 일면과 이에 대향하는 타면에 요철부가 존재하는 절연기재층을 형성하는 단계 이전 또는 이후에 상기 절연기재층 형성물질을 경화하는 단계를 더 포함할 수 있다.

상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계 이전에, 상기 절연기재층의 일면과 타면에 이온빔 처리를 하는 단계를 더 포함할 수 있다.

상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계는 상기 절연기재층의 일면과 타면을 덮는 시드 금속층을 형성하는 단계와 상기 시드 금속층 상에 금속 전기도금층을 형성하는 단계를 포함할 수 있다.

상기 도전층의 상부면을 제거하여 상기 요철부의 요부를 덮는 회로패턴, 랜드부 및 상기 도전성 범프의 상부면과 하부면을 덮는 연결패턴을 형성하는 단계는 상기 도전층을 플래시 에칭하는 단계를 포함할 수 있다.

상기 플래시 에칭은 염화제이철(FeCl₃) 용액, 염화제이동(CuCl₂?2H₂O) 용액 또는 과산화수소-황산계 에칭액에 의해 수행될 수 있다.

본 발명의 회로기판 및 그 제조방법은 간단한 공정에 의해 미세 회로패턴의 구현이 가능하며 저비용화가 가능한 장점이 있다.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 회로기판 제조방법을 나타낸 단면도이다.
도 9는 미세 패턴을 형성하는 방법을 설명하기 위한 개념도이다.
도 10은 도전성 범프의 다른 형성방법을 나타낸 것이다.

도 8은 본 발명의 일 실시예에 따른 회로기판의 단면도이다. 도 8에 도시된 것과 같이, 본 발명의 일 실시예에 따른 회로기판은 절연기재층(100), 회로패턴(111, 121), 랜드부(112, 122), 도전성 범프(130), 연결패턴(113, 123) 및 절연층(141, 142) 등을 포함할 수 있다.

절연기재층(100)의 일면과 이에 대향하는 타면에는 요철부가 존재하며 상기 요철부의 요부를 회로패턴(111, 121), 랜드부(112, 122) 및 연결패턴(113, 123)이 덮는 구조일 수 있다. 상기 회로패턴(111, 121), 랜드부(112, 122) 및 연결패턴(113, 123)은 절연기재층(100)의 일면(100a) 및 타면(100b)에 존재하는 요부의 전부 또는 일부를 매립하는 형태일 수 있다. 즉, 회로패턴(111, 121), 랜드부(112, 122) 및 연결패턴(113, 123)의 저면은 절연기재층(100)의 일면(100a) 또는 타면(100b)으로 돌출되지 않고 절연기재층(100)의 중심쪽으로 함몰되어 존재할 수 있다.

도전성 범프(130)는 절연기재층(100)을 관통하여 회로패턴(111, 121)을 도통시키는 역할을 수행할 수 있다. 연결패턴(113, 123)은 도전성 범프(130)의 상부면과 하부면을 덮는 구조일 수 있으며, 경우에 따라서 상기 연결패턴(113, 123)은 생략될 수도 있다.

절연층(141, 142)은 랜드부(112, 122)를 노출시키며 회로패턴(111, 121)과 절연기재층(100)의 일면(100a)을 덮는 구조로 형성될 수 있다. 절연층(141, 142)은 전기적으로 절연성을 보이는 물질이면 제한없이 이용할 수 있다. 예를 들어, 금속산화물, 유기절연물 등을 포함할 수 있으며, 보다 구체적으로 솔더 마스크(soler mask)일 수 있다. 랜드부(112, 122)에는 추후 솔더 범프(솔더 볼)가 형성될 수 있다.

절연기재층(100)은 전기적 절연성을 보이는 물질이면 제한없이 이용할 수 있다. 예를 들어, 플라스틱, 세라믹(유리) 또는 고무 중 어느 하나 이상을 포함할 수 있다. 상기 플라스틱은 열가소성, 열경화성 또는 광경화성 플라스틱을 포함할 수 있다. 구체적 예로, 에폭시(epoxy), 폴리우레탄(polyurethane), 아크릴(acryl), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 트리아세틸셀룰로오스(triacetyl celluose), 폴리에틸렌(polyethylene), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리카보네이트(polycarbonate), 폴리에테르술폰(polyether sulfone), 폴리아릴레이트(polyarylate), 사이클로올레핀 공중합체(cycloolefin copolymer), PDMS(polydimethylsiloxane), 폴리이미드(polyimide) 또는 페놀 수지 중 어느 하나 이상을 포함할 수 있다. 다른 구체예로서, 프리프레그(Prepreg)로 이루어진 절연기재층일 수 있다. 상기 프리프레그는 Glass Cloth (Glass Fabric , Glass Weave)에 에폭시, 폴리이미드 등의 수지(Resin)를 함침시켜 경화시킨 것일 수 있다. 또 다른 구체예로서, 유리섬유 강화 에폭시계의 수지를 포함할 수 있다. 상기 유리섬유 강화 에폭시계의 수지는 FR-4(flame retardant-4), BT(bismaleimide triazine), ABF(ajinomoto build-up film) 등을 포함할 수 있다.

회로패턴(111, 121), 랜드부(112, 122) 및 연결패턴(113, 123)은 전기적으로 도전성을 보이는 물질이면 제한없이 이용할 수 있으며, 서로 다른 물질로 이루어질 수도 있으나 동일한 물질로 이루어지는 것이 바람직하다. 예를 들어, 금속, 도전성 유기물 등을 포함할 수 있다. 구체적으로, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr), 탄탄륨(Ta) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 금속 단층막 또는 다층막일 수 있다. 보가 구체적으로 구리(Cu)를 포함하는 금속층(패턴)으로 이루어질 수 있다.

도 1 내지 도 8은 본 발명의 일 실시예에 따른 회로기판 제조방법을 나타낸 단면도이다.

먼저, 도 1에 도시된 것과 같이, 그 표면에 음각 이미지가 형성된 이미지 틀(스탬퍼)을 준비한다. 이미지 틀은 상부 이미지 틀(50)과 하부 이미지 틀(60)로 이루어질 수 있다. 본 발명에서 '상부', '하부', '상', '하' 등의 위치 표시는 도면 상을 기준으로 편의상 구분한 것에 불과하며 실제 사용시의 상, 하 위치와 일치하지 않을 수도 있다.

상부 이미지 틀(50)은 지지체(52)와 상기 지지체(52) 상에 오목부와 볼록부로 이루어진 소정의 패턴이 존재할 수 있으며, 하부 이미지 틀(60) 또한 지지체(62)와 상기 지지체(62) 상에 오목부와 볼록부로 이루어진 소정의 패턴이 존재할 수 있다. 이러한 오목부와 볼록부로 이루어진 패턴은 이후 제작하게 될 절연기재층의 표면에 존재하는 요철부의 역상패턴일 수 있다. 예를 들어, 이후 제작하게 될 회로패턴 형성을 위한 볼록부(54, 64), 랜드부 형성을 위한 볼록부(56, 66) 및 도전성 범프 형성을 위한 볼록부(58, 68) 등이 존재할 수 있다. 상기 도전성 범프 형성을 위한 볼록부(56, 66)는 볼록한 형상이 아닌 평평한 형상 이어도 무방하다.

이미지 틀(50, 60)은 금속, 세라믹 또는 플라스틱 중 어느 하나 이상을 포함하는 재질로 이루어질 수 있다. 전체가 하나의 재질로 이루어진 일체형일 수도 있으며 서로 다른 재질을 이용한 것일 수도 있다.

예를 들어, 지지체(52, 62)는 유리 기판, 세라믹 기판, 플라스틱 기판 또는 금속 기판일 수 있으며, 유리 기판, 세라믹 기판 또는 플라스틱 기판 상부에 금속층이 적층된 것일 수 있다. 그리고 볼록부(54, 56, 58, 64, 66, 68)는 금속, 유리, 세라믹, 고무 또는 플라스틱 중 어느 하나 이상을 포함하는 물질로 이루어질 수 있다.

또한, 상기 지지체(52, 62)와 볼록부(54, 56, 58, 64, 66, 68)는 동일한 물질로 이루어질 수 있다. 예를 들어, 금속 등으로 이루어진 지지체(52, 62)를 밀링머신 등을 이용하여 볼록부(54, 56, 58, 64, 66, 68)를 가공할 수도 있고, 플라스틱을 이용하여 사출, 몰딩 등의 방법에 의해 일체로 형성할 수도 있다. 상기 지지체(52, 62)와 볼록부(54, 56, 58, 64, 66, 68)로 구성된 이미지 틀(50, 60)은 후술하는 것과 같이, 절연기재층 형성물질을 압착하므로 강성이 있는 재질, 예를 들어 금속, 세라믹 등을 포함하는 것이 바람직하다.

볼록부(54, 56, 58, 64, 66, 68)에 의해 후술할 회로패턴, 랜드부 등이 형성되는 요철부가 형성되는데, 볼록부(54, 56, 58, 64, 66, 68)의 깊이, 폭 등을 조절함으로써 미세한 선폭을 가지면서도 전기적 성능의 저하가 없는 회로패턴, 랜드부 등을 형성할 수 있다. 상기 볼록부의 형상에 제한은 없으나, 상기 볼록부의 형상을 삼각형으로 하는 경우 미세패턴을 형성하는데 유리할 수 있다.

다음, 도 2에 도시된 것과 같이, 하부 이미지 틀(60)에 도전성 범프(130')를 형성한다. 도전성 범프(130')는 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr), 탄탄륨(Ta) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 금속 범프일 수 있다. 도전성 범프(130')가 형성되는 위치는 후술한 절연기재층의 관통홀이 형성되는 위치이며, 상기 도전성 범프(130')는 절연기재층의 양면(상, 하면)에 존재하는 도전 패턴 등을 전기적으로 연결하는 역할을 수행할 수 있다.

도전성 범프(130')의 형성방법에 제한이 있는 것은 아니다. 예를 들어, 스크린 프린팅(screen printing) 방법에 의해 금속 페이스트 또는 솔더 페이스트를 도포하고 건조, 소성 과정을 거쳐 형성될 수 있다. 다른 예를 들어 도전성 범프(130')는 스터드 범프일 수 있다. 즉, 이미지 틀(50)의 일면에 와이어 본더를 이용하여 금속 볼(stud bump)을 형성시킨 범프일 수 있다. 상기 스터드 범프는 금(Au) 스터드 범프일 수 있으나 본 발명이 이에 제한되는 것은 아니다. 또 다른 예를 들어, 무전해 도금, 전기 도금, 스퍼터링 등에 의해 금속층을 형성하고 이를 패터닝하여 도전성 범프(130')를 형성할 수도 있다.

도면에는 원추형 도전성 범프(130')의 단면을 나타낸 것이나, 원추형 외에도 원기둥형, 삼각기둥형, 사각기둥형, 꼭지점부분이 절단된 원추형, 무정형 등 도전성 범프(130')의 형상에 제한이 있는 것은 아니다.

다음, 도 3에 도시된 것과 같이, 도전성 범프(130')가 형성된 하부 이미지 틀(62) 상에 절연기재층 형성물질(100')을 코팅한다. 절연기재층 형성물질(100')의 코팅은 스크린 프린팅, 스핀코팅 등의 방법에 의해 형성될 수 있으며 그 코팅방법에 제한이 있는 것은 아니다.

절연기재층 형성물질(100')에 제한은 없다. 예를 들어, 열가소성 수지, 열경화성 수지 또는 광경화성 수지 등으로 이루어질 수 있다. 구체적으로, 에폭시(epoxy), 폴리우레탄(polyurethane), 아크릴(acryl), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 트리아세틸셀룰로오스(triacetyl celluose), 폴리에틸렌(polyethylene), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리카보네이트(polycarbonate), 폴리에테르술폰(polyether sulfone), 폴리아릴레이트(polyarylate), 사이클로올레핀 공중합체(cycloolefin copolymer), PDMS(polydimethylsiloxane), 폴리이미드(polyimide) 또는 페놀 수지 중 어느 하나 이상을 포함할 수 있다. 다른 구체예로서, 프리프레그(prepreg)로 이루어진 절연기재층일 수 있다. 상기 프리프레그는 Glass Cloth (Glass Fabric , Glass Weave)에 에폭시, 폴리이미드 등의 수지(Resin)를 함침시켜 경화시킨 것일 수 있다.

또한, 절연기재층 형성물질(100')은 그 표면에너지를 낮춰 이미지 틀(50, 60)과의 이형성을 좋게 하기 위해 실리카(silica), 알루미나 등의 무기 필러 등을 더 포함할 수 있다.

다음, 도 4에 도시된 것과 같이, 상부 이미질 틀(50)과 하부 이미지 틀(60)을 정렬하여 절연기재층 형성물질(100')을 압착한다. 절연기재층 형성물질(100') 압착시 도전성 범프(130')도 압착될 수 있다. 물론, 도전성 범프가(130')가 압착되지 않고 특정 형상을 유지하는 강성 재질일 수도 있다.

다음, 도 5에 도시된 것과 같이, 이미지 틀(50, 60)을 분리하여 일면과 이에 대향하는 타면에 요철부를 갖는 절연기재층(100)을 형성한다.

이미지 틀(50, 60)을 분리하여 일면과 이에 대향하는 타면에 요철부를 갖는 절연기재층(100)을 형성하기 전 또는 그 이후에 절연기재층 형성물질(100')을 경화하는 단계를 거칠 수 있다. 즉, 절연기재층 형성물질(100')의 경화는 이미지 틀(50, 60)을 분리하기 전에 수행될 수도 있고, 이미지 틀(50, 60)을 분리한 후에 수행될 수도 있으며, 이미지 틀(50, 60)을 분리하기 전에 절연기재층 형성물질(100')이 흐르지 않도록 가경화시킨 후 이미지 틀(50, 60)을 분리한 후에 완전 경화시킬 수도 있다. 절연기재층 형성물질(100')의 경화는 절연기재층 형성물질(100')의 종류에 따라 달리 선택될 수 있다. 즉, 자외선 경화 수지로 이루어진 경우 자외선 조사에 의해 경화시킬 수 있으며, 열경화 수지로 이루어진 경우 열에 의해 경화시킬 수 있다.

절연기재층(100)의 일면(100a) 또는 타면(100b)에는 요부와 철부로 이루어진 요철부가 형성될 수 있는데, 예를 들어, 회로패턴을 형성하기 위한 요부(111', 121'), 랜드부를 형성하기 위한 요부(112', 122'), 연결패턴을 형성하기 위한 요부(113', 123') 등이 형성될 수 있다. 경우에 따라서, 연결패턴을 형성하기 위한 요부(113', 123')는 생략될 수도 있다.

상기 요부들의 단면 형상에 제한은 없다. 일례로, 도 5에는 회로패턴 형성을 위한 요부(111', 121')는 삼각형, 랜드부를 형성하기 위한 요부(112', 122')와 연결패턴을 형성하기 위한 요부(113', 123')는 사다리꼴의 형태를 도시하였으나, 삼각형, 사각형 등의 다각형은 물론 반원형, 반타원형, 타원형 등이 가능하며 특정 형태가 없는 임의의 단면 형태를 가질 수도 있다.

다음, 도 6에 도시된 것과 같이, 절연기재층(100)의 일면과 타면을 덮는 도전층(105, 106)을 형성한다.

도전층(105, 106)을 형성하기 전에, 도전층(105, 106)과 절연기재층(100) 간의 접착력을 강화하기 위해 이온빔 처리를 수행할 수 있다. 이온빔 처리란 절연기재층 표면에 에너지를 가진 불활성 또는 반응성 이온을 조사하여 여기시키며, 1차적으로 고분자에 불안정한 고리를 형성시키고, 그 상태에서 분위기 가스로 산소를 공급해주면 불안정한 고리와 산소 가스가 화학적 반응을 통해 표면에 친수성 작용기를 형성하게 하여 절연기재층 표면을 친수성으로 바꾸는 것을 의미한다. 이때, 친수성 표면은 조도가 거의 없어 미세회로 형성에 유리하며, 이후 형성되는 도전층과 강한 결합력을 갖도록 할 수 있다. 이러한, 이온빔 처리는 Ar, O₂, N₂, Xe, CF₄, H₂, Ne 또는 Kr 중 어느 하나 이상을 포함하는 가스의 존재 하에 수행될 수 있다.

도전층(105, 106)은 절연기재층(100)의 일면(100a)과 타면(100b)에 모두 형성될 수 있으며, 도전층(105, 106)의 재질에 제한이 있는 것은 아니다. 예를 들어, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr), 탄탄륨(Ta) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 금속 도전층일 수 있다. 보가 구체적으로 구리(Cu)를 포함하는 금속층으로 이루어지는 것이 바람직하다.

도전층(105, 106)을 형성하는 방법에 제한이 있는 것은 아니다. 예를 들어, 화학기상증착(CVD: Chemical Vapor Depotion), 스퍼터링(sputtering), 진공증착(vacuum evaporation), 무전해도금, 전기도금, 스핀코팅 또는 딥고팅(dip coating) 중 어느 하나 이상을 포함하는 막 형성방법을 사용할 수 있다.

전기도금에 의해 금속층을 형성하기 위해서는 시드 금속층을 먼저 형성할 필요성이 있는데, 상기 시드 금속층은 화학기상증착, 스퍼터링, 무전해도금, 진공증착 등에 의해 형성할 수 있다.

상기 시드 금속층에 제한이 있는 것은 아니다. 예를 들어, 금(Au), 은(Ag), 구리(Cu), 알루미늄(Al), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 백금(Pt), 팔라듐(Pd), 주석(Sn), 납(Pb), 아연(Zn), 인듐(In), 카드뮴(Cd), 크롬(Cr) 또는 몰리브덴(Mo) 중 어느 하나 이상을 포함하는 금속층의 단층막 또는 다층막일 수 있다.

예를 들어, 무전해 도금에 의해 구리 시드 금속층을 형성할 수 있다. 무전해 구리도금에 사용하는 도금액은 구리이온 소스, pH 조절제, 환원제를 포함하며 그 밖에 착물형성제로 EDTA(ethylenediamine tetraacetic acid), 계면활성제 등을 포함할 수 있다. 구리이온 소스로는 CuSO₄?5H₂O, CuSO₄ 등, pH 조절제로 KOH, NaOH 등, 환원제로 포름알데히드(HCHO) 등을 들 수 있으나 본 발명이 이에 제한되는 것은 아니다. 무전해 구리도금은 하기의 반응에 의해 구리가 환원제(예를 들어, 포름알데히드)에 의해 환원됨으로써 이루어질 수 있다.

Cu² ⁺ + 2HCHO + 4OH^- → Cu + 2H₂O + 2HCO₂ ^-

또한 팔라듐(Pd), 팔라듐/주석(Pd/Sn) 화합물 등의 촉매를 사용할 수 있다. pH 조절제에 의해 pH가 올라가면(약 pH 11 이상) 포름알데히드의 강력한 환원작용이 일어나며 전자가 발생된다. 이 전자가 구리이온으로 흘러가 구리이온이 팔라듐 촉매 위에 석출이 되어 구리 시드층이 도포될 수 있다.

다른 예로, 스퍼터링, 유기금속화학증착(MOCVD: Metal Organic CVD)에 의해 시드 금속층을 형성할 수도 있다.

구리 전기도금의 일 예를 들면, 전기도금 수용액은 구리이온 소스, 전기전도성을 조절하는 황산(H₂SO₄), 환원반응을 조절하는 염산(HCl) 등을 포함할 수 있으며, 그 밖의 첨가제를 더 포함할 수 있다. 즉, 황산(H₂SO₄)과 물속에 구리이온 소스로 CuSO⁴를 넣으면 CuSO₄는 Cu² ⁺이온과 SO₄ ² ^-이온으로 분해된다. 구리 전기도금 후 전기적 특성 향상을 위해 금 전기도금을 더 수행할 수 있다. 금-구리 성분은 강도가 약해 쉽게 마모되는 경향이 있고, 구리 위에 직접 금을 도금하면 금 성분이 구리쪽으로 구리 성분이 금쪽으로 이동하여 금 도금에 의한 전도성 향상이라는 원래의 목적을 상실할 수 있기 때문에 금 전기도금 이전에 니켈 전기도금을 수행하는 것이 바람직하다. 금 전기도금을 위한 도금액은 금원으로서 클로로아우레이트 또는 금 설파이트를 사용할 수 있고, 착제로서 시안계 또는 비시안계 화합물을 첨가하여 사용할 수 있으나 본 발명의 금 전기도금을 위한 도금액에 제한이 있는 것은 아니다. 니켈 전기도금에 의해 니켈층을 형성하는 방법에 제한이 있는 것은 아니다. 일례를 들면, NiSO₄?6H₂O 120~230g/L, NiCL₂ 5~35g/L, H₃PO₄ 5~35 g/L를 포함하는 수용액 또는 NiSO₄?6H₂O 120~230g/L, Na₄Cl 10~30g/L, ZnSO₄?7H₂O 20~50g/L를 포함하는 수용액일 수 있으며, 25~50℃의 수용액 온도, pH 4~7의 조건에서 니켈층을 형성할 수 있으나 본 발명이 이에 제한되는 것은 아니다.

다음, 도 7에 도시된 것과 같이, 도전층(105, 106)의 상부면을 제거하여 요철부의 요부를 덮는 회로패턴(111, 121), 랜드부(112, 122), 연결패턴(113, 123) 등을 형성할 수 있다. 즉, 상기 도전층(105, 106)의 두께 방향의 일부(상부면)를 제거하여 회로패턴(111, 121), 랜드부(112, 122), 연결패턴(113, 123) 등을 형성할 수 있다.

한편, 절연기재층(100)의 타면(100b)에 존재하는 도전층(105, 106)은 도면 상에서 하부면이 제거되는 것이지만, 절연기재층(100)을 중심으로 놓고 봤을 때는 상부면에 제거되는 것으로 볼 수 있으므로 상부면을 제거한다고 표현한 것이다. 즉, 본 발명에서 사용된 '상부', '하부' 등의 명칭은 도면상을 기준으로 붙인 것이나, 반드시 실제 사용시의 상부, 하부와 일치하지 않을 수 있으며, 구조물의 배열 상태에 따라 상부와 하부가 바뀔 수도 있다.

이와 같이 제거되는 도전층(105, 106) 상부면의 두께를 조절함으로써 미세패턴을 구현할 수 있다. 즉, 제거되는 도전층(105, 106) 상부면의 두께를 조절함으로써 회로패턴(111, 121), 랜드부(112, 122), 연결패턴(113, 123) 등의 폭과 깊이를 조절할 수 있으며 이를 통해 미세패턴 구현과 전기전도도 등의 성능향상을 꾀할 수 있다.

도전층(105, 106)의 상부면 제거는 화학기계적연마(Chemical Mechanical Polishing), 에치백(etch back), 플래시 에칭(flash etching) 또는 레이저 식각 중 어느 하나 이상의 방법을 사용할 수 있다. 플래시 에칭을 위한 에칭액으로는 염화제이철(FeCl₃) 용액, 염화제이동(CuCl₂?2H₂O) 용액 또는 알칼리 에칭액, 과산화수소와 황산을 주성분으로 하는 과산화수소-황산계 에칭액 등을 사용할 수 있다.

다음, 도 8에 도시된 것과 같이, 절연층(141, 142)을 형성할 수 있다. 절연층(141, 142)은 전기적 절연을 보이는 물질이면 제한없이 이용할 수 있다. 구체적 예로, 솔더 마스크(solder mask)일 수 있다. 상기 솔더 마스크(140) 형성은 솔더 마스크 잉크를 스크린 프린팅, 롤 코팅, 커튼 코팅 등에 의해 코팅한 후 자외선을 조사한(노광하여) 후 현상액을 이용하여 현상하고 경화 공정을 거쳐 형성할 수 있다. 상기 솔더 마스크는 기판 표면 회로의 산화방지, 회로간 전기적 절연 및 부품실장 외 부분에 솔더 부착을 방지하는 기능을 수행할 수 있다.

이후, 표면처리(Metal Finishing), 외형가공, 성능검사, 외관 검사 등의 과정을 거칠 수 있다. 표면처리는 내마모성, 내식성, 전기전도성 등의 기능향상을 위해 수행될 수 있다. 구체적으로, 부품이 실장될 랜드부(112, 122)의 표면을 니켈/금 도금하거나 유기금속 형성 후 주석 또는 은(Ag) 도금 등을 수행할 수 있으며, 상기 표면처리는 절연층(141, 142) 형성 이전에 수행될 수도 있으며, 니켈/금 도금은 전술한 전기도금 외에 무전해 도금에 의해서도 형성할 수 있다.

도 9는 미세 패턴을 형성하는 방법을 설명하기 위한 개념도이다. 도 9는 일례로서 회로패턴 형성을 위한 방법을 나타낸 것이나, 랜드부, 연결패턴 등도 마찬가지로 이해할 수 있다.

도 9에 도시된 것과 같이, 상부 이미지 틀(50)에 존재하는 회로패턴 형성을 위한 볼록부(54)가 절연기재층 형성물질(100')을 압착하여 절연기재층 형성물질(100')에 요부(111')를 형성하게 되는데, 상기 볼록부(54)의 폭(W)과 깊이(T)를 조절함으로써 요부(111')의 폭과 깊이를 조절할 수 있고, 상기 폭(W)을 미세하게 형성하여 미세 패턴을 구현하고, 상기 깊이(T)를 조절하여 전기전도도 등의 전기적 성능 향상을 꾀할 수 있다.

한편, 볼록부(54)의 폭(W)과 깊이(T)를 조절하는 방법 외에도 압착시의 압착 강도를 조절하여 절연기재층 형성물질(100')에 형성되는 요부(111')의 폭과 깊이를 조절할 수 있다. 또한, 절연기재층 형성물질(100')에 형성되는 요부(111')에 추후 도전층이 형성되는데 이 도전층 상부면 제거시 제거되는 깊이를 조절하여 회로패턴 등의 폭과 깊이를 조절할 수도 있다.

종래에는 구리(Cu)층 위에 드라이필름을 현상하여 마스크를 형성한 후 에칭액으로 구리층을 에칭하는 방법이 사용되고 있으나 이러한 방법으로는 70㎛ 이하의 미세회로 구현에는 한계가 있다. 그러나 본 발명의 회로기판 제조방법을 사용하면 70㎛ 이하 미세 패턴을 용이하게 형성할 수 있을 뿐만 아니라 제조공정이 간단한 잇점이 있다.

도 10은 도전성 범프의 다른 형성방법을 나타낸 것이다.

도 10에 도시된 것과 같이, 도전성 범프(130")는 강성 재질의 범프일 수 있고 상기 도전성 범프(130")의 하부에는 점착층 또는 표면처리층(150)이 존재할 수 있다. 상기 점착층 또는 표면처리층(150)은 추후 절연기재층 형성물질을 코팅하고 압착한 후 이미지 틀을 분리할 때 그 분리가 원활히 이루어지도록 할 수 있다. 상기 점착층 또는 표면처리층(150)은 도전성 범프(130")의 상부면에도 존재할 수 있다.

100 : 절연 기재층 100' : 절연기재층 형성물질
111, 121 : 회로패턴 112, 122 : 랜드부
113, 123 : 연결패턴 130 : 도전성 범프
141, 142 : 절연층

Claims

일면 및 이에 대향하는 타면에 요철부가 존재하는 절연기재층;
상기 요철부의 요부를 덮는 회로패턴과 랜드부;
상기 절연기재층을 관통하여 상기 회로패턴을 도통시키는 도전성 범프;
상기 도전성 범프의 상부면과 하부면에 존재하는 연결패턴; 및
상기 랜드부를 노출시키며 상기 절연기재층의 일면과 타면을 덮는 절연층을 포함하고,
상기 연결패턴은 상기 절연기재층의 일면 또는 타면으로부터 함몰된 구조이고,
상기 회로패턴의 단면이 삼각형인 것을 특징으로 하는 회로기판.
제1항에 있어서,
상기 회로패턴, 랜드부 및 연결패턴은 동일한 물질로 이루어진 회로기판.
삭제
제1항에 있어서,
상기 회로패턴, 랜드부 및 연결패턴의 저면은 절연기재층의 일면 또는 타면으로 돌출되지 않고 절연기재층의 중심쪽으로 함몰된 회로기판.
제1항에 있어서,
상기 회로패턴, 랜드부 및 연결패턴은 구리를 포함하는 회로기판.
제1항에 있어서,
상기 절연층은 솔더 마스크층인 회로기판.
상부 이미지 틀과 하부 이미지 틀을 준비하는 단계;
상기 하부 이미지 틀의 일면에 도전성 범프를 형성하는 단계;
상기 하부 이미지 틀의 일면에 상기 도전성 범프의 상부면이 노출되도록 절연기재층 형성물질을 코팅하는 단계;
상기 상부 이미지 틀과 하부 이미지 틀로 상기 절연기재층 형성물질을 압착하는 단계;
상기 이미지 틀을 분리하여 일면과 이에 대향하는 타면에 요철부가 존재하는 절연기재층을 형성하는 단계;
상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계;
상기 도전층의 상부면을 제거하여 상기 요철부의 요부를 덮는 회로패턴, 랜드부 및 상기 도전성 범프의 상부면과 하부면을 덮는 연결패턴을 형성하는 단계; 및
상기 랜드부를 노출시키며 상기 절연기재층의 일면과 타면을 덮는 절연층을 형성하는 단계
를 포함하는 회로기판 제조방법.
제7항에 있어서,
상기 하부 이미지 틀의 일면에 도전성 범프를 형성하는 단계 이전에, 상기 도전성 범프가 형성될 위치의 상기 하부 이미지 틀의 일면 점착층 또는 표면처리층을 형성하는 단계를 더 포함하는 회로기판 제조방법.
제7항에 있어서,
상기 이미지 틀을 분리하여 일면과 이에 대향하는 타면에 요철부가 존재하는 절연기재층을 형성하는 단계 이전 또는 이후에 상기 절연기재층 형성물질을 경화하는 단계를 더 포함하는 회로기판 제조방법.
제7항에 있어서,
상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계 이전에, 상기 절연기재층의 일면과 타면에 이온빔 처리를 하는 단계를 더 포함하는 회로기판 제조방법.
제7항에 있어서,
상기 절연기재층의 일면과 타면을 덮는 도전층을 형성하는 단계는 상기 절연기재층의 일면과 타면을 덮는 시드 금속층을 형성하는 단계와 상기 시드 금속층 상에 금속 전기도금층을 형성하는 단계를 포함하는 회로기판 제조방법.
제7항에 있어서,
상기 도전층의 상부면을 제거하여 상기 요철부의 요부를 덮는 회로패턴, 랜드부 및 상기 도전성 범프의 상부면과 하부면을 덮는 연결패턴을 형성하는 단계는 상기 도전층을 플래시 에칭하는 단계를 포함하는 회로기판 제조방법.
제12항에 있어서,
상기 플래시 에칭은 염화제이철(FeCl₃) 용액, 염화제이동(CuCl₂?2H₂O) 용액 또는 과산화수소-황산계 에칭액에 의해 수행되는 회로기판 제조방법.