JP2016207841A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2016207841A
JP2016207841A JP2015087966A JP2015087966A JP2016207841A JP 2016207841 A JP2016207841 A JP 2016207841A JP 2015087966 A JP2015087966 A JP 2015087966A JP 2015087966 A JP2015087966 A JP 2015087966A JP 2016207841 A JP2016207841 A JP 2016207841A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015087966A
Other languages
English (en)
Other versions
JP6457881B2 (ja
Inventor
豊明 酒井
Toyoaki Sakai
豊明 酒井
朋幸 下平
Tomoyuki Shimohira
朋幸 下平
俊一郎 松元
Shunichiro Matsumoto
俊一郎 松元
金子　健太郎
Kentaro Kaneko
健太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2015087966A priority Critical patent/JP6457881B2/ja
Priority to US15/097,473 priority patent/US9699912B2/en
Publication of JP2016207841A publication Critical patent/JP2016207841A/ja
Application granted granted Critical
Publication of JP6457881B2 publication Critical patent/JP6457881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】レジスト層の剥離不良が発生し難い構造の配線基板を提供する。【解決手段】本配線基板は、絶縁層と、前記絶縁層の一方の面の側に埋め込まれた配線層と、を有し、前記配線層の一方の面は、前記絶縁層の一方の面から露出し、前記配線層は、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備え、前記第１の部分の一方の面と前記第２の部分の一方の面とが同一平面上にあり、前記第１の部分は、前記第２の部分よりも層厚が薄く形成されている。【選択図】図１

Description

本発明は、配線基板及びその製造方法に関する。
従来、配線層と絶縁層とが交互に積層され、配線層同士が絶縁層を貫通するビアホールを介して接続された所謂ビルドアップ配線基板が知られている。このような配線基板において、配線層は、例えば、開口部を備えたレジスト層を形成し、開口部内に電解めっき法等により一定のめっき厚の銅を析出させた後、レジスト層を剥離して形成される（例えば、特許文献１参照）。
特許第４１０８６４３号
しかしながら、ある配線層には、幅の狭い配線パターンが設けられた部分（ライン／スペースの狭い部分）と、幅の広い配線パターンが設けられた部分（ライン／スペースの広い部分）とが混在する。
又、ある配線層の形成に用いるレジストパターンの厚さは、ある配線層のどの部分でも一定である。つまり、ある配線層に様々なライン／スペースの配線パターンが存在しても、各配線パターンに対応するレジストパターンの厚さは、ライン／スペースに係らず一定である。
そのため、配線パターンの幅が狭い部分と幅が広い部分とのレジストパターンの厚さが一定であると、幅が狭い部分では、幅が広い部分と比べて、レジストパターンのアスペクト比（幅に対する厚さの比率）が相対的に高くなる。又、この部分のレジストパターンが相対的に狭ピッチで形成されることになる。
ここで、レジストパターンの剥離は、水酸化ナトリウム等を含有する剥離液をレジストパターンに吸収させ、レジストパターンを膨潤させることで行う。レジストパターンを膨潤させることで、レジストパターンに体積膨張による機械的な歪を発生させ剥離を行う。
このため、アスペクト比が低い部分のレジストパターンに比較し、アスペクト比が高い部分のレジストパターンの剥離は困難となる。アスペクト比が高い部分では、狭ピッチ、高アスペクト比の配線パターンに挟まれ、狭ピッチ、高アスペクト比のレジストパターンが存在することになる。よって、この部分では、隣接する配線パターン間に存在するレジストパターンの体積が相対的に小さくなり、剥離液の吸収、膨潤に伴う体積膨張量が減少する。
このため、レジストパターンの機械的な歪み量が減少し、剥離不良が発生し易くなる。又、レジストパターン側面において、隣接する配線パターンに挟み込まれる部分の面積も増加するため、より剥離不良が発生し易くなる。この傾向は、レジストパターンの狭ピッチ化、高アスペクト比化が進むにつれて顕著になる。
本発明は、上記の点に鑑みてなされたものであり、レジスト層の剥離不良が発生し難い構造の配線基板を提供することを課題とする。
本配線基板は、絶縁層と、前記絶縁層の一方の面の側に埋め込まれた配線層と、を有し、前記配線層の一方の面は、前記絶縁層の一方の面から露出し、前記配線層は、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備え、前記第１の部分の一方の面と前記第２の部分の一方の面とが同一平面上にあり、前記第１の部分は、前記第２の部分よりも層厚が薄く形成されていることを要件とする。
開示の技術によれば、レジスト層の剥離不良が発生し難い構造の配線基板を提供できる。
第１の実施の形態に係る配線基板を例示する図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。 第１の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。 第２の実施の形態に係る配線基板を例示する断面図である。 応用例１に係る半導体パッケージを例示する断面図である。 応用例２に係る半導体パッケージを例示する断面図である。 実施例１の結果を示す図である。 実施例２の結果を示す図である。 実施例３の結果を示す図である。 実施例４の結果を示す図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［第１の実施の形態に係る配線基板の構造］
まず、第１の実施の形態に係る配線基板の構造について説明する。図１は、第１の実施の形態に係る配線基板を例示する図であり、図１（ａ）は部分平面図、図１（ｂ）は図１（ａ）のＡ−Ａ線に沿う断面図である。なお、図１（ａ）では、便宜上、配線層１０を梨地模様で示している。
図１を参照するに、配線基板１は、配線層１０と、絶縁層２０と、配線層３０と、ソルダーレジスト層４０及び５０とを有するコアレスのビルドアップ配線基板である。
なお、本実施の形態では、便宜上、配線基板１のソルダーレジスト層４０側を上側又は一方の側、ソルダーレジスト層５０側を下側又は他方の側とする。又、各部位のソルダーレジスト層４０側の面を一方の面又は上面、ソルダーレジスト層５０側の面を他方の面又は下面とする。但し、配線基板１は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物をソルダーレジスト層４０の一方の面の法線方向から視ることを指し、平面形状とは対象物をソルダーレジスト層４０の一方の面の法線方向から視た形状を指すものとする。
配線基板１において、配線層１０は絶縁層２０の一方の面の側（上面側）に埋め込まれている。配線層１０の上面は絶縁層２０の上面から露出し、配線層１０の下面及び側面は絶縁層２０に被覆されている。配線層１０の上面は、例えば、絶縁層２０の上面と面一とすることができる。配線層１０は単一の金属層からなり、配線層１０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層１０は、半導体チップ等と接続される外部接続用のパッド１１と、配線層３０のビア配線の端部と接続されるビア受け用のパッド１２と、配線パターン１３とを有している。パッド１１は、配線パターン１３を介して、パッド１２と接続することができる。
本実施の形態では、配線層１０は、幅が狭い部分（第１の部分）と幅が広い部分（第２の部分）とを備えており、幅が狭い部分は幅が広い部分よりも層厚が薄く形成されている（他の配線層についても同様とすることができる）。幅が狭いか広いかの判断基準は、配線基板の仕様に応じて適宜決定できるが、ここでは一例として、幅が１５μｍ以下である部分を幅が狭い部分、幅が１５μｍより大きい部分を幅が広い部分とする。ここでいう幅とは、対象部分の平面形状が円形であれば直径、楕円形であれば短径、細長状であれば短手方向の長さを指す。
パッド１１及び１２は幅が広い部分であり、配線パターン１３は幅が狭い部分である。パッド１１の幅Ｗ１１は、例えば、２５μｍ程度とすることができる。パッド１１の間隔は、例えば、パッド１１の幅Ｗ１１と同程度とすることができる。パッド１２の幅Ｗ１２は、例えば、８０μｍ程度とすることができる。パッド１２の間隔は、例えば、パッド１２の幅Ｗ１２と同程度とすることができる。又、パッド１１及び１２の夫々の層厚は、例えば、１５μｍ程度とすることができる。
配線パターン１３の幅Ｗ１３は、例えば、１０μｍ程度とすることができる。配線パターン１３の間隔は、例えば、配線パターン１３の幅Ｗ１３と同程度とすることができる。又、配線パターン１３の層厚は、例えば、１２μｍ程度とすることができる。
配線パターン１３の中で、図１（ａ）及び図１（ｂ）の中央部分Ｎに配された配線パターン１３は、配線パターン１３同士が狭ピッチで隣接し、特にライン／スペースの狭い部分として形成される。本実施の形態において、特にライン／スペースの狭い部分とは、ライン／スペース＝８μｍ／８μｍ以下の部分である。特にライン／スペースの狭い部分として、ライン／スペース＝１μｍ／１μｍ〜３μｍ／３μｍ程度の配線パターンを形成することも可能である。ここで、ライン／スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔（配線間隔）を表す。例えば、ライン／スペース＝８μｍ／８μｍと記載されていた場合、配線幅が８μｍで隣り合う配線同士の間隔が８μｍであることを表す。
なお、パッド１１の上面、パッド１２の上面、及び配線パターン１３の上面は、同一平面上にある。すなわち、パッド１１及び１２と配線パターン１３とは層厚が異なるが、絶縁層２０から露出している面側は面一であり、絶縁層２０の内部側に段差を有している。
絶縁層２０は、配線層１０や配線層３０が形成される層である。絶縁層２０の材料としては、例えば、エポキシ系樹脂、イミド系樹脂、フェノール系樹脂、シアネート系樹脂等を主成分とする熱硬化性の絶縁樹脂を用いることができる。絶縁層２０として用いる熱硬化性の絶縁樹脂は、非感光性絶縁樹脂であってもよいし、感光性絶縁樹脂であってもよい。又、絶縁層２０は、ガラス繊維やアラミド繊維等の織布や不織布からなる補強部材を有しても構わない。又、絶縁層２０は、シリカ（ＳｉＯ２）等のフィラーを含有しても構わない。絶縁層２０の厚さは、例えば１０〜５０μｍ程度とすることができる。
配線層３０は、絶縁層２０の下面側に形成されている。配線層３０の材料としては、例えば、銅（Ｃｕ）等を用いることができる。配線層３０は、他の配線基板等と接続される外部接続用のパッド３１と、配線パターン３３とを有している。パッド３１は、配線パターン３３と接続することができる。パッド３１は、絶縁層２０を貫通しパッド１２の下面を露出するビアホール２０ｘ内に充填されたビア配線を介して、パッド１２と接続されている。ビアホール２０ｘは、ソルダーレジスト層５０側に開口されている開口部の径がパッド１２の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部となっている。なお、パッド３１とビアホール２０ｘ内のビア配線とは一体に形成されている。
パッド３１は幅が広い部分（第４の部分）であり、パッド３１の幅は、例えば、１５０μｍ程度とすることができる。パッド３１の層厚は、例えば、１５μｍ程度とすることができる。配線パターン３３（第３の部分）は幅が狭い部分であり、配線パターン３３の幅は、例えば、１０μｍ程度とすることができる。又、配線パターン３３の層厚は、例えば、１２μｍ程度とすることができる。なお、配線層３０に配線パターン３３と接続されたビア受け用のパッドを設け、ビア受け用のパッドをビアによりパッド１２に接続してもよい。
ソルダーレジスト層４０は、絶縁層２０の上面に、配線層１０を被覆するように形成されている。ソルダーレジスト層４０は開口部４０ｘを有し、開口部４０ｘの底部には配線層１０の一部（例えば、パッド１１と配線パターン１３の一部）が露出している。ソルダーレジスト層５０は、絶縁層２０の下面に、配線層３０を被覆するように形成されている。ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層３０のパッド３１の下面が露出している。ソルダーレジスト層４０及び５０の材料としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。ソルダーレジスト層４０及び５０の夫々の厚さは、例えば、５〜４０μｍ程度とすることができる。
必要に応じ、開口部４０ｘから露出する配線層１０の上面、開口部５０ｘから露出する配線層３０の下面に金属層を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。又、金属層の形成に代えて、ＯＳＰ（Organic Solderability Preservative）処理等の酸化防止処理を施してもよい。なお、ＯＳＰ処理により形成される表面処理層は、アゾール化合物やイミダゾール化合物等からなる有機被膜である。
［第１の実施の形態に係る配線基板の製造方法］
次に、第１の実施の形態に係る配線基板の製造方法について説明する。図２〜図５は、第１の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程の例を示すが、支持体上に１個ずつ配線基板を作製し支持体を除去する工程としてもよい。
まず、図２（ａ）に示す工程では、上面が平坦面である支持体３００を準備する。支持体３００としては、例えば、プリプレグ３１０上にキャリア付き金属箔３２０が積層されたものを用いることができる。支持体３００の厚さは、例えば１８〜１００μｍ程度とすることができる。
プリプレグ３１０は、例えば、ガラス繊維やアラミド繊維等の織布や不織布（図示せず）にエポキシ系樹脂等の絶縁樹脂を含侵させたものである。キャリア付き金属箔３２０は、銅からなる厚さ１０〜５０μｍ程度の厚箔（キャリア箔）３２２上に、剥離層（図示せず）を介して、銅からなる厚さ１．５〜５μｍ程度の薄箔３２１が剥離可能な状態で貼着されたものである。厚箔３２２は、薄箔３２１の取り扱いを容易にするための支持材として設けられている。厚箔３２２の下面は、プリプレグ３１０の上面に接着されている。
次に、図２（ｂ）に示す工程では、支持体３００を構成する薄箔３２１の上面に、例えば、キャリア付き金属箔３２０をめっき給電層に利用する電気めっき法等により、バリア層３３０を形成する。バリア層３３０は、後工程で薄箔３２１をエッチングで除去する際のエッチングストップ層となるものである。バリア層３３０の材料としては、銅からなる薄箔３２１のエッチング液で除去されない金属、例えば、ニッケル（Ｎｉ）等を用いることができる。バリア層３３０の厚さは、例えば、数μｍ程度とすることができる。
次に、図２（ｃ）に示す工程では、バリア層３３０の上面に、配線層１０を形成する部分に開口部３４０ｘを備えたレジスト層３４０を形成する。具体的には、例えば、バリア層３３０の上面に、レジスト層３４０として感光性樹脂からなるドライフィルムレジストをラミネートする。そして、ドライフィルムレジストを露光及び現像によりパターニングし、配線層１０を形成する部分にバリア層３３０の上面を露出する開口部３４０ｘを形成する。
次に、図２（ｄ）に示す工程では、キャリア付き金属箔３２０及びバリア層３３０をめっき給電層に利用する電解めっき法により、レジスト層３４０の開口部３４０ｘ内に露出するバリア層３３０の上面に配線層１０を形成する。配線層１０は、一方の面がバリア層３３０の上面に接し、他方の面が開口部３４０ｘ内に露出する。
例えば、硫酸銅と硫酸を所定の濃度比で建浴した電解銅めっき液を用い、支持体３００上に銅めっきを析出することで、幅が広い部分であるパッド１１及び１２の層厚を厚く、幅が狭い部分である配線パターン１３の層厚を薄く形成できる。この際、硫酸銅と硫酸の濃度比（硫酸銅／硫酸）を１以上５以下の範囲とすると、幅が狭い配線パターン１３の部分の層厚を特に薄くできる点で好適である（後述の図１１参照）。なお、パッド１１、パッド１２、及び配線パターン１３の夫々の幅や層厚の数値例は、図１を参照して説明した通りである。
次に、図３（ａ）に示す工程では、図２（ｄ）に示すレジスト層３４０を剥離する。レジスト層３４０は、例えば、水酸化ナトリウム等を含有する剥離液を用いて剥離できる。この際、幅の狭い配線パターン１３の厚さが厚いと、狭ピッチ、高アスペクト比の配線パターンに挟まれ、狭ピッチ、高アスペクト比のレジストパターンが存在することになる。よって、前述のように、レジストパターンの剥離不良が発生し易くなる。
しかし、本実施の形態では、図２（ｄ）に示す工程において、めっき条件を調整することにより、配線パターン１３の厚さを薄くしている。そのため、狭ピッチの配線パターン１３に挟まれた狭ピッチ、高アスペクト比のレジストパターンにおいて、レジストパターン側面の、隣接する配線パターン１３に挟み込まれる部分の面積を減少できる。
その結果、レジストパターンの機械的な歪量が相対的に少なくても、レジストパターン側面と配線パターン１３との接触面積が減少しているため、容易にレジストパターンを剥離できる。よって、剥離不良の発生を抑制できる。この効果は、ライン／スペース＝８μｍ／８μｍ以下の、特にライン／スペースの狭い配線パターン１３として形成される部分（例えば、図１（ａ）及び図１（ｂ）の中央部分Ｎ）で顕著である。
次に、図３（ｂ）に示す工程では、バリア層３３０の上面に配線層１０の他方の面及び側面を被覆する絶縁層２０を形成し、更に、絶縁層２０を貫通しパッド１２の他方の面を露出させるビアホール２０ｘを形成する。具体的には、バリア層３３０の上面に配線層１０を被覆するように、例えば熱硬化性を有するフィルム状のエポキシ系絶縁樹脂等をラミネートする。或いは、バリア層３３０の上面に配線層１０を被覆するように、例えば熱硬化性を有する液状又はペースト状のエポキシ系絶縁樹脂等をスクリーン印刷、スピンコート法等により塗布する。そして、ラミネート又は塗布した絶縁樹脂を押圧しつつ、硬化温度以上に加熱して硬化させ、絶縁層２０を作製する。必要に応じて、加圧しながら加熱してもよい。なお、絶縁層２０を形成する前に、配線層１０の他方の面及び側面に粗化処理を施しておくと、絶縁層２０との密着性が向上する点で好ましい。
次に、絶縁層２０に、絶縁層２０を貫通しパッド１２の他方の面を露出させるビアホール２０ｘを形成する。ビアホール２０ｘは、例えば、ＣＯ２レーザ等を用いたレーザ加工法により形成できる。ビアホール２０ｘをレーザ加工法により形成した場合には、デスミア処理を行い、ビアホール２０ｘの底部に露出するパッド１２の他方の面に付着した絶縁層２０の樹脂残渣を除去することが好ましい。なお、レーザ光が照射される部分であるパッド１２は厚く形成されているため、レーザ光がパッド１２を貫通するおそれを低減できる。
次に、図３（ｃ）に示す工程では、絶縁層２０上に、パッド３１及び配線パターン３３を有する配線層３０を形成する。パッド３１は、絶縁層２０を貫通しパッド１２の他方の面を露出するビアホール２０ｘ内に充填されたビア配線を介して、パッド１２と接続される。配線層３０は、例えば、セミアディティブ法により、形成することができる。
セミアディティブ法を用いて配線層３０を形成するには、まず、無電解めっき法又はスパッタ法により、銅（Ｃｕ）等からなるシード層（図示せず）を形成する。シード層は、ビアホール２０ｘの底部に露出したパッド１２の他方の面及びビアホール２０ｘの内壁面を含む絶縁層２０の他方の面全面に形成する。更に、シード層上に配線層３０に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）からなる電解めっき層（図示せず）を形成する。続いて、レジスト層を除去した後に、電解めっき層をマスクにして、電解めっき層に覆われていない部分のシード層をエッチングにより除去する。これにより、シード層上に電解めっき層が積層された配線層３０が形成される。
この際、図２（ｄ）に示す工程と同様の条件で電解めっきを行うことにより、パッド３１の厚さをパッド１１及び１２と同様に厚く形成し、配線パターン３３の厚さを配線パターン１３と同様に薄く形成することができる。その結果、図３（ａ）に示す工程と同様に、レジストパターンの機械的な歪量が相対的に少なくても、レジストパターン側面と配線パターン３３との接触面積が減少しているため、容易にレジストパターンを剥離できる。よって、剥離不良の発生を抑制できる。
次に、図３（ｄ）に示す工程では、図３（ｃ）に示す構造体から支持体３００の一部を除去する。具体的には、支持体３００に機械的な力を加え、キャリア付き金属箔３２０の薄箔３２１と厚箔３２２との界面を剥離する。前述のように、キャリア付き金属箔３２０は、薄箔３２１上に剥離層（図示せず）を介して厚箔３２２が貼着された構造を有するため、厚箔３２２は、剥離層（図示せず）とともに薄箔３２１から容易に剥離する。
これにより、薄箔３２１のみがバリア層３３０側に残り、支持体３００を構成する他の部材（プリプレグ３１０及び厚箔３２２）が除去される。但し、剥離層とともに薄箔３２１から厚箔３２２が剥離する場合の他に、剥離層内で凝集破壊が起こり、薄箔３２１から厚箔３２２が剥離する場合もある。又、剥離層から厚箔３２２が剥離することで、薄箔３２１から厚箔３２２を剥離する場合もある。
次に、図４（ａ）に示す工程では、エッチングにより銅からなる薄箔３２１（図３（ｄ）参照）を除去する。銅からなる薄箔３２１は、例えば、過酸化水素／硫酸系水溶液や、過硫酸ナトリウム水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、バリア層３３０がニッケル（Ｎｉ）からなる場合には、銅の上記エッチング液では除去されず、エッチングストップ層として機能するため、配線層１０はエッチングされない。
次に、図４（ｂ）に示す工程では、バリア層３３０（図４（ａ）参照）を除去する。バリア層３３０がニッケル（Ｎｉ）からなる場合には、銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液を選択することで、配線層１０はエッチングせずにバリア層３３０のみをエッチングすることができる。これにより、絶縁層２０の一方の面に配線層１０の一方の面が露出する。配線層１０の一方の面は、例えば、絶縁層２０の一方の面と面一とすることができる。
次に、図４（ｃ）に示す工程では、絶縁層２０の一方の面に配線層１０を被覆するソルダーレジスト層４０を形成する。又、絶縁層２０の他方の面に配線層３０を被覆するソルダーレジスト層５０を形成する。ソルダーレジスト層４０及び５０は、例えば、液状又はペースト状の絶縁樹脂を、スクリーン印刷法、ロールコート法、又は、スピンコート法等により、配線層１０及び３０を被覆するように各面に塗布することで形成できる。或いは、フィルム状の絶縁樹脂を、配線層１０及び３０を被覆するように各面にラミネートしてもよい。絶縁樹脂としては、例えば、感光性のエポキシ系絶縁樹脂やアクリル系絶縁樹脂等を用いることができる。
そして、塗布又はラミネートした絶縁樹脂を露光及び現像することでソルダーレジスト層４０に配線層１０のパッド１１及び配線パターン１３の一部を露出する開口部４０ｘを形成する（フォトリソグラフィ法）。同様に、ソルダーレジスト層５０に配線層３０のパッド３１を露出する開口部５０ｘを形成する（フォトリソグラフィ法）。エポキシ系樹脂やポリイミド系樹脂を主成分とする非感光性の絶縁樹脂（熱硬化性樹脂）をソルダーレジスト層４０及び５０の材料として用いた場合には、開口部４０ｘ及び５０ｘをレーザ加工法やブラスト処理等により形成してもよい。
必要に応じ、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面、開口部５０ｘの底部に露出するパッド３１の他方の面に、例えば無電解めっき法等により金属層を形成してもよい。金属層の例としては、前述の通りである。又、開口部４０ｘの底部に露出するパッド１１及び配線パターン１３の一方の面、開口部５０ｘの底部に露出するパッド３１の他方の面に、ＯＳＰ処理等の酸化防止処理を施してもよい。
図４（ｃ）に示す工程の後、図４（ｃ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１（図１参照）が完成する。必要に応じ、ソルダーレジスト層４０の開口部４０ｘ内に露出するパッド１１上や、ソルダーレジスト層５０の開口部５０ｘ内に露出するパッド３１上に、はんだボール等の外部接続端子を設けてもよい。
なお、図２（ｂ）に示す工程において、図５に示すように、支持体３００を構成する薄箔３２１の上面と、キャリア付き金属箔３２０の側面（薄箔３２１の側面及び厚箔３２２の側面）とを連続的に被覆するように、バリア層３３０を形成してもよい。この構造は、配線基板１の製造工程中での不意のキャリア付き金属箔３２０の剥離を防止できる点で好適である。図５以降の工程は、図２（ｃ）〜図４（ｃ）と同様である。
このように、本実施の形態では、配線層１０を、例えば、硫酸銅と硫酸を所定の濃度比で建浴した電解銅めっき液を用い、支持体３００上に銅めっきを析出して形成する。これにより、配線層１０のうち、幅が狭い配線パターン１３の部分を薄く形成し、幅が広いパッド１１及び１２の部分を厚く形成することができる。
そのため、狭ピッチの配線パターン１３に挟まれた狭ピッチ、高アスペクト比のレジストパターンにおいて、レジストパターン側面の、隣接する配線パターン１３に挟み込まれる部分の面積を減少できる。その結果、レジストパターンの機械的な歪量が相対的に少なくても、レジストパターン側面と配線パターン１３との接触面積が減少しているため、容易にレジストパターンを剥離できる。よって、剥離不良の発生を抑制できる（他の配線層も同様）。
特に、硫酸銅と硫酸の濃度比（硫酸銅／硫酸）を１以上５以下の範囲とすると、幅が狭い配線パターン１３の部分の層厚を特に薄くできる点で好適である。この場合、レジスト層３４０の剥離不良をいっそう低減できる（他の配線層も同様）。なお、剥離不良の低減等の効果については、後述の実施例において、更に詳しく説明する。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、配線基板１の製造方法の他の例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図６は、第１の実施の形態の変形例１に係る配線基板の製造工程を例示する図である。第１の実施の形態の変形例１では、支持体３００上にバリア層３３０を形成しない。
まず、図６（ａ）に示す工程では、図２（ａ）に示す工程の後、図２（ｃ）〜図３（ｃ）と同様の工程を実行し、支持体３００上に、直接、配線層１０、絶縁層２０、及び配線層３０を積層する。次に、図６（ｂ）に示す工程では、図３（ｄ）に示す工程と同様にして、図６（ａ）に示す構造体から支持体３００を構成するプリプレグ３１０及び厚箔３２２を剥離する。これにより、薄箔３２１のみが絶縁層２０側に残り、支持体３００を構成する他の部材（プリプレグ３１０及び厚箔３２２）が除去される。
次に、図６（ｃ）に示す工程では、図４（ａ）に示す工程と同様にして、エッチングにより銅からなる薄箔３２１（図６（ｂ）参照）を除去する。本実施の形態では、エッチングストップ層となるバリア層３３０が存在しないため、銅からなる配線層１０の一方の面側もエッチングされる。これにより、配線層１０の一方の面は、絶縁層２０の一方の面よりも窪んだ位置に露出する。
次に、図６（ｄ）に示す工程では、図４（ｃ）に示す工程と同様にして、絶縁層２０の一方の面に配線層１０を被覆するソルダーレジスト層４０を形成する。又、絶縁層２０の他方の面に配線層３０を被覆するソルダーレジスト層５０を形成する。図６（ｄ）に示す工程の後、図６（ｄ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１が完成する。但し、図１とは異なり、配線層１０の上面は、絶縁層２０の上面よりも窪んだ位置となる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、配線基板１の製造方法の更に他の例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図７は、第１の実施の形態の変形例２に係る配線基板の製造工程を例示する図である。第１の実施の形態の変形例２では、プリプレグ３１０上にキャリア付き金属箔３２０Ａが積層された支持体３００Ａを用いる。キャリア付き金属箔３２０Ａは、銅からなる厚さ１０〜５０μｍ程度の厚箔（キャリア箔）３２２上に、剥離層（図示せず）を介して、ニッケルからなる厚さ１．５〜５μｍ程度の薄箔３２１Ａが剥離可能な状態で貼着されたものである。なお、薄箔３２１Ａがエッチングストップ層となるため、支持体３００Ａにバリア層３３０を形成しない。
まず、図７（ａ）に示す工程では、図２（ａ）に示す工程と同様にして支持体３００Ａを作製後、図２（ｃ）〜図３（ｃ）と同様の工程を実行し、支持体３００Ａ上に、直接、配線層１０、絶縁層２０、及び配線層３０を積層する。次に、図７（ｂ）に示す工程では、図３（ｄ）に示す工程と同様にして、図７（ａ）に示す構造体から支持体３００Ａを構成するプリプレグ３１０及び厚箔３２２を剥離する。これにより、薄箔３２１Ａのみが絶縁層２０側に残り、支持体３００Ａを構成する他の部材（プリプレグ３１０及び厚箔３２２）が除去される。
次に、図７（ｃ）に示す工程では、エッチングによりニッケルからなる薄箔３２１Ａ（図７（ｂ）参照）を除去する。銅を除去せずにニッケル（Ｎｉ）を除去するエッチング液を選択することで、配線層１０はエッチングせずに薄箔３２１Ａのみをエッチングすることができる。これにより、絶縁層２０の一方の面に配線層１０の一方の面が露出する。配線層１０の一方の面は、例えば、絶縁層２０の一方の面と面一とすることができる。
次に、図７（ｄ）に示す工程では、図４（ｃ）に示す工程と同様にして、絶縁層２０の一方の面に配線層１０を被覆するソルダーレジスト層４０を形成する。又、絶縁層２０の他方の面に配線層３０を被覆するソルダーレジスト層５０を形成する。図７（ｄ）に示す工程の後、図７（ｄ）に示す構造体をスライサー等により切断位置Ｃで切断して個片化することにより、複数の配線基板１（図１参照）が完成する。
〈第２の実施の形態〉
第２の実施の形態では、３層構造の配線基板の例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第２の実施の形態に係る配線基板を例示する断面図である。図８を参照するに、第２の実施の形態に係る配線基板２は、配線層３０とソルダーレジスト層５０との間に、絶縁層６０及び配線層７０が挿入されている点が配線基板１（図１参照）と相違する。
絶縁層６０は、絶縁層２０の下面に、配線層３０を被覆するように形成されている。絶縁層６０の材料や厚さ、形成方法は、例えば、絶縁層２０と同様とすることができる。
配線層７０は絶縁層６０の下面側に形成されている。配線層７０の材料や形成方法は、例えば、配線層３０と同様とすることができる。配線層７０は、他の配線基板等と接続される外部接続用のパッド７１と、配線パターン７３とを有している。パッド７１は、配線パターン７３と接続することができる。パッド７１は、絶縁層６０を貫通しパッド３１の下面を露出するビアホール６０ｘ内に充填されたビア配線を介して、パッド３１と接続されている。ビアホール６０ｘは、ソルダーレジスト層５０側に開口されている開口部の径がパッド３１の下面によって形成された開口部の底面の径よりも大きい円錐台状の凹部となっている。なお、パッド７１とビアホール６０ｘ内のビア配線とは一体に形成されている。
パッド７１は幅が広い部分（第４の部分）であり、パッド７１の幅は、例えば、１５０μｍ程度とすることができる。パッド７１の層厚は、例えば、１５μｍ程度とすることができる。配線パターン７３（第３の部分）は幅が狭い部分であり、配線パターン７３の幅は、例えば、１０μｍ程度とすることができる。又、配線パターン７３の層厚は、例えば、１２μｍ程度とすることができる。
ソルダーレジスト層５０は開口部５０ｘを有し、開口部５０ｘの底部には配線層７０のパッド７１の下面が露出している。必要に応じ、開口部５０ｘから露出する配線層７０の下面に前述の金属層を形成してもよい。又、金属層の形成に代えて、ＯＳＰ処理等の酸化防止処理を施してもよい。
このように、配線層３０とソルダーレジスト層５０との間に、絶縁層６０及び配線層７０を形成することで、３層構造の配線基板２を実現できる。絶縁層６０及び配線層７０は、例えば、絶縁層２０及び配線層３０と同様の方法で形成することができる。配線層３０とソルダーレジスト層５０との間に、更に絶縁層及び配線層を必要数交互に形成し、４層構造以上の配線基板とすることも可能である。
〈配線基板の応用例１〉
配線基板の応用例１では、第１の実施の形態に係る配線基板に半導体チップが搭載（フリップチップ実装）された半導体パッケージの例を示す。なお、配線基板の応用例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図９（ａ）及び図９（ｂ）は、応用例１に係る半導体パッケージを例示する断面図である。図９（ａ）を参照するに、半導体パッケージ３は、図１に示す配線基板１と、半導体チップ１００と、バンプ１１０と、アンダーフィル樹脂１２０とを有する。半導体パッケージ３において、配線基板１のソルダーレジスト層４０側が半導体チップ１００が搭載されるチップ搭載面となり、配線基板１のソルダーレジスト層５０側が外部接続端子が形成される外部接続端子面となる。
半導体チップ１００は、例えば、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。半導体基板（図示せず）には、半導体集積回路（図示せず）と電気的に接続された電極パッド（図示せず）が形成されている。
バンプ１１０は、半導体チップ１００の電極パッド（図示せず）と、配線基板１のソルダーレジスト層４０の開口部４０ｘから露出する配線層１０のパッド１１とを電気的に接続している。バンプ１１０は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。アンダーフィル樹脂１２０は、半導体チップ１００と配線基板１（絶縁層２０）との間に充填されている。
このように、第１の実施の形態に係る配線基板１に半導体チップ１００を搭載することにより、半導体パッケージ３を実現できる。又、図９（ｂ）に示すように、第２の実施の形態に係る配線基板２に半導体チップ１００を搭載することにより、半導体パッケージ４を実現してもよい。
ところで、パッド１１が、幅の異なる複数種類のパッドを含んでいる場合がある。この場合、幅が異なるパッドは厚さも異なるが（幅が広い方が厚くなる）、パッド１１の半導体チップ１００を搭載する側の面は同一平面にある。そのため、パッド１１の厚さが異なっても、各パッド１１と半導体チップ１００の各電極パッドとのギャップは一定となり、各パッド１１と半導体チップ１００の各電極パッドとを容易に接続することができる。
〈配線基板の応用例２〉
配線基板の応用例２では、半導体パッケージ上に更に他の半導体パッケージが搭載された所謂ＰＯＰ（Package on package）構造の半導体パッケージの例を示す。なお、配線基板の応用例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１０は、応用例２に係る半導体パッケージを例示する断面図である。図１０を参照するに、半導体パッケージ５は、半導体パッケージ３上に、更に他の半導体パッケージ３が搭載された構造である。
但し、下側の半導体パッケージ３において、配線基板１のソルダーレジスト層４０には、パッド１２の上面を露出する開口部４０ｙが追加されている。そして、下側の半導体パッケージ３のソルダーレジスト層４０の開口部４０ｙ内に露出するパッド１２と、上側の半導体パッケージ３のソルダーレジスト層５０の開口部５０ｘ内に露出するパッド３１とは、バンプ９０を介して接続されている。バンプ９０としては、例えば、銅コアボールの周囲をはんだで覆った構造のはんだボールを用いることができる。
このように、第１の実施の形態に係る配線基板１を用いて、ＰＯＰ構造の半導体パッケージ５を実現できる。なお、配線基板１に代えて、配線基板２を用いることも可能である。
［実施例１］
配線幅が狭い部分（ここではファインライン部と称する）と、配線幅が広い部分（ここではラフライン部と称する）について、電解銅めっきの条件を変更して、形成された配線のめっき厚の検討を行った。
ここでは、ファインライン部のライン／スペースを１０μｍ／１０μｍ、ラフライン部のライン／スペースを２５μｍ／２５μｍとした。
まず、導体層を設けた基板上に、ライン／スペース＝１０μｍ／１０μｍのファインライン部と、ライン／スペース＝２５μｍ／２５μｍのラフライン部とを形成するための開口部を備えたレジスト層を作製した。
次に、硫酸銅と硫酸を濃度比１で建浴した電解銅めっき液と、濃度比５で建浴した電解銅めっき液とを用意した。そして、夫々の電解銅めっき液を用い、電流密度を１．０ＡＳＤ（Ａ／ｄｍ２）、めっき時間を６０分として電解めっきを行い、ファインライン部及びラフライン部に対応するレジスト層の開口部内に電解銅めっき膜を析出した。
又、比較例１として、硫酸銅と硫酸を濃度比０．２で建浴した電解銅めっき液と、濃度比５．５で建浴した電解銅めっき液とを用意した。そして、実施例１と同様に、夫々の電解銅めっき液を用い、電流密度を１．０ＡＳＤ、めっき時間を６０分として電解めっきを行い、ファインライン部及びラフライン部に対応するレジスト層の開口部内に電解銅めっき膜を析出した。
結果を図１１に示す。図１１よりわかるように、硫酸銅と硫酸との濃度比を１とした場合には、ファインライン部のめっき厚は平均値で１３μｍ程度、ラフライン部のめっき厚は平均値で１５μｍ程度となり、両者の差異は２μｍ程度であった。又、硫酸銅と硫酸との濃度比を５とした場合には、ファインライン部のめっき厚は平均値で１２μｍ程度、ラフライン部のめっき厚は平均値で１５．５μｍ程度となり、両者の差異は３．５μｍ程度であった。つまり、何れの濃度比でも、ファインライン部とラフライン部で、平均値で１μｍ以上の十分なめっき厚差が得られた。
これに対して、比較例１で硫酸銅と硫酸との濃度比を０．２とした場合には、ファインライン部のめっき厚は平均値で１４μｍ程度、ラフライン部のめっき厚は平均値で１４．５μｍ程度となり、両者の差異は０．５μｍ程度であった。又、比較例１で硫酸銅と硫酸との濃度比を０．２とした場合には、銅イオンの供給不足のため、電解銅めっきの異常析出が生じていた。なお、比較例１で硫酸銅と硫酸との濃度比を５．５とした場合には、銅イオンの供給過剰のため、電解銅めっきの異常析出が生じ、めっき厚を計測することができず、図１１に結果を示すことができなかった。
このように、硫酸銅と硫酸との濃度比が０．２以下、又は５．５以上では電解銅めっき膜の品質を確保できないため、硫酸銅と硫酸との濃度比は０．２よりも大きく５以下であることが好ましい。又、ファインライン部とラフライン部で平均値で１μｍ以上の顕著なめっき厚差が得られる、硫酸銅と硫酸との濃度比が１以上５以下の範囲が特に好ましい。
［実施例２］
硫酸銅と硫酸を濃度比１で建浴した電解銅めっき液を用い、電流密度を変化させて（めっき時間は６０分）電解めっきを行い、ファインライン部及びラフライン部に対応するレジスト層の開口部内に電解銅めっき膜を析出した。なお、この他の条件は、実施例１と同様である。
結果を図１２に示す。図１２よりわかるように、電流密度を０．７５ＡＳＤとした場合には、ファインライン部のめっき厚は平均値で１３．８μｍ程度、ラフライン部のめっき厚は平均値で１４．５μｍ程度となり、両者の差異は０．８μｍ程度であった。又、電流密度を１ＡＳＤとした場合には、ファインライン部のめっき厚は平均値で１３μｍ程度、ラフライン部のめっき厚は平均値で１５μｍ程度となり、両者の差異は２μｍ程度であった。又、電流密度を２ＡＳＤとした場合には、ファインライン部のめっき厚は平均値で１２．５μｍ程度、ラフライン部のめっき厚は平均値で１５．５μｍ程度となり、両者の差異は３μｍ程度であった。なお、電流密度を２．５ＡＳＤとした場合は、焼けめっきとなり、電解銅めっき膜の品質を確保できなかった。
このように、電流密度は電解銅めっき膜の品質を確保できる０．７５ＡＳＤより大きく２ＡＳＤ以下であることが好ましい。又、ファインライン部とラフライン部で平均値で１μｍ以上の顕著なめっき厚差が得られる、電流密度が１ＡＳＤ以上２ＡＳＤ以下の範囲が特に好ましい。なお、他の濃度比（例えば、硫酸銅と硫酸との濃度比が５）の場合にも、以上と同様の結果が得られた。すなわち、電流密度が１ＡＳＤ以上２ＡＳＤ以下の範囲の場合に、ファインライン部とラフライン部で平均値で１μｍ以上の顕著なめっき厚差が得られた。
［実施例３］
レジスト層のアスペクト比を１〜４まで０．５置きに変えたサンプルを作製した。そして、硫酸銅と硫酸を濃度比５で建浴した電解銅めっき液を用い、電流密度を１．０ＡＳＤ、めっき時間を６０分として、アスペクト比の異なるレジスト層を用いて電解めっきを行った。その後、レジスト層を剥離し、レジスト剥離の不良率を測定した。
又、比較例２として、硫酸銅と硫酸を濃度比０．２未満で建浴した電解銅めっき液を用い、電流密度を１．０ＡＳＤ、めっき時間を６０分として、アスペクト比の異なるレジスト層を用いて電解めっきを行った。その後、レジスト層を剥離し、レジスト剥離の不良率を測定した。
結果を図１３に示す。図１３よりわかるように、実施例３では、レジスト層のアスペクト比が３．５までは不良率が０％であり、レジスト層のアスペクト比が４では不良率が約１０％であった。これに対して、比較例２では、レジスト層のアスペクト比が３．５では不良率が約５％であり、レジスト層のアスペクト比が４では不良率が約５０％であった。
このように、レジスト層のアスペクト比が高い部分（すなわち、ファインライン部）におけるめっき厚を薄くすることにより、レジスト剥離の不良率を大幅に低減できることが確認された。
［実施例４］
硫酸銅と硫酸を濃度比５で建浴した電解銅めっき液を用意した。そして、この電解銅めっき液を用い、電流密度を１．０ＡＳＤ、めっき時間を６０分として電解めっきを行い、ラフライン部に対応するレジスト層の開口部内に電解銅めっき膜を析出した。レジスト層を剥離した後、ラフライン部上にはんだボールをリフローし、３０００時間放置後の様子を顕微鏡で撮影した。
又、比較例３として、硫酸銅と硫酸を濃度比０．２未満で建浴した電解銅めっき液を用意した。そして、この電解銅めっき液を用い、電流密度を１．０ＡＳＤ、めっき時間を６０分として電解めっきを行い、ラフライン部に対応するレジスト層の開口部内に電解銅めっき膜を析出した。レジスト層を剥離した後、ラフライン部上にはんだボールをリフローし、３０００時間放置後の様子を顕微鏡で撮影した。
結果を図１４に示す。図１４よりわかるように、実施例４及び比較例３の何れについても、リフロー後に放置することで、はんだと銅との接合部で合金化が進み、はんだボールの直下のめっき厚が薄くなる。しかし、実施例４では比較例３よりも元々のめっき厚が厚く形成されているため、３０００時間放置後においても、はんだボールの直下のめっき厚が十分に確保されている。
このように、ファインライン部のめっき厚を薄くするばかりでなく、ラフライン部のめっき厚を厚くすることにより、はんだとの接続信頼性を従来よりも向上することができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
例えば、上記実施の形態では、配線層の幅が狭い部分の例として配線パターンを、幅が広い部分の例としてパッドを挙げたが、これには限定されない。例えば、幅が広い部分の例として、電源やグラウンドのプレーン層を挙げることができる。又、配線パターンの中に、幅が狭い配線パターンと、幅が広い配線パターンとが混在してもよい。
又、複数の配線層を有する配線基板において、幅が狭い部分の層厚と幅が広い部分の層厚とを略均一とした配線層を一部に含んでもよい。
又、配線基板の製造方法において、プリプレグ３１０の両面にキャリア付き金属箔３２０や３２０Ａを積層して支持体とし、支持体の両面上に配線基板を形成してもよい。
１、２ 配線基板
３、４、５ 半導体パッケージ
１０ 配線層
１１、１２、３１、７１ パッド
１３、３３、７３ 配線パターン
２０、６０ 絶縁層
２０ｘ、６０ｘ ビアホール
３０、７０ 配線層
４０、５０ ソルダーレジスト層
４０ｘ、５０ｘ 開口部
９０、１１０ バンプ
１００ 半導体チップ
１２０ アンダーフィル樹脂
３００、３００Ａ 支持体
３１０ プリプレグ
３２０、３２０Ａ キャリア付き金属箔
３２１、３２１Ａ 薄箔
３２２ 厚箔
３３０ バリア層
３４０ レジスト層

Claims (10)

  1. 絶縁層と、
    前記絶縁層の一方の面の側に埋め込まれた配線層と、を有し、
    前記配線層の一方の面は、前記絶縁層の一方の面から露出し、
    前記配線層は、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備え、
    前記第１の部分の一方の面と前記第２の部分の一方の面とが同一平面上にあり、
    前記第１の部分は、前記第２の部分よりも層厚が薄く形成されている配線基板。
  2. 前記第１の部分の一方の面は前記絶縁層の一方の面から露出し、前記第１の部分の他方の面及び側面は前記絶縁層に被覆され、
    前記第２の部分の一方の面は前記絶縁層の一方の面から露出し、前記第２の部分の他方の面及び側面は前記絶縁層に被覆されている請求項１記載の配線基板。
  3. 前記第１の部分は配線パターンを含み、前記第２の部分はパッドを含む請求項２記載の配線基板。
  4. 前記パッドは、ビア受け用のパッドを含み、
    前記パッドの他方の面には、前記絶縁層を貫通するビア配線の端部が接続されている請求項３記載の配線基板。
  5. 前記パッドは、半導体チップと接続される外部接続用のパッドを含む請求項３又は４記載の配線基板。
  6. 前記第１の部分の一方の面と前記第２の部分の一方の面は、前記絶縁層の一方の面よりも窪んだ位置に露出している請求項２乃至５の何れか一項記載の配線基板。
  7. 前記絶縁層の他方の面の側に形成された他の配線層を有し、
    前記他の配線層は、第３の部分と、前記第３の部分よりも幅が広い第４の部分と、を備え、
    前記第３の部分は、前記第４の部分よりも層厚が薄く形成されている請求項１乃至６の何れか一項記載の配線基板。
  8. 支持体上にめっきを析出し、第１の部分と、前記第１の部分よりも幅が広い第２の部分と、を備えた配線層を形成する工程と、
    前記支持体上に、前記第１の部分及び前記第２の部分を被覆する絶縁層を形成する工程と、を有し、
    前記配線層を形成する工程では、前記第１の部分は、前記第２の部分よりも層厚が薄く形成される配線基板の製造方法。
  9. 前記配線層を形成する工程では、
    硫酸銅と硫酸を所定の濃度比で建浴した電解銅めっき液を用いた電解めっき法により、前記第１の部分及び前記第２の部分を銅めっきで形成し、
    前記所定の濃度比を予め調整することで、前記第１の部分の層厚を前記第２の部分の層厚よりも薄く形成する請求項８記載の配線基板の製造方法。
  10. 前記所定の濃度比は、１以上５以下の範囲内とされている請求項９記載の配線基板の製造方法。
JP2015087966A 2015-04-22 2015-04-22 配線基板及びその製造方法 Active JP6457881B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015087966A JP6457881B2 (ja) 2015-04-22 2015-04-22 配線基板及びその製造方法
US15/097,473 US9699912B2 (en) 2015-04-22 2016-04-13 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087966A JP6457881B2 (ja) 2015-04-22 2015-04-22 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016207841A true JP2016207841A (ja) 2016-12-08
JP6457881B2 JP6457881B2 (ja) 2019-01-23

Family

ID=57148333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087966A Active JP6457881B2 (ja) 2015-04-22 2015-04-22 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9699912B2 (ja)
JP (1) JP6457881B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034754A (ko) * 2017-09-12 2020-03-31 로저스 저매니 게엠베하 레이저 다이오드와 같은 구성 요소를 방열판에 연결하기 위한 어댑터 요소, 레이저 다이오드, 방열판 및 어댑터 요소를 포함하는 시스템 및 어댑터 요소를 제조하는 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11924964B2 (en) * 2022-04-07 2024-03-05 Western Digital Technologies, Inc. Printed circuit board for galvanic effect reduction

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200386A (ja) * 1999-11-12 2001-07-24 Ebara Udylite Kk ビアフィリング方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
WO2006018872A1 (ja) * 2004-08-18 2006-02-23 Ebara-Udylite Co., Ltd. 銅めっき用添加剤およびこれを用いる電子回路基板の製造方法
JP2007100177A (ja) * 2005-10-05 2007-04-19 Adeka Corp 電解銅メッキ用添加剤、電解銅メッキ浴及び電解銅メッキ方法
JP2011029601A (ja) * 2009-06-22 2011-02-10 Mitsui Mining & Smelting Co Ltd プリント配線基板およびその製造方法
JP2012522898A (ja) * 2009-04-07 2012-09-27 ビーエーエスエフ ソシエタス・ヨーロピア ボイドのないサブミクロンの機構を充填するための、抑制剤を含む金属メッキ用の組成物

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
CN101296563B (zh) * 2007-04-27 2010-06-02 鸿富锦精密工业（深圳）有限公司 电路板、电子组件及电路板组件
JP5310743B2 (ja) * 2008-12-22 2013-10-09 富士通株式会社 電子部品の製造方法
US9070393B2 (en) * 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
TWI601456B (zh) * 2013-05-20 2017-10-01 王忠寶 一種電路板及其應用
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001200386A (ja) * 1999-11-12 2001-07-24 Ebara Udylite Kk ビアフィリング方法
JP2005327780A (ja) * 2004-05-12 2005-11-24 Nec Corp 配線基板及びそれを用いた半導体パッケージ
WO2006018872A1 (ja) * 2004-08-18 2006-02-23 Ebara-Udylite Co., Ltd. 銅めっき用添加剤およびこれを用いる電子回路基板の製造方法
JP2007100177A (ja) * 2005-10-05 2007-04-19 Adeka Corp 電解銅メッキ用添加剤、電解銅メッキ浴及び電解銅メッキ方法
JP2012522898A (ja) * 2009-04-07 2012-09-27 ビーエーエスエフ ソシエタス・ヨーロピア ボイドのないサブミクロンの機構を充填するための、抑制剤を含む金属メッキ用の組成物
JP2011029601A (ja) * 2009-06-22 2011-02-10 Mitsui Mining & Smelting Co Ltd プリント配線基板およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034754A (ko) * 2017-09-12 2020-03-31 로저스 저매니 게엠베하 레이저 다이오드와 같은 구성 요소를 방열판에 연결하기 위한 어댑터 요소, 레이저 다이오드, 방열판 및 어댑터 요소를 포함하는 시스템 및 어댑터 요소를 제조하는 방법
JP2020533797A (ja) * 2017-09-12 2020-11-19 ロジャーズ ジャーマニー ゲーエムベーハーＲｏｇｅｒｓ Ｇｅｒｍａｎｙ ＧｍｂＨ レーザダイオードなどの構成要素をヒートシンクに接合するためのアダプタ要素、レーザダイオード、ヒートシンクおよびアダプタ要素を含むシステム、およびアダプタ要素の製造方法
KR102365887B1 (ko) * 2017-09-12 2022-02-23 로저스 저매니 게엠베하 레이저 다이오드와 같은 구성 요소를 방열판에 연결하기 위한 어댑터 요소, 레이저 다이오드, 방열판 및 어댑터 요소를 포함하는 시스템 및 어댑터 요소를 제조하는 방법
JP7034266B2 (ja) 2017-09-12 2022-03-11 ロジャーズ ジャーマニー ゲーエムベーハー レーザダイオードなどの構成要素をヒートシンクに接合するためのアダプタ要素、レーザダイオード、ヒートシンクおよびアダプタ要素を含むシステム、およびアダプタ要素の製造方法
US11476640B2 (en) 2017-09-12 2022-10-18 Rogers Germany Gmbh Adapter element for connecting a component, such as a laser diode, to a heat sink, a system comprising a laser diode, a heat sink and an adapter element and method for producing an adapter element

Also Published As

Publication number Publication date
US9699912B2 (en) 2017-07-04
US20160316560A1 (en) 2016-10-27
JP6457881B2 (ja) 2019-01-23

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
US9253897B2 (en) Wiring substrate and method for manufacturing the same
KR20160026710A (ko) 배선 기판 및 배선 기판의 제조 방법
US8847082B2 (en) Multilayer wiring substrate
JP2017073520A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
JP2017157666A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2010206169A (ja) プリント配線板の製造方法
JP2019041041A (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
JP2017069524A (ja) 配線基板及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
TWI731195B (zh) 配線基板的製造方法
JP6457881B2 (ja) 配線基板及びその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP6689691B2 (ja) 配線基板及びその製造方法
JP6935539B2 (ja) 配線基板の製造方法
JP2005244104A (ja) 配線基板の製造方法
JP2008227537A (ja) 配線基板の製造方法、及び配線基板
JP2013080823A (ja) プリント配線板及びその製造方法
JP2005093979A (ja) 配線基板の製造方法、及び配線基板
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171102

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171102

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181221

R150 Certificate of patent or registration of utility model

Ref document number: 6457881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150