JP2013182959A - 半導体チップ搭載用基板及びその製造方法 - Google Patents

半導体チップ搭載用基板及びその製造方法 Download PDF

Info

Publication number
JP2013182959A
JP2013182959A JP2012044658A JP2012044658A JP2013182959A JP 2013182959 A JP2013182959 A JP 2013182959A JP 2012044658 A JP2012044658 A JP 2012044658A JP 2012044658 A JP2012044658 A JP 2012044658A JP 2013182959 A JP2013182959 A JP 2013182959A
Authority
JP
Japan
Prior art keywords
layer
plating
copper
nickel
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012044658A
Other languages
English (en)
Other versions
JP5938948B2 (ja
Inventor
Yoshinori Ejiri
芳則 江尻
Kiyoshi Hasegawa
清 長谷川
Yoshiaki Tsubomatsu
良明 坪松
Sadao Ito
定夫 伊藤
Norihiro Nishida
典弘 西田
Michio Moriike
教夫 森池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012044658A priority Critical patent/JP5938948B2/ja
Publication of JP2013182959A publication Critical patent/JP2013182959A/ja
Application granted granted Critical
Publication of JP5938948B2 publication Critical patent/JP5938948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】優れたワイヤボンディング性を得、微細配線を形成する際のブリッジの発生を低減し、優れたはんだ接続信頼性を有する半導体チップ搭載用基板の製造方法を提供する。
【解決手段】内層板1、絶縁層21を隔て内層板上に設けられた第1の銅層32を有する積層体における第1の銅層上にレジスト4を形成するレジスト形成工程、第1の銅層上に電解銅めっきにより第2の銅層5を形成して導体回路50を得る導体回路形成工程、導体回路上に電解ニッケルめっきにより表面の結晶粒径の平均値が0.15μm以下のニッケル層6を形成するニッケル層形成工程、ニッケル層上に無電解パラジウムめっきにより第1のパラジウム層を形成する第1のパラジウム層13形成工程、レジストを除去するレジスト除去工程、第1の銅層をエッチング除去するエッチング工程、導体回路上に無電解金めっきにより金層を形成する金層形成工程を有する半導体チップ搭載用基板の製造方法。
【選択図】図2

Description

本発明は、半導体チップ搭載用基板及びその製造方法に関する。
近年、パソコン、携帯電話、無線基地局、光通信装置、サーバ及びルータ等の電子機器において、大小問わず、機器の小型化、軽量化、高性能化及び高機能化が進んでいる。また、CPU、DSP及び各種メモリ等のLSIの高速化並びに高機能化とともに、SoC(System on a Chip)やSiP(System in Package)等の高密度実装技術の開発も行われている。
このため、半導体チップ搭載用基板やマザーボードには、ビルドアップ方式の多層配線基板が使用されるようになっている。また、パッケージの多ピン狭ピッチ化といった実装技術の進歩により、半導体チップ搭載用基板は、QFP(Quad Flat Package)からBGA(Ball Grid Array)/CSP(Chip Size Package)実装へと進化している。
半導体チップ搭載用基板と半導体チップとの接続には、例えば、金ワイヤボンディングが用いられる。また、半導体チップと接続された半導体チップ搭載用基板は、はんだボールによって配線板(マザーボード)と接続される。そのため、半導体チップ搭載用基板は、通常、半導体チップ又は配線板に接続するための接続端子をそれぞれ有している。これらの接続端子には、金ワイヤ又ははんだとの良好な金属接合を確保するために、金めっきが施されることが多い。
従来、接続端子に金めっきを施す方法としては、電解金めっきが広く適用されてきた。しかし、最近では、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子の表面に電解金めっきを施すための配線を確保することが困難になりつつある。そこで、接続端子への金めっき方法として、電解めっきをするためのリード線が不要である無電解金めっき(置換金めっきや還元金めっき)のプロセスが注目され始めている。例えば、下記非特許文献1に記載されているように、端子部分の銅箔表面に、無電解ニッケルめっき皮膜/無電解金めっき皮膜を形成することが知られている。
しかしながら、非特許文献2に記載されている通り、無電解ニッケルめっき/無電解金めっきの方法では、電解ニッケルめっき/電解金めっきの方法と比較して、はんだ接続信頼性や熱処理後のワイヤボンディング性が低下することが知られている。
また、配線に無電解ニッケルめっきを行うと、「ブリッジ」と呼ばれる、配線間に無電解ニッケルめっき皮膜が析出する現象が発生し、これにより短絡不良が引き起こされる場合がある。このブリッジを抑制するためには、例えば、特許文献1、2に示すようなブリッジを抑制するための前処理液及び前処理方法が提案されている。また、特許文献3に示すように、ブリッジを抑制するための無電解めっき用触媒液も提案されている。
ところが、上述した特許文献1〜3に記載の前処理液や前処理方法、又は、無電解めっき用触媒液等のブリッジを低減する手法を適用しても、微細配線とした場合には、導体間の基材上に無電解ニッケルめっきが析出し易いため、充分な効果が得られ難い。そこで、特許文献4には、内層回路を表面に有する内層板と、内層回路と一部で接続するように絶縁層を隔てて内層板上に設けられた第1の銅層とを有する積層体における第1の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、第1の銅層上の導体回路となるべき部分に、電解銅めっきにより第2の銅層を形成して、第1の銅層及び第2の銅層からなる導体回路を得る導体回路形成工程と、導体回路上の少なくとも一部に、電解ニッケルめっきにより、導体回路とは反対側の面における結晶粒径の平均値が0.25μm以上であるニッケル層を形成するニッケル層形成工程と、レジストを除去するレジスト除去工程と、レジストに覆われていた部分の第1の銅層をエッチングにより除去するエッチング工程と、ニッケル層が形成された導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程を含む半導体チップ搭載用基板の製造方法が提案されている。
このような特許文献4の方法によると、レジストを除去する前にニッケル層を形成するための電解ニッケルめっきを行うことから、電解ニッケルめっきの際には導体回路以外の部分がレジストで覆われているので、導体回路の側面にまでめっきが施されることがなく、その結果、ブリッジを効果的に抑制することができる。したがって、この方法は、微細配線を形成する場合、ブリッジを抑制するために有効である。
特開平9−241853号公報 特許第3387507号 特開平11−124680号公報 特開2011−060824号公報
社団法人プリント回路学会誌「サーキットテクノロジー」(1993年 Vol.8 No.5 368〜372頁) 表面技術(2006年 Vol.57 No.9 616〜621頁)
上述した特許文献4に記載の半導体チップ搭載用基板の製造方法では、金層側の面における結晶粒径の平均値が0.25μm以上であるニッケル層を形成することによって、ニッケル層から金層へのニッケルの拡散を抑制することができ、それにより金層において良好なワイヤボンディング性が得られるようになる。
ここで、ニッケル層から金層へのニッケルの拡散は、ニッケル層と金層との間に所定の金属層を設けることによっても抑制することができ、特に、金属層としてパラジウム層を形成することで、ニッケルの拡散を効果的に低減できることが判明した。パラジウム層の形成方法としては、電解パラジウムめっき及び無電解パラジウムめっきの両方が考えられる。ところが、電解パラジウムめっきによりパラジウム層を形成する場合、膜厚のばらつきが大きくなり、一定の厚みを得ることが困難な傾向にあった。そのため、電解パラジウムめっきを行う場合は、最低限必要な厚さよりも厚い領域が不可避的に多く形成されることになるので、高価なパラジウムの使用量が多くなり、半導体チップ搭載用基板の製造に要するコストが高くなるという不都合がある。一方、無電解パラジウムめっきの場合は、パラジウム層の膜厚ばらつきを極めて小さくできるため、電解パラジウムめっきによりパラジウム層を形成するよりも、低コストで所定の厚みの皮膜を形成することが可能となる。
しかしながら、本発明者らの検討の結果、無電解パラジウムめっきによりニッケル層上にパラジウム層を形成する場合、ニッケル層の表面付近の結晶粒径が大きいと、無電解パラジウムめっきによる還元反応が生じ難いことが明らかとなった。また、置換型のパラジウムめっき液で処理を行った後に、還元型のパラジウムめっき液で処理を行うようにしても、還元反応が進行し難いことが判明した。
また、ニッケル層上にパラジウム層を形成することによって、ワイヤボンディング前のダイボンディング等の熱履歴によるニッケルの金表面への拡散をも抑制することができる。しかしながら、結晶粒径の平均値が大きいニッケル層上にパラジウムめっき皮膜を形成する場合は、厚みが薄くなり易く、そのため、175℃を超えるような高温処理を行った場合などに、ニッケルの拡散抑制効果が不十分となる傾向にあることが判明した。
本発明は、このような事情に鑑みてなされたものであり、優れたワイヤボンディング性を得られ、微細配線を形成する際のブリッジの発生を低減でき、しかも優れたはんだ接続信頼性を有する半導体チップ搭載用基板の製造方法及びこれにより得られる半導体チップ搭載用基板を提供することを目的とする。
上記目的を達成するため、本発明者らが鋭意検討を行ったところ、導体回路上にニッケル層を形成する際に、導体回路の側面へのニッケルめっきを抑制することでブリッジの発生を抑制できることに加えて、ニッケル層表面における結晶粒径の平均値が0.15μm以下となるようにすることで、当該ニッケル層上に、無電解パラジウムめっきにより十分な膜厚を有し、しかも膜厚ばらつきも小さいパラジウム層を形成することが可能となることを見出し、本発明を想到するに至った。
すなわち、本発明の半導体チップ搭載用基板の製造方法は、内層回路を表面に有する内層板と、内層回路と一部で接続するように絶縁層を隔てて内層板上に設けられた第1の銅層とを有する積層体における第1の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、第1の銅層上の導体回路となるべき部分に、電解銅めっきにより第2の銅層を形成して、第1の銅層及び第2の銅層からなる導体回路を得る導体回路形成工程と、導体回路上の少なくとも一部に、電解ニッケルめっきにより、導体回路とは反対側の面における結晶粒径の平均値が0.15μm以下のニッケル層を形成するニッケル層形成工程と、ニッケル層上の少なくとも一部に、無電解パラジウムめっきにより第1のパラジウム層を形成する第1のパラジウム層形成工程と、レジストを除去するレジスト除去工程と、レジストに覆われていた部分の第1の銅層をエッチングにより除去するエッチング工程と、ニッケル層及び第1のパラジウム層が形成された導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程と、を有する。
上記本発明の半導体チップ搭載用基板の製造方法では、第1の銅層上に、導体回路のパターンに合わせて電解めっき用のレジストを形成した後、電解銅めっきにより第2の銅層を形成し、続けて電解ニッケルめっきによりニッケル層を形成している。このように、電解ニッケルめっきを行う際には、導体回路以外の部分にレジストが存在しているため、これによって導体回路の側面にニッケルめっきが施されることを防止できる。したがって、本発明によれば、超微細パターンとする場合であっても、ブリッジの形成が大幅に低減される。また、上記のように導体回路上へのニッケル層の形成は、無電解ニッケルめっきではなく電解ニッケルめっきにより行うため、微細配線とする場合であっても、ワイヤボンディング性及びはんだ接続信頼性を良好に得ることもできる。
さらに、本発明においては、ニッケル層上に、無電解パラジウムめっきにより第1のパラジウム層を形成することから、得られる半導体チップ搭載用基板では、ニッケル層と金層との間に第1のパラジウム層が介在することとなる。その結果、ワイヤボンディング時、或いはワイヤボンディング前の熱処理等におけるニッケル層から金層へのニッケルの拡散を効果的に低減することができ、優れたワイヤボンディング性が得られるようになる。また、第1のパラジウム層を無電解パラジウムめっきにより形成することから、十分な膜厚を有し、しかも膜厚ばらつきが小さい第1のパラジウム層を得ることができるので、高温処理を行ってもニッケル層から金層へのニッケルの拡散を十分に抑制できるようになるほか、パラジウム層を形成することによる製造コストの増大も抑えることが可能となる。
また、本発明では、ニッケル層上への第1のパラジウム層及び金層の形成は、無電解パラジウムめっき及び無電解金めっきにより行うことから、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好にパラジウムめっき及び金めっきを行うことができる。そのため、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
そして、このような半導体チップ搭載用基板の製造方法においては、例えば、上記導体回路の少なくとも一部を、はんだ接続用端子やワイヤボンディング用端子等の接続用の端子とし、特にこの部分にニッケル層、第1のパラジウム層及び金層を形成することによって、ワイヤボンディング性及びはんだ接続信頼性が良好な半導体チップ搭載用基板を得ることができる。
上記エッチング工程後、金層形成工程前に、ニッケル層及び第1のパラジウム層が形成された導体回路の少なくとも一部が露出するように、表面にソルダーレジストを形成するソルダーレジスト形成工程を行うことができる。金層形成前に、かかるソルダーレジストを形成することにより、所定の位置にのみ金層を形成し、且つ、無電解金めっきの際に回路を保護することが容易となる。
上記レジスト形成工程は以下の手順で行ってもよい。すなわち、内層板上に、樹脂を主成分とする絶縁層と銅箔とが積層された樹脂付き銅箔を、絶縁層が内層板側に向くようにして積層し、内層板上に積層された樹脂付き銅箔に、内層回路の一部が露出するようにバイアホールを形成し、銅箔及びバイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、銅箔及び銅めっき層からなり内層回路と一部で接続する第1の銅層を有する積層体を得た後、積層体における第1の銅層上に、導体回路となるべき部分を除いてレジストを形成してもよい。かかるレジスト形成工程によれば、バイアホール内部の内層回路を構成する銅と、樹脂付き銅箔における銅箔との間の給電が十分に得られるようになる。
この場合、樹脂付き銅箔における銅箔及び無電解銅めっきによる銅めっき層は、シード層として機能することができ、また、これらからなる第1の銅層は、その上部に更に第2の銅層が積層されることで導体回路を形成する。そして、上記のレジスト形成工程によれば、このような第1の銅層を備える積層体を良好に得ることが可能となる。なお、シード層とは、電解めっきを行うための下地となる金属皮膜をいう。
このようなレジスト形成工程においては、樹脂付き銅箔における銅箔の厚みが、5μm以下であることが好ましい。こうすれば、シード層である銅箔が薄いため、レジストの除去後、導体回路以外の部分に残ったシード層(銅箔)を除去することが容易となり、微細配線を構成し得る導体回路を更に良好に形成することが可能となる。
また、上記レジスト形成工程は以下の手順で行ってもよい。すなわち、内層回路を表面に有する内層板上に、導電性を有しないフィルムを積層して絶縁層を形成し、内層板上に積層された絶縁層に、内層回路の一部が露出するようにバイアホールを形成し、絶縁層及びバイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、銅めっき層からなり内層回路と一部で接続する第1の銅層を有する積層体を得た後、積層体における第1の銅層上に、導体回路となるべき部分を除いてレジストを形成してもよい。
この場合は、銅めっき層がシード層として機能するとともに、そのまま上部に第2の銅層が積層されて導体回路となる第1の銅層を構成する。そして、上記のレジスト形成工程によれば、内層板上に、このような第1の銅層を備える積層体を良好に得ることが可能となる。
このように銅めっき層のみがシード層となる場合は、銅箔及び銅めっき層がシード層となる場合と比較して厚みを薄くし易いため、例えばエッチング工程においてシード層を除去し易くする観点では好ましい傾向にある。ただし、シード層が銅箔及び銅めっき層により形成される場合は、無電解銅めっきを行う前に付与する触媒が、銅箔表面に付着することになるため、絶縁層の表面(IVH内を除く)には直接付与されることがない。絶縁層に触媒が付着していると、シード層の除去後にも絶縁層表面に触媒が残る場合があるため、この触媒の作用によって導体回路間にめっき皮膜が析出し、これにより短絡不良が引き起こされる場合がある。したがって、このような触媒に起因する短絡不良を発生しにくくする観点からは、シード層は、銅箔及び銅めっき層によって形成されることが好ましい。
本発明の半導体チップ搭載用基板の製造方法において、上記ソルダーレジスト形成工程後、金層形成工程前に、ソルダーレジストから露出したニッケル層及び第1のパラジウム層が形成された導体回路上に、さらに無電解パラジウムめっきにより第2のパラジウム層を形成する第2のパラジウム層形成工程を有してもよい。かかる第2のパラジウム層を形成することで、ワイヤボンディング前の熱処理時に、導体回路の側面における銅の金層表面上への拡散を抑制することが可能となる。
上記金層形成工程においては、無電解金めっきを、還元剤を含む無電解金めっき液を用いて行い、還元剤として、酸化により水素ガスを発生しないものを用いることもできる。かかる還元剤を使用することにより、これにより、酸化に伴って発生した水素ガスによる、金めっきの異常析出を抑制することが可能となる。
上記金層形成工程において、金層を、置換金めっきを行った後、還元型の金めっきを行うことにより形成してもよい。かかる金層形成工程によれば、置換金めっきにより下層の金属との良好な密着性を得られ、さらに還元型の金めっきにより金層を厚くすることで、より良好なワイヤボンディング性が得られるようになる。
金層の厚みは、0.005μm以上であることが好ましい。かかる厚みであると、端子接続時のワイヤボンディングが容易となる。
本発明はまた、上記本発明の製造方法により得られる半導体チップ搭載用基板を提供するものである。かかる半導体チップ搭載用基板は、上述の如く、製造時におけるブリッジの発生が無いため短絡不良を生じ難く、しかも、優れたワイヤボンディング性及びはんだ接続信頼性を有するものとなる。
本発明によれば、微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な、半導体チップ搭載用基板の製造方法を提供することが可能となる。
特に、ニッケル層形成工程において、導体回路とは反対側の面における結晶粒径の平均値が0.15μm以下の電解ニッケル層を形成することで、比較的厚い(厚さ0.1μm以上の)パラジウムめっき皮膜を無電解めっきにより形成することが可能となり、ワイヤボンディング前に175℃等の高温処理を行った場合であっても、ニッケルの拡散を抑制する効果が十分に得られ、ワイヤボンディング性が良好な半導体チップ搭載用基板が得られる。
また、本発明において、導体回路には、無電解金めっきにより金層を形成することができることから、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好に金めっきを行うことができる。そのため、本発明の製造方法は、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
さらに、本発明によれば、上記本発明の製造方法により得ることができ、ブリッジの発生が低減されており、しかも優れたワイヤボンディング性及びはんだ接続信頼性を有する半導体チップ搭載用基板を提供することが可能となる。
第1実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第1実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第1実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。 第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。 第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。
以下、図面を参照して本発明の好適な実施の形態について説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明については省略することとする。
[第1実施形態]
以下、半導体チップ搭載用基板の製造方法の好適な実施形態について説明する。図1、2及び3は、本実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、銅箔付き樹脂を用いて外層回路の形成を行うセミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
本実施形態においては、まず、図1(a)に示すように、内層板1を準備する。内層板1は、内層用基板100と、その表面に設けられた内層回路102と、内層用基板を貫通するように形成され、両表面の内層回路102同士を電気的に接続する内層用ビア104とを備えている。かかる内層板1における各構成としては、回路基板に適用される公知の構成を特に制限なく適用することができる。
内層板1の形成方法としては、例えば、次のような方法が適用できる。まず、内層用基板100の両表面に、金属層としての銅箔を積層した後、この銅箔の不要な箇所をエッチングにより除去することにより内層回路102を形成する方法(サブトラクト法)や、内層用基板100の両表面の必要な箇所にのみ、無電解銅めっきにより銅からなる内層回路102を形成する方法(アディティブ法)が挙げられる。また、内層用基板100の表面上、又はその表面に更に形成した所定の層(ビルドアップ層)上に、薄い金属層(シード層)を形成し、さらに電解銅めっきにより内層回路102に対応した所望のパターンを形成した後、このパターンを形成しなかった部分の薄い金属層をエッチングで除去することによって、内層回路102を形成する方法(セミアディティブ法)等も挙げられる。
次に、図1(b)に示すように、内層板1の両表面上に、樹脂を主成分とする絶縁層21と銅箔22とが積層された樹脂付き銅箔2を、その絶縁層21が内層板1側に向くようにして積層する(図1(b))。樹脂付き銅箔2の積層は、例えば、内層板1に対してラミネート又はプレスすることによって行うことができる。例えば、一般的な真空プレス機を適用することができる。この際、加熱・加圧の条件は、層間絶縁樹脂である絶縁層21の構成材料の特性にあった条件が好ましい。例えば、温度150℃〜250℃、圧力1MPa〜5MPaとすることができる。本実施形態では、このような樹脂付き銅箔2における銅箔22がシード層として機能し、これにより後述する銅めっき層3や第2の銅層5の形成を行うことが可能となる。
樹脂付き銅箔2における銅箔22は、その厚みが5μm以下であると好ましく、3μm以下であるとより好ましい。また、銅箔の厚みを5μm以下にすることで、後述するエッチングを容易に行うことが可能となり、微細配線を形成することが容易となる。
銅箔22としては、ピーラブルタイプ又はエッチャブルタイプのものを使用することが好ましい。銅箔22がピーラブルタイプの場合、キャリアを引き剥がすことで、またエッチャブルタイプの場合、キャリアをエッチングすることで、所望の厚みを有する銅箔とすることができる。例えば、ピーラブルタイプの場合、キャリアとの剥離層となる金属酸化物又は有機物層を、エッチングなどで除去することで、キャリアを引き剥がすことができる。また、エッチャブルタイプにおいて、金属箔を銅箔、キャリアをAl箔とした場合、アルカリ溶液を用いることで、キャリアのみをエッチングすることができる。銅箔22は、給電層として機能する範囲で薄ければ薄いほど微細配線形成に適することから、そのような厚みとするために、更にエッチングを行って厚みを低減することができる。その場合、ピーラブルタイプの場合、離型層の除去と同時にエッチングを行うと効率的で好ましい。
絶縁層21を構成する樹脂は、絶縁性を有する樹脂であり、そのような樹脂としては、熱硬化性樹脂、熱可塑性樹脂やそれらの混合樹脂を適用できる。なかでも、熱硬化性を有する有機絶縁材料が好ましい。熱硬化性樹脂としては、フェノール樹脂、尿素樹脂、メラミン樹脂、アルキド樹脂、アクリル樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、エポキシ樹脂、ポリベンゾイミダゾール樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、シリコーン樹脂、シクロペンタジエンから合成した樹脂、トリス(2−ヒドロキシエチル)イソシアヌラートを含む樹脂、芳香族ニトリルから合成した樹脂、3量化芳香族ジシアナミド樹脂、トリアリルトリメタリレートを含む樹脂、フラン樹脂、ケトン樹脂、キシレン樹脂、縮合多環芳香族を含む熱硬化性樹脂、ベンゾシクロブテン樹脂等が挙げられる。熱可塑性樹脂としては、ポリイミド樹脂、ポリフェニレンオキサイド樹脂、ポリフェニレンサルファイド樹脂、アラミド樹脂、液晶ポリマ等が挙げられる。なお、絶縁層21には、必要に応じてシリカフィラー等の無機充填剤等を配合してもよく、また、ガラスクロス等を含むプリプレグを用いてもよい。
次に、図1(c)に示すように、内層板1に積層された樹脂付き銅箔2の所定の部位に、樹脂付き銅箔2を貫通して内層板1に達する貫通孔(ビア穴)を形成する。これによりインタースティシャルバイアホール(IVH)30を形成して、内層回路102の一部を露出させる。貫通孔は、例えば、紫外線波長のレーザ光を直接照射して穴加工を行うことで形成することができる。紫外波長のレーザとしては、UV−YAGレーザの第3高調波(波長355nm)を用いると、比較的高いエネルギーが得られ、加工速度を早くできることから好ましい。
また、IVH30の形成においては、レーザエネルギー分布を調整し、ビア穴の断面形状をテーパ形状にすると、穴内のめっき付き性が向上するため好ましい。さらに、ビア穴径が50μm以下であると、加工速度が速くなるため好ましい。また、ビア穴のアスペクト比(ビア穴高さ/ビア穴の底の直径)は1以下であると、信頼性を確保する観点から好ましいため、IVH30の形成に際しては、このような絶縁層21の厚みとビア穴径との関係となるよう設計することが好ましい。なお、ビア穴内には、スミアが発生していることがあるため、ビア穴の形成後には、過マンガン酸塩、クロム酸塩、過マンガン酸等を用いた洗浄を行うことにより、スミアの除去を行うことが好ましい。
次に、図1(d)に示すように、樹脂付き銅箔22が積層された内層板1の全表面を覆うように、無電解銅めっきにより銅めっき層3を形成する。これにより、内層板1と、内層板1の内層回路102と一部で接続するように絶縁層21を隔てて設けられた銅箔22及び銅めっき層3からなる第1の銅層32とを有する積層体110が得られる。この積層体110では、銅箔22の表面及びIVH30内が連続的に第1の銅層32によって覆われた状態となるため、絶縁層21の表面上に形成された銅箔22と内層回路102との電気的な接続が可能となる。
銅めっき層3は、一般的な配線板の形成に用いられる無電解銅めっき方法を用いて形成すれば良く、めっきすべき部位に、無電解銅めっきの核となる触媒を付与しておき、これに無電解銅めっき層を薄付けすることで形成することができる。触媒としては、貴金属イオンやパラジウムコロイドを用いることができ、特にパラジウムは樹脂への密着性が高いことから好ましい。無電解銅めっきには、硫酸銅、錯化剤、ホルマリン、水酸化ナトリウムを主成分とする、一般的な配線板の形成に用いられる無電解銅めっき液を用いることができる。
銅めっき層3の厚みとしては、IVH30部のへの給電が可能となるような厚みがあれば良く、0.1〜1μmであると好ましい。銅めっき層3が0.1μmより薄いと、IVH30内部の内層回路102を構成する銅と、樹脂付き銅箔2における銅箔22との間の給電が十分に得られないおそれがある。一方、1μmより厚いと、後述する導体回路となるべき部分以外の銅をエッチングにより除去するエッチング工程において、エッチングをしなければならない銅の厚みが増えるため、回路形成性が低下して微細配線の形成が困難になるおそれがある。銅めっき層3の厚みが0.1〜1μmであることで、内層回路102と銅箔22との給電が十分に得られ、しかも、エッチング工程におけるエッチングが容易となって良好な回路形成性が得られるようになる。
次に、図2(e)に示すように、第1の銅層32上の所望の位置に、電解めっきレジストであるレジスト4を形成する(レジスト形成工程)。このレジスト4を形成する部位は、第1の銅層32における導体回路となるべき部分(IVH30を含む)を除く部分である。レジスト4は、後述する材料を用いた公知のレジスト形成方法を適用することによって形成することが可能である。なお、導体回路となるべき部分には、位置合わせに用いる位置合わせ用のパターン等も含む。
レジスト4の厚さは、その後めっきする導体の合計の厚さと同程度か、それよりも厚くすることが好適である。レジスト4は、樹脂から構成されるものであると好ましい。樹脂から構成されるレジストとしては、PMER P−LA900PM(東京応化株式会社製、商品名)のような液状レジストや、HW−425(日立化成工業株式会社、商品名)、RY−3025(日立化成工業株式会社、商品名)等のドライフィルムのレジストがある。
次に、図2(f)に示すように、第1の銅層32の表面上に、電解銅めっきにより第2の銅層5を形成し、第1の銅層32と第2の銅層5とが積層された導体回路50を得る(導体回路形成工程)。この工程においては、電解銅めっきにより、レジスト4が形成されていない部分にのみ第2の銅層5が形成される。したがって、第2の銅層5は、第1の銅層32上の導体回路50となるべき部分に形成されることになる。
第2の銅層5の形成領域は、上記のようにレジスト4によって決定される。そのため、電解銅めっきは、第1の銅層32のいずれかの部分にリード線を取り付けて行えばよく、配線を高密度化する場合であっても十分に対応可能である。電解銅めっきは、半導体チップ搭載用基板の製造において使用される公知の硫酸銅電解めっきやピロリン酸電解めっきを用いて行うことができる。
第2の銅層5の厚さは、導体回路として使用できる程度の厚さであればよく、目的とするスペースにもよるものの、1〜30μmの範囲であると好ましく、3〜25μmの範囲であるとより好ましく、3〜20μmの範囲であると更に好ましい。
次に、図2(g)に示すように、第2の銅層5の表面上に、更に電解ニッケルめっきによりニッケル層6を形成する(ニッケル層形成工程)。この工程でも、電解ニッケルめっきにより、レジスト4が形成されていない部分にのみニッケル層6が形成される。したがって、ニッケル層6は、導体回路50上の全領域に形成されることになる。この工程でも、導体回路50のいずれかの部分にリード線を取り付けて電解ニッケルめっきを実施すればよい。
電解ニッケルめっきは、例えば、導体回路形成工程後の基板全体を、電解ニッケルめっき液に浸漬することで行うことができる。電解ニッケルめっき液としては、ワット浴(硫酸ニッケル、塩化ニッケル、ホウ酸を主成分とするニッケルめっき浴)、スルファミン酸浴(スルファミン酸ニッケルとホウ酸を主成分とするニッケルめっき浴)、ホウフッ化浴等を用いることができる。なかでも、ワット浴からの析出皮膜が、素地となる導体回路50との密着性がよく、耐食性を高くできる傾向にある。そのため、電解ニッケルめっきには、ワット浴を用いることが好ましい。
ニッケル層6は、導体回路50と反対側の面、すなわち後述するようなパラジウム層13と接触する側の面でのニッケルの結晶粒径の平均値が0.15μm以下となるように形成する。このニッケル層6表面の結晶粒径の平均値は、0.1μm以下であると好ましく、0.07μm以下であるとより好ましく、結晶粒の大きさが小さいほどよい。一般的に、電解ニッケルめっき液には光沢剤が添加されるが、光沢剤は結晶粒を小さくすることで光沢を得るものである。そのため、上記のような結晶粒径を得るために、電解ニッケルめっき液は、光沢剤がある一定量以上添加されていることが好ましい。
ニッケルめっきに一般的に適用される無電解ニッケルは、無電解ニッケル−リン合金めっきであって、アモルファスな皮膜が形成されるのに対し、電解ニッケルにより形成される皮膜は結晶質である。そのため、電解ニッケル皮膜の方が無電解ニッケル皮膜に比してニッケルの結晶粒が大きくなり易い。そこで、本実施形態においては、電解ニッケルめっきによって表面の結晶粒系の平均値が0.1μm以下であるニッケル層6を形成するために、光沢剤を含む電解ニッケルめっき液を用いることが好ましい。電解ニッケルめっき液の光沢剤は、一次光沢剤と二次光沢剤の2種類があり、一次光沢剤は皮膜の結晶を微細化することにより光沢を付与する働きがあり、二次光沢剤は、一次光沢剤では得られないような小さな傷を埋める働き、つまりレベリング効果を付与する働きをする。一次光沢剤としては、芳香族スルホン酸類(ベンゼンスルホン酸等)、芳香族スルホンアミド類(p−トルエンスルホン酸アミド等)、芳香族スルホンイミド類(サッカリン等)が挙げられる。また、二次光沢剤としては、アルデヒド類(ホルムアルデヒド等)、アリル、ビニル化合物(アリルスルホン酸等)、アセチレン化合物(2−ブチル1,4−チオール等)、ニトリル類(エチルシアンヒドリン等)が挙げられる。電解ニッケルめっき液は、一次光沢剤を含んでいてもよく、一次光沢剤のみを含むものであってもよい。良好な表面付近の結晶粒系を有するニッケル層6を得るために、電解ニッケルめっき液中の光沢剤の含有量は、1〜10g/Lであると好ましく、1〜5g/Lであるとより好ましい。
電解ニッケルめっきにより形成するニッケル層6の厚みは、0.4〜10μmであることが好ましく、0.6〜8μmであるとより好ましく、1〜6μmであると更に好ましい。ニッケル層6の厚みを0.4μm以上とすることで、下層の銅からなる導体回路のバリヤ皮膜としての効果が充分に得られ、これによりはんだ接続信頼性が向上する。また、0.4μm以上とすると、ニッケルの結晶粒の成長はめっき液に依存した成長となり、結晶粒の小さいめっき皮膜を形成することが可能となる。ただし、10μmを越えてもこれらの効果がそれ以上大きくは向上せず、経済的でないので、ニッケル層6の厚みは10μm以下とすることが好ましい。
また、電解ニッケルめっきにおいては、電流密度が結晶成長に影響を与える傾向にある。具体的には、電解ニッケルめっきの際の電流密度は、0.3〜4A/dmであることが好ましく、0.3〜1.5A/dmであることがより好ましく、0.3〜1.0A/dmであることが更に好ましい。この電流密度を0.3A/dm以上とすることで、ニッケルの部分未析出を抑制することができる。上記範囲内で電流密度が低いほど、ニッケルの結晶粒を小さくできるため、電流密度は低いほど好ましい。また、電流密度を4A/dm以下とすることで、ざらつきのあるめっきの発生(一般に「やけ」と呼ばれる)を抑制することができる傾向にある。
このようなニッケル層形成工程に続いて、図2(h)に示すように、ニッケル層6の上に無電解パラジウムめっきによりパラジウム層13(第1のパラジウム層)を形成する。この工程においては、無電解パラジウムめっきにより、レジスト4が形成されていない部分にのみパラジウム層13が形成される。したがって、パラジウム層13は、ニッケル層6上の全領域に形成されることになる。
本実施形態では、上述のように、ニッケル層6におけるパラジウム層13を形成する側の表面の結晶粒径の平均値が0.15μm以下である。このようなニッケル層6を形成することで、表面の結晶粒径の平均値が0.15μmを超えるニッケル層を形成した場合に比べて、無電解パラジウムめっきによりパラジウム層13を形成することが極めて容易となる。
ここで、表面の結晶粒径の平均値が0.15μmよりも大きいニッケル層上では、無電解パラジウムめっきによる還元反応、或いは、置換型のパラジウムめっき液で処理を行った後、還元型のパラジウムめっき液で処理を行う際の還元反応が極めて生じ難く、パラジウム層の形成が困難である。その理由としては、以下のことが考えられる。すなわち、ニッケル層上に無電解パラジウムめっきによりパラジウム皮膜を形成する場合、まず、置換反応によりニッケルを溶解し、一定量のパラジウムを置換析出させる必要がある。無電解パラジウムめっきによる反応は、このようにして一定量以上の置換析出したパラジウム上で進行する。この際、置換反応は、結晶粒界等の結晶の欠陥部から進行する。そのため、ニッケルの結晶粒径が大きいほど、表面における結晶粒界の密度が小さくなるため、置換反応そのものが起こりづらくなる。その結果、無電解パラジウムめっきの反応の進行に必要な一定量以上のパラジウムの置換析出が起こらなくなり、無電解パラジウム反応が進行しないものと考えられる。これに対して、本実施形態では、ニッケル層6表面の結晶粒径が0.15μm以下となるようにすることで、パラジウムの置換反応が起こりやすく、それによって一定量以上のパラジウムの析出が可能となり、その結果、無電解パラジウムめっき反応が進行し易くなると考えられる。
本実施形態のように、ニッケル層6上にパラジウム層13を形成することで、金層8の剥離を大幅に低減することができる。例えば、パラジウム層13を形成せず、ニッケル層6のみを形成した場合は、後工程のエッチングや、ソルダーレジスト形成時の熱処理によって、ニッケル層6の表面が酸化され易い。ニッケル層6の表面が酸化されると、金層8との間の接着性が低くなるので、ワイヤボンディングを行った時に金層8がニッケル層6から剥離する場合がある。これに対し、パラジウム層13を形成することで、パラジウム皮膜はエッチングや熱処理の影響を受けづらく、表面も酸化しづらいため、金層8とパラジウム層13との接着力が十分に得られ、ワイヤボンディング時にも金層8の剥離が生じ難くなる。その結果、十分なワイヤボンディング性が得られる。また、後述するようなソルダーレジストを形成する場合、パラジウム皮膜のほうが、ニッケル皮膜よりもソルダーレジストとの接着性が高いため、ソルダーレジストとの接着性の観点からも、パラジウム層13の形成は非常に有利になる。
パラジウム層13の形成には、置換パラジウムめっきや還元剤を用いる還元型パラジウムめっきが適用できる。無電解パラジウムめっきによるパラジウム層13の形成方法としては、特に、置換パラジウムめっきを行った後、還元型パラジウムめっきを行う方法が好ましい。これは、電解ニッケルめっきにより形成したニッケル層6上では、そのままでは無電解パラジウムめっき反応が起こりづらい傾向にあるためである。あらかじめ置換パラジウムめっきでパラジウムを置換析出させておき、その後に還元型パラジウムめっきにより更にパラジウムを析出させることで、良好にパラジウム層13を形成することができる。なお、パラジウム層13は、不純物を含有する場合もある。例えば、次亜リン酸を還元剤として用いた場合、次亜リン酸からリンが共析されるため、パラジウム層13は、パラジウム−リン合金となる場合等がある。
パラジウム層13の厚みは、0.03〜0.5μmであると好ましく、0.05〜0.4μmであるとより好ましく、0.1〜0.3μmであると更に好ましい。パラジウム層13の厚みが0.5μmを超えると、当該層の形成による効果がそれ以上は向上しないため、コストが過度に増大する傾向にある。一方、0.03μmよりも薄いと、パラジウム層が形成されていない部分も含まれ易くなり、パラジウム層13を形成することによる接続信頼性の向上効果等が十分に得られなくなるおそれがある。特に、ワイヤボンディング前に175℃以上の高温処理を行うことを考慮すると、十分な効果を得るために、無電解パラジウム層13の厚みは、0.1μmよりも厚いことが好ましい。
無電解パラジウムめっきに用いるめっき液のパラジウムの供給源は、特に限定されない。例えば、塩化パラジウム、塩化パラジウムナトリウム、塩化パラジウムアンモニウム、硫酸パラジウム、硝酸パラジウム、酢酸パラジウム、酸化パラジウム等のパラジウム化合物等が挙げられる。具体的には、酸性塩化パラジウム「PdCl/HCl」、硝酸テトラアンミンパラジウム「Pd(NH(NO」、硝酸パラジウム(II)二水和物「Pd(NO・2HO」、ジニトロジアンミンパラジウム「Pd(NH(NO」、ジシアノジアンミンパラジウム「Pd(CN)(NH」、ジクロロテトラアンミンパラジウム「Pd(NHCl」、スルファミン酸パラジウム「Pd(NHSO」、硫酸ジアンミンパラジウム「Pd(NHSO」、シュウ酸テトラアンミンパラジウム「Pd(NH」、硫酸パラジウム「PdSO」等を適用することができる。また、めっき液に添加する緩衝剤等についても特に限定されない。
無電解パラジウムめっきにより形成されるパラジウム層13は、パラジウムの純度が90質量%以上であると好ましく、99質量%以上であるとより好ましく、100質量%に近いと特に好ましい。パラジウムの純度が90質量%以上とすることで、その形成時にニッケル層6上への析出がしやすくなり、ワイヤボンディング性やはんだ接続信頼性が低下しにくくなる。
無電解パラジウムめっきに用いる還元剤として、ギ酸化合物を使用すると、得られるパラジウム層の純度が99質量%以上になり易くなるほか、均一な析出が可能となる。一方、還元剤として次亜リン酸や亜リン酸等のリン含有化合物や、ホウ素含有化合物を使用する場合は、得られるパラジウム層がパラジウム−リン合金やパラジウム−ホウ素合金になり易い。その場合は、パラジウムの純度が90重量%以上となるように還元剤の濃度、pH、浴温などを調節することが好ましい。
このような無電解パラジウム層形成工程に続いて、図3(i)に示すように、電解めっきレジストであるレジスト4を除去する(レジスト除去工程)。これにより、レジスト4に覆われていた部分の第1の銅層32(銅めっき層3)が露出する。レジスト4の除去は、アルカリ性剥離液、硫酸、又はその他の市販のレジスト剥離液を用いて、レジスト4を剥離すること等により行うことができる。
それから、図3(j)に示すように、レジスト4に覆われていた部分の第1の銅層32(銅箔22及び銅めっき層3)をエッチングにより除去する(エッチング工程)。これにより、導体回路となるべき部分以外の銅(第1の銅層32)が全て除去され、第1の銅層32及び第2の銅層5からなる導体回路50の表面をニッケル層6および第1のパラジウム層13が覆う回路パターンが形成される。
エッチングは、レジスト4を除去した後の基板を、エッチング液に浸漬することにより行うことができる。エッチング液としては、ハロゲン以外の酸及び過酸化水素を主成分とし、主成分に加えて溶媒、添加剤からなる溶液を適用することができる。この溶媒としては、コスト、取り扱い性、安全性の面から水が好ましく用いられ、水にはアルコール等が添加されていても構わない。また、添加剤としては過酸化水素の安定剤等が挙げられる。さらに、ハロゲン以外の酸としては、硫酸、硝酸等が挙げられ、好ましくは硫酸が用いられる。このようなエッチング液を用いてエッチングを行う場合、設計通りのトップ幅、ボトム幅等を有する回路パターンを得るためには、銅めっき層3のエッチング速度が銅箔22のエッチング速度の80%以下となるように調整することが好ましい。
また、ハロゲン以外の酸として硫酸を用いる場合、エッチング液の主成分の濃度として、10〜300g/Lの硫酸および10〜200g/Lの過酸化水素水を用いることが好ましい。このような濃度以下では、エッチング速度が遅くなるため、作業性が悪くなる傾向にある。また、この濃度以上では、エッチング速度が速くなり過ぎ、エッチング量のコントロールが難しくなるおそれがある。
第1の銅層32のエッチング速度は、1〜15μm/分となるようにコントロールすることが、良好な作業性を得る観点から好ましい。また、結晶構造の差異によるエッチング速度の差は、エッチング液の温度に依存することから、エッチングの際には、エッチング液の温度は20〜50℃とすることが好ましく、20〜40℃とすることがより好ましい。さらに、エッチング時間は、所望の導体パターン幅が形成されるような時間を適宜求めて適用すればよいが、作業性やエッチングの均一性等を良好にする観点からは、10秒〜10分の範囲とすることが好ましい。
さらに、エッチング工程後に、デスミア処理により、第1の銅層32及び第2の銅層5からなる導体回路50間の絶縁層表面に部分的に残った第1の銅層32(銅めっき層3)を樹脂ごと除去することが好ましい。絶縁層表面に部分的に残った第1の銅層32(銅めっき層3)を除去することで、絶縁層表面に部分的に残った第1の銅層32への金の析出を抑制することが可能となり、絶縁信頼性をより向上させることができる。
エッチング工程後には、図3(k)に示すように、後述する金層形成工程を実施する前に、ニッケル層6及びパラジウム層13が形成された導体回路50の少なくとも一部が露出するように、表面にソルダーレジスト7を形成するソルダーレジスト形成工程を行うことが好ましい。ソルダーレジスト7は、例えば、ニッケル層6及びパラジウム層13が形成された導体回路50(回路パターン)のうちのワイヤボンディング用端子やはんだ接続用端子となるべき部分以外を覆うように形成することができる。このようなソルダーレジスト7を金層形成工程前に形成することによって、所望の位置にのみ金層8を形成することが可能となり、無電解金めっきの際に導体回路を保護することができるほか、コストの低減も図ることが可能となる。
ソルダーレジスト7としては、熱硬化型や紫外線硬化型の樹脂のものが使用でき、なかでも、レジスト形状を精度良く加工することができる紫外線硬化型のものが好ましい。例えば、エポキシ系、ポリイミド系、エポキシアクリレート系、フルオレン系の樹脂材料を用いることができる。ソルダーレジストのパターン形成は、ワニス状の材料であれば印刷で行うことも可能であるが、より精度を高める観点から、感光性のソルダーレジスト、カバーレイフィルム、フィルム状レジストを用い、これらを用いた公知のパターン形成方法を適用して行うことがより好ましい。
その後、図3(l)に示すように、ニッケル層6およびパラジウム層13が形成された導体回路50(回路パターン)のうち、ソルダーレジスト7を形成しなかった部分に対し、無電解金めっきにより金層8を形成する(金層形成工程)。これにより、ニッケル層6および第1のパラジウム層13が形成された導体回路50の上面及び側面を覆うように金層8が形成され、この部分が、ワイヤボンディング用端子やはんだ接続用端子等の接続端子として好適に機能できるようになる。
なお、図示しないが、図3(k)のソルダーレジスト7の形成後、図3(l)の無電解金めっきにより金層8を形成する前には、ニッケル層6およびパラジウム層13が形成された導体回路50上に、さらに無電解パラジウムめっきによりパラジウム層(第2のパラジウム層)を形成してもよい。この際、第2のパラジウム層は、導体回路50の表面及び側面を覆うように形成すると好ましい。これにより、接続端子となる部分の導体回路50が、ニッケル層6、パラジウム層13及び第2のパラジウム層に覆われた構造となる。これにより、特に、導体回路50の側面に露出した第1の銅層32(銅箔22及び銅めっき層3)や第2の銅層5の部分をさらにパラジウムで被覆することができ、ワイヤボンディング前の熱処理時等における銅の金層8表面上への拡散を抑制することが可能となる。
金層8は、例えば、置換・還元金めっきを行うか、或いは、置換金めっきを行った後に還元型の金めっきを行う無電解金めっきなどによって形成することができる。また、金層8を形成する箇所が独立端子となる前に電解金めっきを行っておき、その後、還元型の無電解金めっきを行うことにより形成することもできる。無電解金めっきは、本発明による効果が得られる限り、どちらの手法を用いて行ってもよいが、置換金めっきを行った後に還元型の金めっきを行う方法は、下層の金属(この場合はパラジウム)との良好な密着性が得られる観点から好ましい。一方、置換・還元金めっきを行う方法は、めっきの際に下層の金属(この場合はパラジウム)を溶出させ難く、良好な金層8を形成できる傾向にある。
置換金めっき後、還元型の金めっきを行う場合、具体的には、HGS―100(日立化成工業株式会社製、商品名)のような置換金めっき液により、0.01〜0.1μm程度の金めっき下地皮膜(置換金めっき皮膜)を形成した後、その上に、HGS―2000(日立化成工業株式会社製、商品名)のような還元型の無電解金めっき液により、0.1〜1μm程度の金めっき仕上げ層(還元型の金めっき皮膜)を形成する方法が挙げられる。ただし、無電解金めっきの手法はこれに限定されず、通常行われる金めっきに適した方法であれば制限なく適用できる。
図4は、金層8形成後の導体回路50の部分の断面構成を拡大して示す模式図である。ここでは、金層8を形成するための無電解金めっきを、上記のような置換金めっき後、還元型の金めっきを行うことにより実施した場合の例を示す。図3に示すように、この部分では、内層板1(図示せず)の表面に形成された絶縁層21上に、銅箔22、銅めっき層3、第2の銅層5、ニッケル層6及びパラジウム層13がこの順に積層され、これらの積層構造の上面及び側面を覆うように置換金めっき皮膜11及び還元型の金めっき皮膜9からなる金層8が形成されている。
置換金めっき皮膜11は、ニッケル層6及びパラジウム層13が形成された導体回路50の上面及び側面に形成することができる。置換金めっきに用いるめっき液には、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。なかでも、シアン化合物を含むものが好ましい。この理由としては、導体回路50を構成している銅における置換金めっきの均一性は、シアンを含むめっき液を用いた方が、シアンを含まないものを用いた場合と比較して良好であることが挙げられる。このようなシアンを含むめっき液で置換金めっきを行った後に、後述するような還元型の金めっきを行うと、金層8が均一に成長し易い傾向にある。
還元型の金めっき皮膜9は、置換金めっき皮膜11に更に金皮膜を形成することができる。そのため、置換金めっきに続いて還元型の金めっきを行うことで、厚い金層8を形成することが可能となる。還元型の金めっきに用いるめっき液は、還元剤を含むことで、自己触媒的に金層を形成できる。このめっき液にも、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。
還元型の金めっきに用いるめっき液の還元剤としては、酸化により水素ガスが発生しないものが好ましい。ここで、水素ガスが発生しない、もしくは発生しにくい還元剤としては、アスコルビン酸、尿素系化合物、フェニル系化合物等が挙げられる。なお、水素ガスが発生する還元剤としては、ホスフィン酸塩、ヒドラジンがある。このような還元剤を含む金めっき液は、60〜80℃程度の温度で使用可能なものが好ましい。
一方、置換・還元金めっきは、置換金めっきと還元型の金めっき反応を同一の液で行うものであり、置換金めっきと同様に、ニッケル層6が形成された導体回路50の上面及び側面に金層8を形成できる。このようなめっき液には、シアン化合物を含むものと含まないものがあり、いずれのめっき液でも使用することができる。また、置換・還元金めっきを行った後に、金層の厚膜化のために更に無電解金めっきを行うこともできる。
このようにして形成される金層8は、99重量%以上の純度の金からなることが好ましい。金層8の金の純度が99重量%以上とすることで、この部分を端子として適用する際に接続の信頼性が低下しにくくなる。接続信頼性をより高める観点からは、金層の純度は、99.5重量%以上であることがより好ましい。
また、金層8の厚さは、0.005〜3μmとすることが好ましく、0.03〜1μmとすることがより好ましく、0.1μm〜0.5μmとすることが更に好ましい。金層8の厚さを0.005μm以上とすることで、この部分を端子とした際にワイヤボンディングを行うことが容易となる傾向にある。一方、3μmを超えても、それ以上効果が大きく向上しないため、経済的な観点からも3μm以下とすることが好ましい。
以上の工程により、内層板1の両面に、絶縁層21を隔てて外層回路である導体回路50が形成され、更にこの導体回路50の必要部分に、ニッケル層6、パラジウム層13及び金層8が形成された構成を有する半導体チップ搭載用基板10が得られる。このような半導体チップ搭載用基板10は、ニッケル層6、パラジウム層13及び金層8が形成された導体回路50の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
以上、本発明の好適な実施形態について説明したが、上述したような本発明の製造方法によれば、微細配線を形成する場合であっても、ブリッジの発生を低減でき、しかも優れたワイヤボンディング性及びはんだ接続信頼性を得ることが可能な半導体チップ搭載用基板が得られるようになる。本発明者によりこれらの効果が得られる要因は、必ずしも明らかではないが、以下のようなものであると推測される。
(ブリッジ)
まず、従来、無電解ニッケルめっきによってブリッジが発生し易かった要因としては、(1)配線間のエッチング残渣、(2)無電解銅めっきにより銅配線を形成した際に、配線間に残った無電解銅めっき用のPd触媒残渣、(3)無電解ニッケルめっきを行う前の置換Pdめっき処理によるPd触媒残渣、(4)無電解めっきにおける還元剤として一般的に使用されている次亜リン酸の酸化により発生する水素ガス、等が複合的に作用していると考えられる。
すなわち、微細配線化が進み、配線と配線との間の水素ガス濃度が高くなると、配線と配線の間の無電解ニッケルめっき反応の活性が高くなるため、上述したような(1)〜(3)の残渣に無電解ニッケルめっきが析出し易くなり、これがブリッジの要因となる。また、(1)〜(3)のような残渣がない場合であっても、無電解ニッケルめっきの際、配線と配線との間の水素ガス濃度が高くなることにより、この部分でニッケルの還元が生じ、直接無電解ニッケルめっきによる合金層が析出してしまい、これがブリッジとなる場合がある。
さらに、無電解ニッケルめっきにより配線の側面に形成されるニッケル皮膜は、水素ガス濃度の高まりによって配線の側面のめっきの活性が上がることで、配線の上面の無電解ニッケルめっき皮膜よりも厚い形状となり易い。特に、配線間の距離が狭いほど、この傾向は強くなるため、これもブリッジが発生し易くなる要因となる。
ここで、従来のブリッジを抑制するための前処理液や前処理方法、或いは無電解めっき用触媒では、無電解ニッケルめっき処理後のブリッジの発生を抑制できない要因を、本発明者らは次のように考えている。
すなわち、従来の前処理液、前処理方法や無電解めっき用触媒液は、上述した(1)のエッチング残渣や(2)のPd触媒残渣などを不活性化するもの、または(3)のPd触媒残渣の量を低減するものであると考えられる。しかし、ブリッジが発生する原因としては、上記のような(4)の水素ガスも考えられるが、上記従来の前処理液、前処理方法や無電解めっき用触媒液では、かかる水素ガスが配線間の樹脂表面に吸着し、これが無電解ニッケルめっきによるダイレクトな合金層を析出させることを抑制するような効果が得られないため、ブリッジの発生を充分に抑制できないと考える。
なお、通常は、銅回路に無電解金めっきを行っても「ブリッジ」の発生はほとんど起こらない。無電解ニッケルめっきでは、還元剤として一般的に次亜リン酸が使用されるが、その酸化に伴って水素ガスが発生することから、これにより配線近傍でのめっき液の活性が高まり、その結果、エッチング残渣や無電解銅めっき用のPd触媒残渣、或いは直接的なニッケルの析出が生じやすくなる。
これに対し、無電解金めっきには、還元剤として次亜リン酸等の酸化により水素ガスが発生するものが使用されるケースが少なく、アスコルビン酸、尿素系化合物、フェニル系化合物等が多く使用されることから、無電解金めっき中に水素ガスの発生がほとんど起こらず、したがって「ブリッジ」が発生しないと考えられる。
また、無電解ニッケルめっき液は80〜95℃の高温で使用されることから、析出速度が速く、例えば0.2〜0.3μm/分の析出速度となるのに対し、無電解金めっき液は、60〜80℃程度の温度で使用されることから、0.005〜0.03μm/分の析出速度となり、水素ガスが発生したとしても活性が低いものとなる。このような析出速度の違いによる活性の違いも、「ブリッジ」の発生の有無を左右する要因となると考えられる。
これに対し、本実施形態では、銅からなる導体回路に対し、レジストが存在した状態で電解ニッケルめっきを行い、レジストを除去した後、無電解金めっきを行っている。つまり、導体回路に対しては電解ニッケルめっきを行っているため、上述した(1)〜(4)のような事項はいずれもブリッジを発生させる要因となり難くなる。さらに、導体回路以外の部分にはレジストが存在した状態であるため、これによってもブリッジの発生が大幅に抑制される。
(はんだ接続信頼性)
従来のように銅回路上に無電解ニッケル/無電解金めっきを施す場合、上述した非特許文献2に記載のように、無電解ニッケルめっき層が、置換金めっき反応によって溶解し、脆弱層が形成されることがある。この脆弱層は、一般的に適用される無電解ニッケルは、無電解ニッケル−リン合金めっきであり、その後の置換金めっき反応ではニッケルのみが溶出し易いため、リンが濃縮されて溶解し残ることにより形成されると考えられる。そして、このような脆弱層の形成によって、はんだ接続信頼性が低下する。
これに対し、本実施形態のように導体回路に対して電解ニッケルめっき/無電解パラジウムめっき/無電解金めっきを行う場合、ニッケルめっき表面をパラジウムで保護しているので、ニッケルと置換金めっき液が接触することがなく、ニッケルの溶出が起こらない。したがって、本実施形態における電解ニッケルめっき/無電解パラジウムめっき/無電解金めっきによれば、極めて高いはんだ接続信頼性が得られると考える。
(ワイヤボンディング性)
従来の無電解ニッケル/無電解金めっきの場合、上述した非特許文献2に記載のように、熱処理にともなってワイヤボンディング性が著しく低下することが示されている。このようにワイヤボンディング性が低下する理由としては、金めっき皮膜の粒界を無電解ニッケル皮膜からのニッケルが拡散し、これにより金めっき皮膜の表面にニッケルが移行し、この表面でニッケル酸化物を形成することが考えられる。そして、このように生じたニッケル酸化物が、金ワイヤと金めっき皮膜との接着を妨害し、ワイヤボンディング性の低下を招いていると考えられる。
これに対し、本実施形態においては、導体回路上に電解ニッケル/無電解パラジウム/無電解金めっきを施すため、パラジウムがニッケルの拡散を抑制するバリヤ皮膜として機能することができる。その結果、従来の無電解ニッケル/無電解金めっきを行う場合と比較して、優れたワイヤボンディング性を得ることができる。
[第2実施形態]
次に、半導体チップ搭載用基板の製造方法の好適な第2実施形態について説明する。図5、6及び7は、第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、ビルドアップフィルムを積層した後に銅めっき層を形成する工程を含む、セミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
本実施形態においては、まず、図5(a)に示すように、内層板1を準備する。この内層板1は、上述した第1実施形態と同様にして準備することができる。次に、図5(b)に示すように、内層板1の両表面上に、ビルドアップフィルムをラミネート又はプレスすることにより積層して、絶縁層15を形成する。このビルドアップフィルムは、導電性を有しないフィルムであり、絶縁性を有する樹脂材料等から構成される。このような樹脂材料としては、上述した樹脂付き導体箔2における樹脂を主成分とする絶縁層21と同様の構成材料を適用でき、シリカフィラーなどの無機充填剤等が配合されていてもよい。なお、積層前のビルドアップフィルムはBステージ状態である。
次に、図5(c)に示すように、内層板1に積層された絶縁層15の所定の部位に、絶縁層15を貫通して内層板1に達する貫通孔(ビア穴)を形成することでインタースティシャルバイアホール(IVH)30を形成し、内層回路102の一部を露出させる。この貫通孔の形成も、第1実施形態における樹脂付き銅箔2に対する貫通孔の形成と同様にして行うことができる。
次いで、図5(d)に示すように、絶縁層15が積層された内層板1の全表面を覆うように、無電解銅めっきにより銅めっき層3を形成する。これにより、内層板1と、内層板1の内層回路102と一部で接続するように絶縁層15を隔てて設けられた銅めっき層3のみからなる第1の銅層32を備える積層体120が得られる。この積層体120では、銅めっき層3がIVH30の内部にまで連続的に形成されるため、絶縁層15の表面上に形成された銅めっき層3(第1の銅層32)と内層回路102との電気的な接続が可能となる。
このような積層体120を形成した後には、いずれも第1実施形態と同様にして、レジスト形成工程、導体回路形成工程、ニッケル層形成工程、レジスト除去工程、エッチング工程、ソルダーレジスト形成工程及び金層形成工程を順次実施する。
すなわち、図6(e)に示すように、積層体120における第1の銅層32(銅めっき層3)上の導体回路となるべき部分(IVH30を含む)を除く部分に、電解めっきレジストであるレジスト4を形成する(レジスト形成工程)。次いで、図6(f)に示すように、第1の銅層32の表面上に、電解銅めっきにより第2の銅層5を形成し、第1の銅層32と第2の銅層5とが積層された導体回路50を得る(導体回路形成工程)。
それから、図6(g)に示すように、第2の銅層5の表面上に、更に電解ニッケルめっきによりニッケル層6を形成(ニッケル層形成工程)した後、図6(h)に示すように、パラジウム層13を形成する。
パラジウム層13が形成されたら、図7(i)に示すように、電解めっきレジストであるレジスト4を除去する(レジスト除去工程)。その後、図7(j)に示すように、レジスト4に覆われていた部分の第1の銅層32(銅めっき層3)をエッチングにより除去(エッチング工程)した後、図7(k)に示すように、ニッケル層6が形成された導体回路50の少なくとも一部が露出するように、表面にソルダーレジスト7を形成するソルダーレジスト形成工程を行う。
そして、図7(l)に示すように、ニッケル層6が形成された導体回路50(回路パターン)のうち、ソルダーレジスト7を形成しなかった部分に対し、無電解金めっきにより金層8を形成する(金層形成工程)。これにより、ニッケル層6が形成された導体回路50の上面及び側面を覆うように金層8が形成される。
以上の工程により、内層板1の両面に、絶縁層15を隔てて外層回路である導体回路50が形成され、更にこの導体回路50の必要部分に、ニッケル層6、パラジウム層13及び金層8が形成された構成を有する半導体チップ搭載用基板10が得られる。このような半導体チップ搭載用基板10は、ニッケル層6、パラジウム層13及び金層8が形成された導体回路50の部分がワイヤボンディング用端子やはんだ接続用端子として機能することができ、この部分でチップ部品等との接続を行うことが可能である。
以上、本発明に係る半導体チップ搭載用基板及びその製造方法の好適な実施形態について説明したが、本発明は必ずしも上述した実施形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更を行ってもよい。
また、上述した実施形態では、内層板の両表面上に外層導体回路を形成させる例を説明したが、必ずしもこれに限定されず、例えば内層板の一方の表面側のみ外層導体回路を形成するようにしてもよい。さらに、上記で得られた半導体チップ搭載用基板を更に内層板として用い、同様の工程を繰り返すことで、複数層の外装導体回路を備える多層板としてもよい。
[実施例1]
(半導体チップ搭載用基板の製造)
(1a)内層板の準備
まず、図1(a)に示すように、絶縁基材に厚さ18μmの銅箔を両面に貼り合わせた、厚さ0.2mmのガラス布基材エポキシ銅張積層板であるMCL−E−679(日立化成工業株式会社製、商品名)を準備し、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、表面に内層回路が形成された内層板(内層板1)を得た。
(1b)樹脂付き銅箔の積層
図1(b)に示すように、内層板の両面に、3μmの厚みの銅箔22に接着剤(絶縁層21)を塗布したMCF−7000LX(日立化成工業株式会社製、商品名)を、170℃、30kgf/cmの条件で60分間加熱加圧してラミネートした。
(1c)IVHの形成
図1(c)に示すように、炭酸ガスインパクトレーザー穴あけ機L−500(住友重機械工業株式会社製、商品名)により、銅箔22上から直径80μmの非貫通孔であるIVH30をあけた。さらに、IVH30形成後の基板を過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、液温70℃で20分間浸漬し、孔内のスミアの除去を行った。
(1d)無電解銅めっき
図1(d)に示すように、(1c)の工程後の基板を、パラジウム溶液であるHS−202B(日立化成工業株式会社製、商品名)に25℃で15分間浸漬して、銅箔22表面に触媒を付与した。その後、CUST−201(日立化成工業株式会社製、商品名)を使用して、液温25℃、30分の条件で無電解銅めっきを行った。これにより銅箔21上及びIVH30内の表面に厚さ0.3μmの無電解銅めっき層(銅めっき層3)を形成した。
(1e)電解めっきレジストの形成
図2(e)に示すように、ドライフィルムフォトレジストであるRY−3025(日立化成工業株式会社製、商品名)を、無電解銅めっき層の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト(レジスト4)を形成した。
(1f)電解銅めっき
図2(f)に示すように、硫酸銅浴を用い、液温25℃、電流密度1.0A/dmの条件で、銅めっき層3上に電解銅めっきを20μmほどの厚さが得られるように行い、回路導体幅/回路導体間隔(L/S)=35/35μmのパターン形状を有する第2の銅層5を形成した。また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径600μmのパッドが形成されるように、電解銅めっき皮膜(第2の銅層5)を形成した。
(1g)電解ニッケルめっき
図2(g)に示すように、光沢剤を含有しない下記の組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、電解銅めっき層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、電解ニッケル皮膜(ニッケル層6)を形成した。
電解ニッケルめっき液(ワット浴)の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.5g/L
pH : 4
(1h)無電解パラジウムめっき
図2(h)に示すように、電解ニッケルめっき後の基板を還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で2分間浸漬して、ニッケル層6上に還元型パラジウムめっき皮膜を0.2μm析出させることにより、パラジウム層13を形成した。
(1i)電解めっきレジストの剥離
図3(i)に示すように、レジスト剥離液であるHTO(ニチゴー・モートン株式会社製、商品名)を用いて、電解めっきレジストの除去を行った。
(1j)エッチング
図3(j)に示すように、主成分として硫酸20g/L、過酸化水素10g/Lの組成のエッチング液を用いて、電解めっきレジストで覆われていた部分の銅(銅箔21及び銅めっき層3)をエッチングにより除去した。
(1k)ソルダーレジストの形成
図3(k)に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「PSR−4000 AUS5」(太陽インキ製造株式会社製、商品名)をロールコータにより塗布し、硬化後の厚みが40μmとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト7を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径600μmの銅パッドの上部に、500μmの開口径をもったソルダーレジスト7を形成した。
(1l)無電解金めっき
図3(l)に示すように、ソルダーレジスト7形成後の基板を、置換金めっき液であるHGS−100(日立化成工業株式会社、商品名)に、85℃で2分間浸漬させ、更に1分間水洗した。次いで、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、更に5分間水洗して、無電解金めっき皮膜(金層8)を形成した。置換金めっき及び還元型の金めっきによって得られた無電解金めっき皮膜の膜厚の合計は0.5μmであった。なお、本実施例及び以下の実施例や比較例においては、ニッケル層、パラジウム層及び金層の膜厚は、蛍光X線膜厚計SFT9500(エスアイアイ・ナノテクノロジー株式会社製、商品名)を用いて測定した。
このようにして、図2(l)に示すような、上下面に金層8で覆われた端子部分を有する半導体チップ搭載用基板を得た。この半導体チップ搭載用基板においては、上側の端子部分がワイヤボンディング接続用の端子に該当し、下側の端子部分がはんだ接続用の端子に該当する。半導体チップ搭載用基板は、これらの端子をそれぞれ1000個有している(以下の実施例、比較例も同様)。
(特性評価)
(1)微細配線形成性
上記で得られた半導体チップ搭載用基板について、下記の基準により無電解金めっき後の微細配線形成性を評価した。得られた結果を表1に示す。
A:ブリッジが形成されておらず、端子部分にめっき皮膜が良好に形成されており、回路導体間隔が25μm以上である。
B:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が20μm以上、25μm未満である。
C:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が15μm以上、20μm未満である。
D:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が5μm以上、15μm未満である。
E:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が5μm未満である。
(2)ワイヤボンディング性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のワイヤボンディング性(ワイヤボンディング接続性)を評価した。
すなわち、実施例1に対応する複数の半導体チップ搭載用基板に対し、175℃で3、10、50、100及び200時間の熱処理をそれぞれ実施し、各熱処理時間が経過した時点でワイヤボンディングを行った。ワイヤボンディングは、ワイヤ径28μmの金ワイヤを用い、1000箇所のワイヤボンディング接続用の端子の全てで行った。ワイヤボンディング装置としては、UTC200−Super2(株式会社新川、商品名)を用い、ボンディング温度(ヒートブロック温度):165℃、ボンド荷重:70gf、超音波出力:90PLS、超音波時間:25msの条件とした。
そして、ワイヤボンディング後、ボンドテスタ(Dage社製、商品名:BT2400PC)を用いて、金ワイヤを引っ張り、端子から外れるまでの強度を測定する金ワイヤプルテストを行い、下記基準に基づいて、ワイヤボンディング接続信頼性について端子毎にそれぞれ評価した。得られた結果を表1に示す。以降、175℃で50時間の熱処理後にAの基準を満たした条件を良好として判断した。
A:ワイヤプル強度の平均値が10g以上
B:ワイヤプル強度の平均値が8g以上10g未満
C:ワイヤプル強度の平均値が3g以上8g未満
D:ワイヤプル強度の平均値が3g未満
(3)はんだ接続信頼性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のはんだ接続信頼性を評価した。
すなわち、半導体チップ搭載用基板における1000箇所のはんだ接続端子に、φ0.76mmのSn−3.0Ag−0.5Cuはんだボールを、リフロー炉で接続させた後(ピーク温度252℃)、耐衝撃性ハイスピードボンドテスター 4000HS(デイジ社製 商品名)を用いて、約200mm/秒の条件ではんだボールのシェア(剪断)試験を行った(放置時間0h)。また、はんだボールをリフローにより接続させた半導体チップ搭載用基板を複数準備し、それぞれ150℃で100、300、1000時間放置した後、これらについても同様にしてはんだボールのシェア(剪断)試験を行った。
はんだ接続信頼性の評価基準は以下のとおりであり、かかる基準に基づいて、端子毎に評価を行った。得られた結果を表1に示す。
A:1000箇所全てのはんだ用接続端子においてはんだボール内での剪断による破壊が認められた。
B:はんだボール内での剪断による破壊以外のモードによる破壊が1箇所以上10個所以下で認められた。
C:はんだボール内での剪断による破壊以外のモードによる破壊が11箇所以上100個所以下で認められた。
D:はんだボール内での剪断による破壊以外のモードによる破壊が101個所以上で認められた。
(4)金層表面へのニッケルの拡散
半導体チップ搭載用基板の端子部分における金層8へのニッケルの拡散状態を調べるため、次のような試験を行った。すなわち、複数の半導体チップ搭載用基板について、それぞれ175℃で50、100、200時間の熱処理を行った後、X線光電子分光装置AXIS 165型(島津製作所社製 商品名)を用いて、金層表面の元素分析を行い、金層表面に存在している元素の種類及びその割合を求めた。得られた結果を表2に示した。
(5)ソルダーレジストとの接着性
導体回路とソルダーレジストとの接着性は、実施例1に対応するサンプルを作製し、それについて耐PCT(Pressure Cooker Test)性を評価することにより評価した。すなわち、上述した(1a)〜(1j)までの工程を行った後、(1k)の工程に代えて、ランド径600μmのはんだボール接続用のパッドが1000箇所形成された導体回路を覆うように、開口径の無いソルダーレジスト7を形成したサンプルを作製した。このサンプルに、121℃/100%/2.3atmの条件下で96時間の吸湿処理を実施した後、はんだボール接続用のパッドの上部での膨れが生じるか否かを目視観察することにより行った。下記基準に基づいて、ソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
A:膨れの発生無し
B:膨れが1〜30箇所で発生
C:膨れが31〜100箇所で発生
D:膨れが100箇所以上で発生
(6)ニッケル層の表面における結晶粒径
また、第1のパラジウム層13と接しているニッケル層6を、収束イオンビーム加工観察装置(FIB:Focused Ion Beam System、(株)日立製作所製FB−2000A型)を用いて加工し、透過型電子顕微鏡(TEM:Transmission Electron Microscopy)を用いて観察し、その断面観察像からニッケル層6の平均粒径を求めた。平均粒径は、第1のパラジウム層13と接しているニッケル層6の断面を10μm幅で測定し、結晶粒一つずつの断面積を算出してその平均を求め、円に換算した場合の直径を平均粒径とした。なお、回路導体幅35μmの中央部付近を観察した。かかる観察により得られた、ニッケル層6におけるパラジウム層13側の表面でのニッケルの結晶粒径の平均値を表3に示す。
[実施例2]
(半導体チップ搭載用基板の製造)
(1g)の工程において、下記の濃度の光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層5上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層5上にニッケル層6を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 3g/L
pH : 4
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層13と接しているニッケル層6表面の結晶粒径を測定した。得られた結果を表3に示す。
[実施例3]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1g)の工程を行った後、この状態の基板を、(1h)の工程において、還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、ニッケル層6上に還元型パラジウムめっき皮膜を0.1μm析出させることによりパラジウム層13を形成する工程を行った。続いて、実施例1における(1i)〜(1k)の工程を行った後、この状態の基板を、還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、パラジウム層13上に還元型パラジウムめっき皮膜を0.1μm析出させることにより第2のパラジウム層を形成し、パラジウム層の厚さが全体で0.2μmになるようにした。また、この時、第1の銅層32と第2の銅層5とが積層された導体回路50の側面にも、パラジウム層を0.1μm析出させた。続いて、実施例1における(1l)の工程を行い、無電解金めっき皮膜を形成して、半導体チップ搭載用基板を得た。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層13と接しているニッケル層6表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例1]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例2]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
続いて、実施例1における(1h)において、電解ニッケルめっき後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させ、水洗を1分間行い、さらに還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で2分間、浸漬して、ニッケル層上に還元型パラジウムめっき皮膜(パラジウム層)を析出させた。このときのパラジウムの厚みは0.05μmであった。続いて、実施例1における(1i)〜(1l)の工程を行い、半導体チップ搭載用基板を得た。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例3]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
続いて、実施例1における(1h)において、電解ニッケルめっき後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させて、ニッケル層上にパラジウムめっき皮膜(パラジウム層)を析出させた。このときのパラジウムの厚みは0.03μmであった。続いて、実施例1における(1i)〜(1l)の工程を行い、半導体チップ搭載用基板を得た。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例4]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 0.3g/L
pH : 4
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例5]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例6]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
続いて、実施例1における(1h)において、電解ニッケルめっき後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させ、水洗を1分間行い、さらに還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で2分間、浸漬して、ニッケル層上に還元型パラジウムめっき皮膜(パラジウム層)を析出させた。このときのパラジウム層の厚みは0.05μmであった。続いて、実施例1における(1i)〜(1l)の工程を行った。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例7]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dmの条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
続いて、実施例1における(1h)において、電解ニッケルめっき後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させて、ニッケル層上にパラジウムめっき皮膜(パラジウム層)を析出させた。このときのパラジウム層の厚みは0.04μmであった。続いて、実施例1における(1i)〜(1l)の工程を行い、半導体チップ搭載用基板を得た。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、ニッケル層及び金層のそれぞれにおけるニッケル及び金の結晶粒径について、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例8]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
次に、ソルダーレジスト形成後の基板を、めっき活性化処理液であるSA−100(日立化成工業株式会社製、商品名)に、25℃で5分間、浸漬処理し、1分間水洗した後、無電解ニッケルめっき液であるニッケルPS−100(日立化成工業株式会社製、商品名)に、85℃で12分間、浸漬処理して、1分間水洗した。これにより、第2の銅層上に3μmの無電解ニッケルめっき皮膜を形成した。
その後、無電解ニッケルめっき皮膜形成後の基板を、置換金めっき液であるHGS−100(日立化成工業株式会社製、商品名)に、85℃で10分間、浸漬処理し、1分間水洗した後、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、5分間水洗した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は0.5μmであった。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例9]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
続いて、ソルダーレジスト形成後の基板を、めっき活性化処理液である下記組成の置換パラジウムめっき液に、5分間浸漬した後、水洗及び乾燥して、第2の銅層上に置換パラジウムめっき皮膜を形成した。
置換パラジウムめっき液の組成
塩化パラジウム(Pd)として :100mg/L
塩化アンモニウム :10g/L
pH :2(塩酸により調整)
次に、置換パラジウムめっき液による処理後の基板を、下記組成の処理液に浸漬した後、水洗及び乾燥した。
処理液の組成
チオ硫酸カリウム :50g/L
pH調整剤 :クエン酸ナトリウム
pH :6
それから、上記処理後の基板を、無電解ニッケルめっき液であるニッケルPS−100(日立化成工業株式会社製、商品名)に、85℃で12分間、浸漬処理した後、1分間水洗した。これにより、パラジウムめっき皮膜上に、3μmの無電解ニッケルめっき皮膜を形成した。続いて、この基板を置換金めっき液であるHGS−100(日立化成工業株式会社製、商品名)に、85℃で10分間、浸漬処理し、1分間水洗した後、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、5分間水洗して、無電解ニッケルめっき皮膜上に金層を形成した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は0.5μmであった。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
[比較例10]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
続いて、めっき活性化処理液である下記組成の置換パラジウムめっき液に、5分間浸漬後、水洗、乾燥して、第2の銅層上に置換パラジウムめっき皮膜を形成した。
置換パラジウムめっき液の組成
塩酸(35%) :70ml/L
塩化パラジウム(Pd)として :50mg/L
次亜リン酸 :100mg/L
酸性度 :約0.8N
次に、置換パラジウムめっき液による処理後の基板を、無電解ニッケルめっき液であるニッケルPS−100(日立化成工業株式会社製、商品名)に、85℃で12分間、浸漬処理し、1分間水洗した。これにより、パラジウムめっき皮膜上に、3μmの無電解ニッケルめっき皮膜を形成した。続いて、この基板を、置換金めっき液であるHGS−100(日立化成工業株式会社製、商品名)に、85℃で10分間浸漬処理し、1分間水洗した後、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃において45分間浸漬させ、5分間水洗して、無電解ニッケルめっき皮膜上に金層を形成した。これにより、半導体チップ搭載用基板を得た。置換金めっき及び還元型の金めっきによって得られた金層の膜厚の合計は0.5μmであった。
(特性評価)
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
Figure 2013182959
Figure 2013182959
Figure 2013182959
表1より、実施例1〜3によれば、比較例1〜10に比して、微細配線としてもブリッジの形成がなく、優れた微細配線形成性が得られるほか、良好なワイヤボンディング性、はんだ接続信頼性及びソルダーレジストの接着性が得られることが確認された。また、表1及び表2より、金層に銅やニッケルが拡散するにつれて、ワイヤボンディング性が低下することが確認された。さらに、表3より、実施例1〜3においては、ニッケル層6のパラジウム層13側表面におけるニッケルの結晶粒径が小さいことが確認された。
以上のことから、本発明の方法によれば、ブリッジが発生することなく、しかもワイヤボンディング性及びはんだ接続信頼性に優れた半導体チップ搭載用基板が得られることが確認された。
1…内層板、2…樹脂付き銅箔、3…銅めっき層、4…レジスト(めっきレジスト)、5…第2の銅層、6…ニッケル層、7…ソルダーレジスト、8…金層、9…還元型の金めっき皮膜、11…置換金めっき皮膜、13…無電解パラジウム層、15…絶縁層、21…絶縁層、22…銅箔、30…IVH、32…第1の銅層、50…導体回路、100…内層用基板、102…内層回路、104…内層用ビア、110…積層体、120…積層体

Claims (11)

  1. 内層回路を表面に有する内層板と、前記内層回路と一部で接続するように絶縁層を隔てて前記内層板上に設けられた第1の銅層と、を有する積層体における前記第1の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、
    前記第1の銅層上の前記導体回路となるべき部分に、電解銅めっきにより第2の銅層を形成して、前記第1の銅層及び前記第2の銅層からなる前記導体回路を得る導体回路形成工程と、
    前記導体回路上の少なくとも一部に、電解ニッケルめっきにより、前記導体回路とは反対側の面における結晶粒径の平均値が0.15μm以下のニッケル層を形成するニッケル層形成工程と、
    前記ニッケル層上の少なくとも一部に、無電解パラジウムめっきにより第1のパラジウム層を形成する第1のパラジウム層形成工程と、
    前記レジストを除去するレジスト除去工程と、
    前記レジストに覆われていた部分の前記第1の銅層をエッチングにより除去するエッチング工程と、
    前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程と、を有する半導体チップ搭載用基板の製造方法。
  2. 前記エッチング工程後、前記金層形成工程前に、前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路の少なくとも一部が露出するように、表面にソルダーレジストを形成するソルダーレジスト形成工程を有する、請求項1記載の半導体チップ搭載用基板の製造方法。
  3. 前記レジスト形成工程において、
    前記内層板上に、樹脂を主成分とする絶縁層と銅箔とが積層された樹脂付き銅箔を、前記絶縁層が前記内層板側に向くようにして積層し、
    前記内層板上に積層された前記樹脂付き銅箔に、前記内層回路の一部が露出するようにバイアホールを形成し、
    前記銅箔及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅箔及び前記銅めっき層からなり前記内層回路と一部で接続する前記第1の銅層を有する前記積層体を得た後、
    前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項1又は2記載の半導体チップ搭載用基板の製造方法。
  4. 前記樹脂付き銅箔における前記銅箔の厚みが、5μm以下であることを特徴とする請求項3記載の半導体チップ搭載用基板の製造方法。
  5. 前記レジスト形成工程において、
    内層回路を表面に有する内層板上に、導電性を有しないフィルムを積層して絶縁層を形成し、
    前記内層板上に積層された前記絶縁層に、前記内層回路の一部が露出するようにバイアホールを形成し、
    前記絶縁層及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅めっき層からなり前記内層回路と一部で接続する前記第1の銅層を有する前記積層体を得た後、
    前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項1又は2記載の半導体チップ搭載用基板の製造方法。
  6. 前記ソルダーレジスト形成工程後、前記金層形成工程前に、前記ソルダーレジストから露出した前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路上に、さらに無電解パラジウムめっきにより第2のパラジウム層を形成する第2のパラジウム層形成工程を有する、請求項2〜5のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  7. 前記金層形成工程において、前記無電解金めっきを、還元剤を含む無電解金めっき液を用いて行い、前記還元剤として、酸化により水素ガスを発生しないものを用いる、請求項1〜6のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  8. 前記金層形成工程において、前記金層を、置換金めっきを行った後、還元型の金めっきを行うことにより形成する、請求項1〜7のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  9. 前記金層の厚みが、0.005μm以上である、請求項1〜8のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  10. 前記導体回路の少なくとも一部が、はんだ接続用端子又はワイヤボンディング用端子である、請求項1〜9のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
  11. 請求項1〜10のいずれか一項に記載の半導体チップ搭載用基板の製造方法により得られる、半導体チップ搭載用基板。
JP2012044658A 2012-02-29 2012-02-29 半導体チップ搭載用基板及びその製造方法 Expired - Fee Related JP5938948B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012044658A JP5938948B2 (ja) 2012-02-29 2012-02-29 半導体チップ搭載用基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012044658A JP5938948B2 (ja) 2012-02-29 2012-02-29 半導体チップ搭載用基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013182959A true JP2013182959A (ja) 2013-09-12
JP5938948B2 JP5938948B2 (ja) 2016-06-22

Family

ID=49273427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012044658A Expired - Fee Related JP5938948B2 (ja) 2012-02-29 2012-02-29 半導体チップ搭載用基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5938948B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086182A (zh) * 2017-06-05 2017-08-22 恒汇电子科技有限公司 一种低成本的智能芯片载带以及制造方法
WO2022149219A1 (ja) * 2021-01-06 2022-07-14 昭和電工マテリアルズ株式会社 配線基板の製造方法、積層板及びその製造方法、並びにキャリア付き銅層
CN116710273A (zh) * 2020-12-25 2023-09-05 株式会社力森诺科 层叠板及布线基板的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2010196127A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 電気接点
JP2011060824A (ja) * 2009-09-07 2011-03-24 Hitachi Chem Co Ltd 半導体チップ搭載用基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111188A (ja) * 2000-10-04 2002-04-12 Kyocera Corp 配線基板
JP2010196127A (ja) * 2009-02-26 2010-09-09 Alps Electric Co Ltd 電気接点
JP2011060824A (ja) * 2009-09-07 2011-03-24 Hitachi Chem Co Ltd 半導体チップ搭載用基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086182A (zh) * 2017-06-05 2017-08-22 恒汇电子科技有限公司 一种低成本的智能芯片载带以及制造方法
CN107086182B (zh) * 2017-06-05 2023-08-18 新恒汇电子股份有限公司 一种低成本的智能芯片载带以及制造方法
CN116710273A (zh) * 2020-12-25 2023-09-05 株式会社力森诺科 层叠板及布线基板的制造方法
WO2022149219A1 (ja) * 2021-01-06 2022-07-14 昭和電工マテリアルズ株式会社 配線基板の製造方法、積層板及びその製造方法、並びにキャリア付き銅層

Also Published As

Publication number Publication date
JP5938948B2 (ja) 2016-06-22

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
KR101268145B1 (ko) 구리의 표면 처리 방법 및 구리
US7227250B2 (en) Ball grid array substrate having window and method of fabricating same
JP3752161B2 (ja) プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法
JP4973231B2 (ja) 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
JP2012009510A (ja) 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP2006210492A (ja) プリント配線板の製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
JP5794740B2 (ja) プリント配線板の製造方法及びそのプリント配線板の製造方法を用いて得られたプリント配線板
JP2013089913A (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
WO2014024754A1 (ja) 半導体パッケージ用回路基板及びその製造方法
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JP2008513603A (ja) ポストディップ水溶液および金属の表面処理方法
JP2011258597A (ja) 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法
JP6304829B2 (ja) レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法
KR101591654B1 (ko) 미세배선용 양면 연성 동박 적층체 및 이의 제조방법
JP2005191080A (ja) 積層板とそれを用いた多層配線板およびそれらの製造方法
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP4002913B2 (ja) プリント配線板の凸型接続端子およびその製造方法
KR100789183B1 (ko) 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법
JP2005197598A (ja) 多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R151 Written notification of patent or utility model registration

Ref document number: 5938948

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees