JP2013182959A - 半導体チップ搭載用基板及びその製造方法 - Google Patents
半導体チップ搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013182959A JP2013182959A JP2012044658A JP2012044658A JP2013182959A JP 2013182959 A JP2013182959 A JP 2013182959A JP 2012044658 A JP2012044658 A JP 2012044658A JP 2012044658 A JP2012044658 A JP 2012044658A JP 2013182959 A JP2013182959 A JP 2013182959A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- copper
- nickel
- palladium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】内層板1、絶縁層21を隔て内層板上に設けられた第1の銅層32を有する積層体における第1の銅層上にレジスト4を形成するレジスト形成工程、第1の銅層上に電解銅めっきにより第2の銅層5を形成して導体回路50を得る導体回路形成工程、導体回路上に電解ニッケルめっきにより表面の結晶粒径の平均値が0.15μm以下のニッケル層6を形成するニッケル層形成工程、ニッケル層上に無電解パラジウムめっきにより第1のパラジウム層を形成する第1のパラジウム層13形成工程、レジストを除去するレジスト除去工程、第1の銅層をエッチング除去するエッチング工程、導体回路上に無電解金めっきにより金層を形成する金層形成工程を有する半導体チップ搭載用基板の製造方法。
【選択図】図2
Description
また、本発明では、ニッケル層上への第1のパラジウム層及び金層の形成は、無電解パラジウムめっき及び無電解金めっきにより行うことから、電解めっきを行う場合のようなリード線を用いる必要がなく、微細配線を形成しても独立端子となるべき部分に良好にパラジウムめっき及び金めっきを行うことができる。そのため、半導体チップ搭載用基板の更なる小型化・高密度化にも対応することができる。
以下、半導体チップ搭載用基板の製造方法の好適な実施形態について説明する。図1、2及び3は、本実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、銅箔付き樹脂を用いて外層回路の形成を行うセミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
まず、従来、無電解ニッケルめっきによってブリッジが発生し易かった要因としては、(1)配線間のエッチング残渣、(2)無電解銅めっきにより銅配線を形成した際に、配線間に残った無電解銅めっき用のPd触媒残渣、(3)無電解ニッケルめっきを行う前の置換Pdめっき処理によるPd触媒残渣、(4)無電解めっきにおける還元剤として一般的に使用されている次亜リン酸の酸化により発生する水素ガス、等が複合的に作用していると考えられる。
従来のように銅回路上に無電解ニッケル/無電解金めっきを施す場合、上述した非特許文献2に記載のように、無電解ニッケルめっき層が、置換金めっき反応によって溶解し、脆弱層が形成されることがある。この脆弱層は、一般的に適用される無電解ニッケルは、無電解ニッケル−リン合金めっきであり、その後の置換金めっき反応ではニッケルのみが溶出し易いため、リンが濃縮されて溶解し残ることにより形成されると考えられる。そして、このような脆弱層の形成によって、はんだ接続信頼性が低下する。
従来の無電解ニッケル/無電解金めっきの場合、上述した非特許文献2に記載のように、熱処理にともなってワイヤボンディング性が著しく低下することが示されている。このようにワイヤボンディング性が低下する理由としては、金めっき皮膜の粒界を無電解ニッケル皮膜からのニッケルが拡散し、これにより金めっき皮膜の表面にニッケルが移行し、この表面でニッケル酸化物を形成することが考えられる。そして、このように生じたニッケル酸化物が、金ワイヤと金めっき皮膜との接着を妨害し、ワイヤボンディング性の低下を招いていると考えられる。
[第2実施形態]
次に、半導体チップ搭載用基板の製造方法の好適な第2実施形態について説明する。図5、6及び7は、第2実施形態に係る半導体チップ搭載用基板の製造方法を模式的に示す工程図である。本実施形態は、内層板に対し、ビルドアップフィルムを積層した後に銅めっき層を形成する工程を含む、セミアディティブ法による半導体チップ搭載用基板の製造方法の例である。
(半導体チップ搭載用基板の製造)
(1a)内層板の準備
まず、図1(a)に示すように、絶縁基材に厚さ18μmの銅箔を両面に貼り合わせた、厚さ0.2mmのガラス布基材エポキシ銅張積層板であるMCL−E−679(日立化成工業株式会社製、商品名)を準備し、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、表面に内層回路が形成された内層板(内層板1)を得た。
図1(b)に示すように、内層板の両面に、3μmの厚みの銅箔22に接着剤(絶縁層21)を塗布したMCF−7000LX(日立化成工業株式会社製、商品名)を、170℃、30kgf/cm2の条件で60分間加熱加圧してラミネートした。
図1(c)に示すように、炭酸ガスインパクトレーザー穴あけ機L−500(住友重機械工業株式会社製、商品名)により、銅箔22上から直径80μmの非貫通孔であるIVH30をあけた。さらに、IVH30形成後の基板を過マンガン酸カリウム65g/Lと水酸化ナトリウム40g/Lの混合水溶液に、液温70℃で20分間浸漬し、孔内のスミアの除去を行った。
図1(d)に示すように、(1c)の工程後の基板を、パラジウム溶液であるHS−202B(日立化成工業株式会社製、商品名)に25℃で15分間浸漬して、銅箔22表面に触媒を付与した。その後、CUST−201(日立化成工業株式会社製、商品名)を使用して、液温25℃、30分の条件で無電解銅めっきを行った。これにより銅箔21上及びIVH30内の表面に厚さ0.3μmの無電解銅めっき層(銅めっき層3)を形成した。
図2(e)に示すように、ドライフィルムフォトレジストであるRY−3025(日立化成工業株式会社製、商品名)を、無電解銅めっき層の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジスト(レジスト4)を形成した。
図2(f)に示すように、硫酸銅浴を用い、液温25℃、電流密度1.0A/dm2の条件で、銅めっき層3上に電解銅めっきを20μmほどの厚さが得られるように行い、回路導体幅/回路導体間隔(L/S)=35/35μmのパターン形状を有する第2の銅層5を形成した。また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径600μmのパッドが形成されるように、電解銅めっき皮膜(第2の銅層5)を形成した。
図2(g)に示すように、光沢剤を含有しない下記の組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、電解銅めっき層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、電解ニッケル皮膜(ニッケル層6)を形成した。
電解ニッケルめっき液(ワット浴)の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.5g/L
pH : 4
図2(h)に示すように、電解ニッケルめっき後の基板を還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で2分間浸漬して、ニッケル層6上に還元型パラジウムめっき皮膜を0.2μm析出させることにより、パラジウム層13を形成した。
図3(i)に示すように、レジスト剥離液であるHTO(ニチゴー・モートン株式会社製、商品名)を用いて、電解めっきレジストの除去を行った。
図3(j)に示すように、主成分として硫酸20g/L、過酸化水素10g/Lの組成のエッチング液を用いて、電解めっきレジストで覆われていた部分の銅(銅箔21及び銅めっき層3)をエッチングにより除去した。
図3(k)に示すように、エッチング後の基板の上側の表面に、感光性のソルダーレジスト「PSR−4000 AUS5」(太陽インキ製造株式会社製、商品名)をロールコータにより塗布し、硬化後の厚みが40μmとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジスト7を形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径600μmの銅パッドの上部に、500μmの開口径をもったソルダーレジスト7を形成した。
図3(l)に示すように、ソルダーレジスト7形成後の基板を、置換金めっき液であるHGS−100(日立化成工業株式会社、商品名)に、85℃で2分間浸漬させ、更に1分間水洗した。次いで、還元型の金めっき液であるHGS−2000(日立化成工業株式会社製、商品名)に、70℃で45分間浸漬させ、更に5分間水洗して、無電解金めっき皮膜(金層8)を形成した。置換金めっき及び還元型の金めっきによって得られた無電解金めっき皮膜の膜厚の合計は0.5μmであった。なお、本実施例及び以下の実施例や比較例においては、ニッケル層、パラジウム層及び金層の膜厚は、蛍光X線膜厚計SFT9500(エスアイアイ・ナノテクノロジー株式会社製、商品名)を用いて測定した。
(1)微細配線形成性
上記で得られた半導体チップ搭載用基板について、下記の基準により無電解金めっき後の微細配線形成性を評価した。得られた結果を表1に示す。
A:ブリッジが形成されておらず、端子部分にめっき皮膜が良好に形成されており、回路導体間隔が25μm以上である。
B:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が20μm以上、25μm未満である。
C:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が15μm以上、20μm未満である。
D:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が5μm以上、15μm未満である。
E:端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が5μm未満である。
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のワイヤボンディング性(ワイヤボンディング接続性)を評価した。
すなわち、実施例1に対応する複数の半導体チップ搭載用基板に対し、175℃で3、10、50、100及び200時間の熱処理をそれぞれ実施し、各熱処理時間が経過した時点でワイヤボンディングを行った。ワイヤボンディングは、ワイヤ径28μmの金ワイヤを用い、1000箇所のワイヤボンディング接続用の端子の全てで行った。ワイヤボンディング装置としては、UTC200−Super2(株式会社新川、商品名)を用い、ボンディング温度(ヒートブロック温度):165℃、ボンド荷重:70gf、超音波出力:90PLS、超音波時間:25msの条件とした。
A:ワイヤプル強度の平均値が10g以上
B:ワイヤプル強度の平均値が8g以上10g未満
C:ワイヤプル強度の平均値が3g以上8g未満
D:ワイヤプル強度の平均値が3g未満
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のはんだ接続信頼性を評価した。
すなわち、半導体チップ搭載用基板における1000箇所のはんだ接続端子に、φ0.76mmのSn−3.0Ag−0.5Cuはんだボールを、リフロー炉で接続させた後(ピーク温度252℃)、耐衝撃性ハイスピードボンドテスター 4000HS(デイジ社製 商品名)を用いて、約200mm/秒の条件ではんだボールのシェア(剪断)試験を行った(放置時間0h)。また、はんだボールをリフローにより接続させた半導体チップ搭載用基板を複数準備し、それぞれ150℃で100、300、1000時間放置した後、これらについても同様にしてはんだボールのシェア(剪断)試験を行った。
A:1000箇所全てのはんだ用接続端子においてはんだボール内での剪断による破壊が認められた。
B:はんだボール内での剪断による破壊以外のモードによる破壊が1箇所以上10個所以下で認められた。
C:はんだボール内での剪断による破壊以外のモードによる破壊が11箇所以上100個所以下で認められた。
D:はんだボール内での剪断による破壊以外のモードによる破壊が101個所以上で認められた。
半導体チップ搭載用基板の端子部分における金層8へのニッケルの拡散状態を調べるため、次のような試験を行った。すなわち、複数の半導体チップ搭載用基板について、それぞれ175℃で50、100、200時間の熱処理を行った後、X線光電子分光装置AXIS 165型(島津製作所社製 商品名)を用いて、金層表面の元素分析を行い、金層表面に存在している元素の種類及びその割合を求めた。得られた結果を表2に示した。
導体回路とソルダーレジストとの接着性は、実施例1に対応するサンプルを作製し、それについて耐PCT(Pressure Cooker Test)性を評価することにより評価した。すなわち、上述した(1a)〜(1j)までの工程を行った後、(1k)の工程に代えて、ランド径600μmのはんだボール接続用のパッドが1000箇所形成された導体回路を覆うように、開口径の無いソルダーレジスト7を形成したサンプルを作製した。このサンプルに、121℃/100%/2.3atmの条件下で96時間の吸湿処理を実施した後、はんだボール接続用のパッドの上部での膨れが生じるか否かを目視観察することにより行った。下記基準に基づいて、ソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
A:膨れの発生無し
B:膨れが1〜30箇所で発生
C:膨れが31〜100箇所で発生
D:膨れが100箇所以上で発生
また、第1のパラジウム層13と接しているニッケル層6を、収束イオンビーム加工観察装置(FIB:Focused Ion Beam System、(株)日立製作所製FB−2000A型)を用いて加工し、透過型電子顕微鏡(TEM:Transmission Electron Microscopy)を用いて観察し、その断面観察像からニッケル層6の平均粒径を求めた。平均粒径は、第1のパラジウム層13と接しているニッケル層6の断面を10μm幅で測定し、結晶粒一つずつの断面積を算出してその平均を求め、円に換算した場合の直径を平均粒径とした。なお、回路導体幅35μmの中央部付近を観察した。かかる観察により得られた、ニッケル層6におけるパラジウム層13側の表面でのニッケルの結晶粒径の平均値を表3に示す。
(半導体チップ搭載用基板の製造)
(1g)の工程において、下記の濃度の光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層5上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層5上にニッケル層6を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 3g/L
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層13と接しているニッケル層6表面の結晶粒径を測定した。得られた結果を表3に示す。
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1g)の工程を行った後、この状態の基板を、(1h)の工程において、還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、ニッケル層6上に還元型パラジウムめっき皮膜を0.1μm析出させることによりパラジウム層13を形成する工程を行った。続いて、実施例1における(1i)〜(1k)の工程を行った後、この状態の基板を、還元型パラジウムめっき液であるパレット(小島化学薬品株式会社製、商品名)に、70℃で1分間浸漬し、パラジウム層13上に還元型パラジウムめっき皮膜を0.1μm析出させることにより第2のパラジウム層を形成し、パラジウム層の厚さが全体で0.2μmになるようにした。また、この時、第1の銅層32と第2の銅層5とが積層された導体回路50の側面にも、パラジウム層を0.1μm析出させた。続いて、実施例1における(1l)の工程を行い、無電解金めっき皮膜を形成して、半導体チップ搭載用基板を得た。
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金皮膜表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層13と接しているニッケル層6表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例1]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例3]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有しない下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例4]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 0.3g/L
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例5]
(半導体チップ搭載用基板の製造)
(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成したこと以外は、実施例1と同様にして半導体チップ搭載用基板を得た。また、このときのパラジウム層の厚みは0.01μmとした。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例6]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
[比較例7]
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)の工程において、光沢剤(一次光沢剤)を含有する下記組成の電解ニッケルめっき液を用いて、液温55℃、電流密度1.5A/dm2の条件で、第2の銅層上に電解ニッケルめっきを3μmほどの厚さが得られるように行い、第2の銅層上にニッケル層を形成した。
電解ニッケルめっき液の組成
硫酸ニッケル : 240g/L
塩化ニッケル : 45g/L
ホウ酸 : 30g/L
界面活性剤 : 3ml/L
(日本高純度化学株式会社製、商品名:ピット防止剤♯62)
サッカリン(光沢剤) : 1.0g/L
pH : 4
続いて、実施例1における(1h)において、電解ニッケルめっき後の基板を、液温25℃の置換パラジウムめっき液であるSA−100(日立化成工業株式会社製、商品名)に2分間浸漬させて、ニッケル層上にパラジウムめっき皮膜(パラジウム層)を析出させた。このときのパラジウム層の厚みは0.04μmであった。続いて、実施例1における(1i)〜(1l)の工程を行い、半導体チップ搭載用基板を得た。
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、ニッケル層及び金層のそれぞれにおけるニッケル及び金の結晶粒径について、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。また、実施例1と同様にして、金層表面へのニッケルの拡散状態を評価した。得られた結果を表2に示す。さらに、実施例1と同様にして、TEMによりパラジウム層と接しているニッケル層表面の結晶粒径を測定した。得られた結果を表3に示す。
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
置換パラジウムめっき液の組成
塩化パラジウム(Pd)として :100mg/L
塩化アンモニウム :10g/L
pH :2(塩酸により調整)
処理液の組成
チオ硫酸カリウム :50g/L
pH調整剤 :クエン酸ナトリウム
pH :6
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
(半導体チップ搭載用基板の製造)
実施例1における(1a)〜(1f)の工程を行った後、(1g)(電解ニッケルめっき)および(1h)(無電解パラジウムめっき)の工程を行わずに、(1i)〜(1k)の工程を行った。
置換パラジウムめっき液の組成
塩酸(35%) :70ml/L
塩化パラジウム(Pd)として :50mg/L
次亜リン酸 :100mg/L
酸性度 :約0.8N
得られた半導体チップ搭載用基板について、実施例1と同様にして、微細配線形成性、ワイヤボンディング性、はんだ接続信頼性及びソルダーレジストとの接着性(SR密着性)について評価した。得られた結果を表1に示す。
Claims (11)
- 内層回路を表面に有する内層板と、前記内層回路と一部で接続するように絶縁層を隔てて前記内層板上に設けられた第1の銅層と、を有する積層体における前記第1の銅層上に、導体回路となるべき部分を除いてレジストを形成するレジスト形成工程と、
前記第1の銅層上の前記導体回路となるべき部分に、電解銅めっきにより第2の銅層を形成して、前記第1の銅層及び前記第2の銅層からなる前記導体回路を得る導体回路形成工程と、
前記導体回路上の少なくとも一部に、電解ニッケルめっきにより、前記導体回路とは反対側の面における結晶粒径の平均値が0.15μm以下のニッケル層を形成するニッケル層形成工程と、
前記ニッケル層上の少なくとも一部に、無電解パラジウムめっきにより第1のパラジウム層を形成する第1のパラジウム層形成工程と、
前記レジストを除去するレジスト除去工程と、
前記レジストに覆われていた部分の前記第1の銅層をエッチングにより除去するエッチング工程と、
前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路上の少なくとも一部に、無電解金めっきにより金層を形成する金層形成工程と、を有する半導体チップ搭載用基板の製造方法。 - 前記エッチング工程後、前記金層形成工程前に、前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路の少なくとも一部が露出するように、表面にソルダーレジストを形成するソルダーレジスト形成工程を有する、請求項1記載の半導体チップ搭載用基板の製造方法。
- 前記レジスト形成工程において、
前記内層板上に、樹脂を主成分とする絶縁層と銅箔とが積層された樹脂付き銅箔を、前記絶縁層が前記内層板側に向くようにして積層し、
前記内層板上に積層された前記樹脂付き銅箔に、前記内層回路の一部が露出するようにバイアホールを形成し、
前記銅箔及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅箔及び前記銅めっき層からなり前記内層回路と一部で接続する前記第1の銅層を有する前記積層体を得た後、
前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項1又は2記載の半導体チップ搭載用基板の製造方法。 - 前記樹脂付き銅箔における前記銅箔の厚みが、5μm以下であることを特徴とする請求項3記載の半導体チップ搭載用基板の製造方法。
- 前記レジスト形成工程において、
内層回路を表面に有する内層板上に、導電性を有しないフィルムを積層して絶縁層を形成し、
前記内層板上に積層された前記絶縁層に、前記内層回路の一部が露出するようにバイアホールを形成し、
前記絶縁層及び前記バイアホール内を覆うように無電解銅めっきにより銅めっき層を形成して、前記銅めっき層からなり前記内層回路と一部で接続する前記第1の銅層を有する前記積層体を得た後、
前記積層体における前記第1の銅層上に、前記導体回路となるべき部分を除いて前記レジストを形成する、請求項1又は2記載の半導体チップ搭載用基板の製造方法。 - 前記ソルダーレジスト形成工程後、前記金層形成工程前に、前記ソルダーレジストから露出した前記ニッケル層及び前記第1のパラジウム層が形成された前記導体回路上に、さらに無電解パラジウムめっきにより第2のパラジウム層を形成する第2のパラジウム層形成工程を有する、請求項2〜5のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
- 前記金層形成工程において、前記無電解金めっきを、還元剤を含む無電解金めっき液を用いて行い、前記還元剤として、酸化により水素ガスを発生しないものを用いる、請求項1〜6のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
- 前記金層形成工程において、前記金層を、置換金めっきを行った後、還元型の金めっきを行うことにより形成する、請求項1〜7のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
- 前記金層の厚みが、0.005μm以上である、請求項1〜8のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
- 前記導体回路の少なくとも一部が、はんだ接続用端子又はワイヤボンディング用端子である、請求項1〜9のいずれか一項に記載の半導体チップ搭載用基板の製造方法。
- 請求項1〜10のいずれか一項に記載の半導体チップ搭載用基板の製造方法により得られる、半導体チップ搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012044658A JP5938948B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体チップ搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012044658A JP5938948B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体チップ搭載用基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013182959A true JP2013182959A (ja) | 2013-09-12 |
JP5938948B2 JP5938948B2 (ja) | 2016-06-22 |
Family
ID=49273427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012044658A Expired - Fee Related JP5938948B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体チップ搭載用基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5938948B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107086182A (zh) * | 2017-06-05 | 2017-08-22 | 恒汇电子科技有限公司 | 一种低成本的智能芯片载带以及制造方法 |
WO2022149219A1 (ja) * | 2021-01-06 | 2022-07-14 | 昭和電工マテリアルズ株式会社 | 配線基板の製造方法、積層板及びその製造方法、並びにキャリア付き銅層 |
CN116710273A (zh) * | 2020-12-25 | 2023-09-05 | 株式会社力森诺科 | 层叠板及布线基板的制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111188A (ja) * | 2000-10-04 | 2002-04-12 | Kyocera Corp | 配線基板 |
JP2010196127A (ja) * | 2009-02-26 | 2010-09-09 | Alps Electric Co Ltd | 電気接点 |
JP2011060824A (ja) * | 2009-09-07 | 2011-03-24 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板及びその製造方法 |
-
2012
- 2012-02-29 JP JP2012044658A patent/JP5938948B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002111188A (ja) * | 2000-10-04 | 2002-04-12 | Kyocera Corp | 配線基板 |
JP2010196127A (ja) * | 2009-02-26 | 2010-09-09 | Alps Electric Co Ltd | 電気接点 |
JP2011060824A (ja) * | 2009-09-07 | 2011-03-24 | Hitachi Chem Co Ltd | 半導体チップ搭載用基板及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107086182A (zh) * | 2017-06-05 | 2017-08-22 | 恒汇电子科技有限公司 | 一种低成本的智能芯片载带以及制造方法 |
CN107086182B (zh) * | 2017-06-05 | 2023-08-18 | 新恒汇电子股份有限公司 | 一种低成本的智能芯片载带以及制造方法 |
CN116710273A (zh) * | 2020-12-25 | 2023-09-05 | 株式会社力森诺科 | 层叠板及布线基板的制造方法 |
WO2022149219A1 (ja) * | 2021-01-06 | 2022-07-14 | 昭和電工マテリアルズ株式会社 | 配線基板の製造方法、積層板及びその製造方法、並びにキャリア付き銅層 |
Also Published As
Publication number | Publication date |
---|---|
JP5938948B2 (ja) | 2016-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5428667B2 (ja) | 半導体チップ搭載用基板の製造方法 | |
KR101268145B1 (ko) | 구리의 표면 처리 방법 및 구리 | |
US7227250B2 (en) | Ball grid array substrate having window and method of fabricating same | |
JP3752161B2 (ja) | プリント配線基板の銅表面粗化方法ならびにプリント配線基板およびその製造方法 | |
JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
JP2012009510A (ja) | 金属微細パターン付き基材、プリント配線板、及び半導体装置、並びに、金属微細パターン付き基材及びプリント配線板の製造方法 | |
JP5938948B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2013093359A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2006210492A (ja) | プリント配線板の製造方法 | |
JP5682678B2 (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP5978587B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5794740B2 (ja) | プリント配線板の製造方法及びそのプリント配線板の製造方法を用いて得られたプリント配線板 | |
JP2013089913A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
JP2013093360A (ja) | 半導体チップ搭載用基板及びその製造方法 | |
WO2014024754A1 (ja) | 半導体パッケージ用回路基板及びその製造方法 | |
JP5691527B2 (ja) | 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板 | |
JP2008513603A (ja) | ポストディップ水溶液および金属の表面処理方法 | |
JP2011258597A (ja) | 金メッキ金属微細パターン付き基材、プリント配線板、半導体装置、及び、それらの製造方法 | |
JP6304829B2 (ja) | レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法 | |
KR101591654B1 (ko) | 미세배선용 양면 연성 동박 적층체 및 이의 제조방법 | |
JP2005191080A (ja) | 積層板とそれを用いた多層配線板およびそれらの製造方法 | |
JP2001203464A (ja) | ビルドアップ多層プリント配線板及びその製造方法 | |
JP4002913B2 (ja) | プリント配線板の凸型接続端子およびその製造方法 | |
KR100789183B1 (ko) | 인쇄회로기판용 원판 및 이를 이용한 인쇄회로기판의도금층 형성방법 | |
JP2005197598A (ja) | 多層配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5938948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |