TWI740716B - 基板結構 - Google Patents

基板結構 Download PDF

Info

Publication number
TWI740716B
TWI740716B TW109139952A TW109139952A TWI740716B TW I740716 B TWI740716 B TW I740716B TW 109139952 A TW109139952 A TW 109139952A TW 109139952 A TW109139952 A TW 109139952A TW I740716 B TWI740716 B TW I740716B
Authority
TW
Taiwan
Prior art keywords
metal layer
substrate
substrate structure
disposed
solder
Prior art date
Application number
TW109139952A
Other languages
English (en)
Other versions
TW202222107A (zh
Inventor
呂忠穎
Original Assignee
旭德科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭德科技股份有限公司 filed Critical 旭德科技股份有限公司
Priority to TW109139952A priority Critical patent/TWI740716B/zh
Priority to US17/348,741 priority patent/US20220157674A1/en
Application granted granted Critical
Publication of TWI740716B publication Critical patent/TWI740716B/zh
Publication of TW202222107A publication Critical patent/TW202222107A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種基板結構，包括一基材、一第一金屬層、一第二金屬層以及一第三金屬層。基材具有彼此相對的一第一表面與一第二表面及至少一貫孔。第一金屬層配置於基材的第一表面上。第二金屬層配置於基材的第二表面上。第三金屬層配置於基材的貫孔的內壁且連接第一金屬層與第二金屬層。第三金屬層與部分第一金屬層定義出至少一容納槽，而容納槽用以容納一焊料以將基板結構固定於一外部電路上。

Description

基板結構
本發明是有關於一種基板結構，且特別是有關於一種具有由金屬層定義出可容納焊料的容納槽的基板結構。
一般來說，線路基板上用以容納多餘焊料的孔洞（亦可稱為吃錫孔）是由防焊層所定義出來。也就是說，這些孔洞的材質是防焊材料。然而，由於防焊材料是由油墨所組成，其材料性質較脆，且於較薄厚度的線路基板中，防焊層所具有的厚度會無法抵擋封裝時封裝膠體的膜流，進而無法達到阻膠的功能。此外，防焊材料與焊料之間的結合性也不佳，進而影響後續線路基板的焊接結合強度。
本發明提供一種基板結構，具有由金屬層定義出的容納槽（或稱吃錫孔），可同時具有良好的阻膠功能及強化焊料結合力的優點。
本發明的基板結構，包括一基材、一第一金屬層、一第二金屬層以及一第三金屬層。基材具有彼此相對的一第一表面與一第二表面及至少一貫孔。第一金屬層配置於基材的第一表面上。第二金屬層配置於基材的第二表面上。第三金屬層配置於基材的貫孔的內壁且連接第一金屬層與第二金屬層。第三金屬層與部分第一金屬層定義出至少一容納槽，而容納槽用以容納一焊料以將該基板結構固定於一外部電路上。
在本發明的一實施例中，上述的容納槽的直徑介於80微米至100微米。
在本發明的一實施例中，上述的基板結構還包括一黏著層，配置於基材的第一表面上，且位於第一金屬層與基材之間。
在本發明的一實施例中，上述的第一金屬層具有至少一開口，而開口暴露出部分黏著層。
在本發明的一實施例中，上述的第二金屬層具有多個開口，而開口暴露出基材的部分第二表面。
在本發明的一實施例中，上述的基板結構更包括一防焊層，配置於部分第二金屬層上，且填充至開口中的至少一個內並接觸基材的第二表面。
在本發明的一實施例中，上述的第一金屬層的材質、第二金屬層的材質及第三金屬層的材質相同。
在本發明的一實施例中，上述的基材為一絕緣硬質基材。
在本發明的一實施例中，上述的絕緣硬質基材的材質包括高分子玻璃纖維複合材料、玻璃或陶瓷。
在本發明的一實施例中，上述的基板結構的厚度大於   80微米且小於100微米。
基於上述，在本發明的基板結構的設計中，用以容納將基板結構固定於外部電路上的焊料的容納槽是由第一金屬層及第三金屬層所定義。也就是說，容納槽的材質為金屬，其中金屬具有較佳的延展性。因此，相較於現有技術中以防焊材料來做為吃錫孔而言，本發明的容納槽的設置可使得基板結構具有良好的阻膠功能，且可增加吃錫面積而可強化焊料結合力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種基板結構的局部剖面示意圖。請參考圖1，在本實施例中，基板結構100包括一基材110、一第一金屬層120、一第二金屬層130以及一第三金屬層140。基材110具有彼此相對的一第一表面111與一第二表面113及至少一貫孔（示意地繪示一個貫孔115）。第一金屬層120配置於基材110的第一表面111上。第二金屬層130配置於基材110的第二表面113上。第三金屬層140配置於基材110的貫孔115的內壁且連接第一金屬層120與第二金屬層130。第三金屬層140與部分第一金屬層120定義出至少一容納槽C，而容納槽C用以容納一焊料以將基板結構100固定於一外部電路上。此處，外部電路可例如是驅動電路板或印刷電路板，但不以此為限。
詳細來說，在本實施例中，基材110例如為一絕緣硬質基材，其中絕緣硬質基材的材質例如是高分子玻璃纖維複合材料、玻璃、陶瓷或其他適當的絕緣硬質材料。貫孔115貫穿基材110且連接基材110的第一表面111與第二表面113。再者，本實施例的基板結構100還包括一黏著層150，其中黏著層150配置於基材110的第一表面111上，且位於第一金屬層120與基材110之間。第一金屬層120可透過黏著層150而固定於該基材110的第一表面111上，其中黏著層150為低吸濕、溢膠量小、耐熱性及附著性佳的黏著材料，以黏著第一金屬層120與基材110並形成阻焊的結構。
請再參考圖1，本實施例的第一金屬層120具有至少一開口（示意地繪示多個開口122），而開口122暴露出部分黏著層150。再者，第二金屬層130具有多個開口132，而開口132暴露出基材110的部分第二表面113。第三金屬層140覆蓋貫孔115的內壁及黏著層150的周圍表面且延伸連接至第一金屬層120與第二金屬層130。
如圖1所示，部分第一金屬層120可視為容納槽C的底部，而第三金屬層140可視為容納槽C的側壁。此處，容納槽C的俯視形狀例如是圓形，但不以此為限。第一金屬層120的材質、第二金屬層130的材質及第三金屬層140的材質實質上相同，較佳地，例如是銅層，但不以此為限。更進一步來說，本實施例的容納槽C的直徑D例如是介於80微米至100微米，而容納槽C的深度H例如是等於第三金屬層140的長度。
此外，本實施例的基板結構100還包括一防焊層160，其中防焊層160配置於部分第二金屬層130上，且填充至至少一開口132內並接觸基材110的第二表面113。此處，防焊層160暴露出部分第二金屬層130，且防焊層160的材質不同於第一金屬層120的材質、第二金屬層130的材質及第三金屬層140的材質。較佳地，本實施例的基板結構100的厚度T大於80微米且小於100微米，意即基板結構100具體化為一種薄型基板結構。
在應用上，此基板結構100可電性連接例如是薄型化發光二極體封裝結構或其他主動元件與/或被動元件。於單體化切割基板結構100時，可從容納槽C處將基板結構100區分為二個或四個獨立的基板單元。
簡言之，由於本實施例的容納槽C是由部分第一金屬層120與第三金屬層140所定義出，透過金屬材質與焊料之間具有可共晶接合的特徵，除了可增加吃錫面積之外，亦可強化焊料結合力。再者，此容納槽C的設置因增加吃錫面積，故可增加後續封裝的穩固性。此外，相較於現有技術中以防焊材料來做為吃錫孔而言，本實施例的容納槽C的設置因具有延展性，因而可使得基板結構100具有良好的阻膠功能。
綜上所述，在本發明的基板結構的設計中，用以容納將基板結構固定於外部電路上的焊料的容納槽是由第一金屬層及第三金屬層所定義。也就是說，容納槽的材質為金屬，其中金屬具有較佳的延展性。因此，相較於現有技術中以防焊材料來做為吃錫孔而言，本發明的容納槽的設置可使得基板結構具有良好的阻膠功能，且可增加吃錫面積而可強化焊料結合力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基板結構 110:基材 111:第一表面 113:第二表面 115:貫孔 120:第一金屬層 122:開口 130:第二金屬層 132:開口 140:第三金屬層 150:黏著層 160:防焊層 C:容納槽 D:直徑 H:深度 T:厚度
圖1是依照本發明的一實施例的一種基板結構的局部剖面示意圖。
100:基板結構
110:基材
111:第一表面
113:第二表面
115:貫孔
120:第一金屬層
122:開口
130:第二金屬層
132:開口
140:第三金屬層
150:黏著層
160:防焊層
C:容納槽
D:直徑
H:深度
T:厚度

Claims (10)

  1. 一種基板結構，包括： 一基材，具有彼此相對的一第一表面與一第二表面及至少一貫孔； 一第一金屬層，配置於該基材的該第一表面上； 一第二金屬層，配置於該基材的該第二表面上；以及 一第三金屬層，配置於該基材的該至少一貫孔的內壁且連接該第一金屬層與該第二金屬層，其中該第三金屬層與部分該第一金屬層定義出至少一容納槽，而該至少一容納槽用以容納一焊料以將該基板結構固定於一外部電路上。
  2. 如請求項1所述的基板結構，其中該容納槽的直徑介於80微米至100微米。
  3. 如請求項1所述的基板結構，更包括： 一黏著層，配置於該基材的該第一表面上，且位於該第一金屬層與該基材之間。
  4. 如請求項3所述的基板結構，其中該第一金屬層具有至少一開口，而該至少一開口暴露出部分該黏著層。
  5. 如請求項1所述的基板結構，其中該第二金屬層具有多個開口，而該些開口暴露出該基材的部分該第二表面。
  6. 如請求項5所述的基板結構，更包括： 一防焊層，配置於部分該第二金屬層上，且填充至該些開口中的至少一個內並接觸該基材的該第二表面。
  7. 如請求項1所述的基板結構，其中該第一金屬層的材質、該第二金屬層的材質及該第三金屬層的材質相同。
  8. 如請求項1所述的基板結構，其中該基材為一絕緣硬質基材。
  9. 如請求項8所述的基板結構，其中該絕緣硬質基材的材質包括高分子玻璃纖維複合材料、玻璃或陶瓷。
  10. 如請求項1所述的基板結構，其中該基板結構的厚度大於80微米且小於100微米。
TW109139952A 2020-11-16 2020-11-16 基板結構 TWI740716B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109139952A TWI740716B (zh) 2020-11-16 2020-11-16 基板結構
US17/348,741 US20220157674A1 (en) 2020-11-16 2021-06-15 Substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109139952A TWI740716B (zh) 2020-11-16 2020-11-16 基板結構

Publications (2)

Publication Number Publication Date
TWI740716B true TWI740716B (zh) 2021-09-21
TW202222107A TW202222107A (zh) 2022-06-01

Family

ID=78777826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109139952A TWI740716B (zh) 2020-11-16 2020-11-16 基板結構

Country Status (2)

Country Link
US (1) US20220157674A1 (zh)
TW (1) TWI740716B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788201B (zh) * 2022-01-24 2022-12-21 欣興電子股份有限公司 印刷電路板堆疊結構及其製作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200806126A (en) * 2006-07-14 2008-01-16 Phoenix Prec Technology Corp Plated through hole for fine-pitched circuit and method for fabricating landless for fine PTH pitch
TW201639422A (zh) * 2015-04-22 2016-11-01 三星電機股份有限公司 印刷電路板、其製造方法及電子元件模組
CN106935561A (zh) * 2015-12-30 2017-07-07 力成科技股份有限公司 防止导通孔电性断裂的半导体封装构造
TW201933961A (zh) * 2018-01-25 2019-08-16 欣興電子股份有限公司 線路板結構及其製作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191789A (en) * 1978-11-02 1980-03-04 Bell Telephone Laboratories, Incorporated Fabrication of bi-level circuits
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6039889A (en) * 1999-01-12 2000-03-21 Fujitsu Limited Process flows for formation of fine structure layer pairs on flexible films
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US7557304B2 (en) * 2006-11-08 2009-07-07 Motorola, Inc. Printed circuit board having closed vias
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI442852B (zh) * 2012-07-02 2014-06-21 Subtron Technology Co Ltd 基板結構的製作方法
US10115671B2 (en) * 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US20140042615A1 (en) * 2012-08-07 2014-02-13 Mediatek Inc. Flip-chip package
KR20180098009A (ko) * 2017-02-24 2018-09-03 삼성전자주식회사 인쇄회로기판 및 이를 가지는 반도체 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200806126A (en) * 2006-07-14 2008-01-16 Phoenix Prec Technology Corp Plated through hole for fine-pitched circuit and method for fabricating landless for fine PTH pitch
TW201639422A (zh) * 2015-04-22 2016-11-01 三星電機股份有限公司 印刷電路板、其製造方法及電子元件模組
CN106935561A (zh) * 2015-12-30 2017-07-07 力成科技股份有限公司 防止导通孔电性断裂的半导体封装构造
TW201933961A (zh) * 2018-01-25 2019-08-16 欣興電子股份有限公司 線路板結構及其製作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI788201B (zh) * 2022-01-24 2022-12-21 欣興電子股份有限公司 印刷電路板堆疊結構及其製作方法

Also Published As

Publication number Publication date
TW202222107A (zh) 2022-06-01
US20220157674A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US9812621B2 (en) Semiconductor device and fabrication method for same
JP5340583B2 (ja) 半導体発光装置
TWI740716B (zh) 基板結構
CN213752691U (zh) 芯片封装结构、基板载板、芯片以及电子设备
JP2007208209A (ja) 半導体装置及びその製造方法
US10978417B2 (en) Wiring structure and method for manufacturing the same
CN101809740B (zh) 电子部件安装构造体及其制造方法
US10211119B2 (en) Electronic component built-in substrate and electronic device
JPH1050734A (ja) チップ型半導体
US8304665B2 (en) Package substrate having landless conductive traces
TWI707615B (zh) 內埋式元件結構及其製造方法
KR20030001963A (ko) 볼 그리드 어레이 패키지의 실장방법
TWI384591B (zh) 發光二極體電路板
JP2006339277A (ja) 接続用基板及びその製造方法
US8399969B2 (en) Chip package and fabricating method thereof
WO2023035323A1 (zh) 发光基板及其制备方法
KR102570727B1 (ko) 인쇄회로기판, 이를 포함하는 패키지 기판
WO2020037719A1 (zh) 倒装式发光二极管封装模块及其制造方法
TWI704854B (zh) 線路板結構及其製作方法、具有線路板結構之顯示裝置及其製作方法
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
JP2020155641A (ja) 半導体装置及び半導体装置の製造方法
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
KR20120012677A (ko) 발광 소자 패키지 및 이의 제조방법
US8698007B2 (en) Printed circuit board
CN213752689U (zh) 芯片封装结构、金属框架以及电子设备