JP2007109933A - プリント配線板及びこれを用いた半導体の実装方法 - Google Patents

プリント配線板及びこれを用いた半導体の実装方法 Download PDF

Info

Publication number
JP2007109933A
JP2007109933A JP2005300018A JP2005300018A JP2007109933A JP 2007109933 A JP2007109933 A JP 2007109933A JP 2005300018 A JP2005300018 A JP 2005300018A JP 2005300018 A JP2005300018 A JP 2005300018A JP 2007109933 A JP2007109933 A JP 2007109933A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
solder
footprint
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005300018A
Other languages
English (en)
Inventor
Yuji Yagi
優治 八木
Shogo Hirai
昌吾 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005300018A priority Critical patent/JP2007109933A/ja
Publication of JP2007109933A publication Critical patent/JP2007109933A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本発明では、プリント配線板の反りを抑制することのできるプリント配線板構造及び半導体部品の実装方法を提供することを目的としているものである。
【解決手段】はんだを用いて半導体部品を搭載するプリント配線板において、フットプリントを形成するランドの面積を、前記プリント配線板の中心位置から外周方向に向かって同心円状に順次大きくすることを特徴とするプリント配線板およびこれを用いた半導体の実装方法である。
【選択図】図１

Description

本発明は、はんだを用いてプリント配線板上に半導体のような大型部品を搭載する際、発生するプリント配線板の反りを抑制するためのプリント配線板構造及び半導体の実装方法に関するものである。
近年、電子機器の小型化に反して、多機能化が進むにつれ、プリント配線板の高密度化と薄型化が要求されるようになってきている。高密度化に対しては、半導体パッケージや半導体ベアチップ（以下、半導体部品）等の大型部品が多用され、プリント配線板に対しては、高密度化だけでなく、薄型化が進められてきている。
しかし、半導体部品等の大型部品を薄型プリント配線板に実装した場合、プリント配線板の反りが発生しやすく、薄型化に反して、厚み方向への拡大に繋がる課題があった。
そこで、プリント配線板の反りを抑制するための方法としては、従来、特許文献１に示すような方法が行われていた。
特許文献１では、リフロー炉によるプリント配線板の反りは、プリント配線板を形成している絶縁層と導電層との材質の差による熱膨張係数の差、さらにこの熱膨張係数の差が基板の表裏で異なることにより発生する応力に起因しているとし、プリント配線板の中心層に対して対称の位置関係にある導電層の相互バランスをとり、それぞれから発生する応力を相殺させて反りを防止することを提案している。
次に、特許文献１の方法について、具体的に説明する。
まず、図７（ａ）に示すような６層からなるプリント配線板の銅箔層Ｌ１の導電パターンを、一例として図７（ｂ）の様な屈折した５本線のパターンを形成する。このときの銅箔パターンの基板面での面積比率は２０％である。
一方、銅箔層Ｌ６の導電パターンを例えば、図７（ｃ）の様な３本の直線と２つの面状のパターンで構成する。このときの銅箔パターンのプリント配線板面での面積比率は８０％である。
しかしこの状態では、銅面積の相互の差が大きくバランスが悪いと共に、銅箔のパターンの配置についても双方とも左側に大部分が偏在してバランスが崩れている。これでは、銅箔層Ｌ１と銅箔層Ｌ６との間で応力差が生じて反りが発生する。
これに対し、この銅箔層Ｌ１に、図８（ｂ）のようにプリント配線板の右側部分に、プリント配線板表面における銅箔パターンの面積比率を増加させるため、銅箔の面積増加パターン１１を設けることによりバランス処理を施す。このときの銅箔の面積比率は６０％である。
一方、銅箔層Ｌ６に、プリント配線板表面における銅箔パターンの面積比率を減少させるため、図８（ｃ）のようにプリント配線板の左側の面状のパターンに面積低減穴１２を開けて面積を低減させることによりバランス処理を施す。このときの銅箔の面積比率は６３％である。
この結果、図７における両銅箔層Ｌ１とＬ６のプリント配線板面での銅箔パターンの面積比率が略拮抗（６０％対６３％）し、プリント配線板の両表面の膨張係数が、プリント配線板が反らない程度に釣り合うようになり、相互の応力が相殺されてプリント配線板の反りを防止することができる。
勿論、図７（ａ）の残りの対称関係にある銅箔層Ｌ２とＬ５、銅箔層Ｌ３とＬ４についても、同様にバランス処理を施して、反りを防止する。これにより、図８（ａ）に示すようなプリント配線板１を構成している対称位置に配置している各銅箔層Ｌ１´とＬ６´、Ｌ２´とＬ５´及びＬ３´とＬ４´の相互のバランスが均衡することになり、これにより多層プリント配線基板はリフロー炉等による熱の影響により発生する応力に対してバランスをとり、プリント配線板の反りを抑制していた。
特開２０００−１２４６１２号公報
しかしながら、上記従来の技術のように、各対称層間での銅箔パターンの面積比率を略拮抗させることにより、膨張係数のバランスを取る方法では、プリント配線板の高密度化が進むと、パターン構成の自由度が少なくなり、十分に効果のあるパターン設計ができなくなるだけでなく、またプリント配線板単品での熱による変形は防止できても、プリント配線板表面に電子部品を実装した場合の反りについては、十分に防止することはできない。
特に、半導体部品等の熱膨張係数の極端に低い大型部品を実装する場合は、仮に半導体の熱膨張係数とのバランスを考慮して、パターン設計を行おうとしても、半導体の主材料であるＳｉ（珪素）の熱膨張係数（約３ｐｐｍ／℃）に比べ、銅箔の熱膨張係数（約２０ｐｐｍ／℃）が大き過ぎるため、効果のあるパターン構成は得られない。
本発明は上記従来の課題を解決するもので、半導体部品等の熱膨張係数の極端に低い大型部品を実装した場合にもプリント配線板の反りを抑制することのできるプリント配線板構造及び半導体の実装方法を提供することを目的とする。
前記従来の課題を解決するために、本発明は、はんだを用いて半導体部品を搭載するプリント配線板において、フットプリントを形成するランドの面積を前記フットプリントの中心位置から外周方向に向かって同心円状に順次大きくしてなるプリント配線板とするものである。
本発明のプリント配線板及び半導体部品の実装方法では、プリント配線板のランドの面積をフットプリントの中心位置から外周方向に向かって大きくするまたははんだ量を少なくすることにより、はんだ溶融の際、はんだの表面張力により、プリント配線板の反る方向とは逆の半導体部品とプリント配線板を引きつける方向に力が発生し、プリント配線板の反りを大幅に抑制することができる。また、半導体の熱膨張係数に近い板材にプリント配線板を接着した状態で、半田溶融と硬化を行うことにより、熱変化によるプリント配線板の伸縮を抑制することができるため、更にプリント配線板の反りを抑制することができる。
（実施の形態１）
以下、本発明の実施の形態１におけるプリント配線板及び半導体部品の実装方法について、本発明の特に請求項１，２，５，６，７の発明について図面を参照しながら説明する。
図１、２は、本発明の実施の形態１におけるプリント配線板を示す平面図、図３は、本発明の実施の形態１におけるプリント配線板を用いて半導体部品を実装する方法を説明する工程断面図である。
本実施の形態のプリント配線板構造の表面には、図１に示す通り、プリント配線板２の表面には、複数のランドが格子状に形成された半導体部品を実装するためのフットプリントを有しており、ランド１の面積は、フットプリントの中心位置から外周方向に向かって同心円状に順次大きくしたことを特徴としている。
また、図２に示すように、プリント配線板が、ランドから引き出される配線パターン（図示せず）等にはんだが流れないようにするためのソルダレジスト３が形成され、ソルダレジスト３の開口面積がフットプリントの中心位置から外周方向に向かって同心円状に順次大きくした構成であってもよい。
ここで、図２に示したプリント配線板を用いて、本実施の形態における半導体部品を実装する方法について説明する。図３に示す通り、図２で示したプリント配線板２に、フットプリント中心位置から外周方向に向かって同心円状に開口面積を小さくした印刷版４を用いてはんだ５印刷を行い（図３（ａ））、フットプリント中心位置より同心円状に順次はんだ量を減らしてはんだバンプを形成してなる半導体部品６をプリント配線板２にマウントし（図３（ｂ））、リフロー炉等ではんだ５を溶融、硬化して形成する（図３（ｃ））。
本実施の形態では、図１，２に示すように、プリント配線板ランドの面積あるいはランドの開口面積をフットプリント中心位置から外周方向に同心円状に順次大きくし、または図３に示すはんだ印刷や半導体部品に形成されたはんだバンプにおいて、フットプリント中心位置から外周方向に向かって同心円状に順次はんだ量を減らしてはんだバンプを形成することを特徴とし、これによってフットプリントの外周方向については、はんだ量が不足気味になるが、はんだ溶融の際、はんだの表面張力により、図３（ｃ）に示すようにプリント配線板の反る方向とは逆の半導体部品とプリント配線板を引きつける方向に力を発生するので、プリント配線板の反りを大幅に抑制することができる。
なお、本発明において、プリント配線板の厚みは薄い方がよく、特に厚みが０．４ｍｍ以下になると、さらに有効である。
（実施の形態２）
以下、本発明の実施の形態２におけるプリント配線板について、本発明の特に請求項３に記載の発明について図面を参照しながら説明する。
図４は、本発明の実施の形態２におけるプリント配線板の平面図および断面図である。
本実施の形態の特徴は、図４（ａ）に示す通り、フットプリントを形成する４隅のランド１ａについてはソルダレジスト３が掛からない構造を有し、それ以外のランド１ｂについてはソルダレジスト３が周囲に掛かる構造を有している。
ランド間に配線パターンを通すような高密度な配線ルールのプリント配線板では、ランド間の隙間を小さくできないため、ランド面積を大きくすることが困難な場合がある。
そこで、最も大きな面積が必要な４隅のランドをソルダレジスト３の掛からない構造にすることにより、図４（ｂ）に示す通り、はんだがランドの側面にも回り込み、ランド面積を大きくしたことと同じような特性が得られるため、他のランドと同等もしくはそれよりも小さな面積でも実施の形態１と同様の効果を得ることができ、高密度な配線ルールにも対応可能となる。
（実施の形態３）
以下、本発明の実施の形態３におけるプリント配線板について、本発明の特に請求項４の発明について図面を参照しながら説明する。
図５は、本発明の実施の形態３におけるプリント配線板の基本構造図である。
本実施の形態でのプリント配線板は、図５に示す通り、フットプリントを構成するランド１の形成されたプリント配線板２の表面に樹脂層７を形成し、樹脂層７のランド１に対応する位置にレーザーまたはエッチングによりフットプリント中心位置から外周方向に向かって同心円状に順次開口面積を大きくした穴を形成し、この穴にメッキまたは蒸着により引き出し電極８を形成してなる。そして、このように形成されたプリント配線板２に、フットプリント中心位置から同心円状に順次はんだ量を減らしてはんだバンプを形成した半導体部品をマウントし、リフロー炉等ではんだを溶融硬化して形成する。
この構成によると、まずレーザーまたはエッチングにより穴を形成するため、穴の形状は開口部からランド表面にかけてすり鉢状となり、ランド形状を大きくしなくても、実施の形態１と同等の効果が得られ、実施の形態２でも課題とした高密度な配線ルールにも対応可能となる。
また、印刷時から溶融、硬化した場合のはんだの容積は、溶剤の揮発等により、約半減し、穴の内部に充填されたはんだは、穴の開口面積が大きくなるにしたがって、不足気味になるため、実施の形態１での構造に比べ、ランド面積を大きく変化させなくても、十分な効果を得ることができる。
（実施の形態４）
以下、本発明の実施の形態４における半導体部品の実装方法について、本発明の特に請求項８に記載の発明について図面を参照しながら説明する。
図６は、本発明の実施の形態４における半導体部品を実装する方法を説明する工程図である。
本実施の形態での半導体部品の実装方法は、図６に示す通り、半導体部品６をマウントしたプリント配線板２をプレート９の表面に形成した接着層１０によって接着し、リフロー炉等ではんだを溶融、硬化してなるが、このプレート９を半導体の熱膨張係数に近い板材、例えばＳｉやセラミック等、好ましくは３〜１０ｐｐｍ／℃の材料で構成したことを特徴としている。
主にプリント配線板を構成する樹脂材料及び銅箔の熱膨張係数は、２０ｐｐｍ／℃を超えるため、はんだの溶融、硬化の際、半導体部品を構成するＳｉの３ｐｐｍ／℃に比べ、大きく膨張し、常温に戻った時、半導体部品を引き剥がす方向に反りが発生するが、図６の通り、本実施の形態では、プリント配線板を半導体の熱膨張係数に近い板材に接着しながら、はんだの溶融、硬化を行うことにより、プリント配線板の膨張を抑制し、その結果、常温に戻した時の反りを抑制することができる。
また、プリント配線板の膨張をより効果的に抑制するには、接着層の厚み方向での変形を最小限にする必要があるため、接着層の厚みは、好ましくは１００μｍ以下にした方が良い。
以上のように、本発明にかかるプリント配線板及び半導体部品の実装方法では、プリント配線板の厚みが薄くなっても反りの発生を大幅に低減できるため、半導体等の大型部品を用い、かつ薄型に構成する必要のある携帯機器等に使用されるモジュール部品に関する用途に適用できる。
本発明の実施の形態１におけるプリント配線板を示す平面図 本発明の実施の形態１におけるプリント配線板を示す平面図 本発明の実施の形態１における半導体部品の実装方法を示す工程断面図 本発明の実施の形態２におけるプリント配線板を示す平面図および断面図 本発明の実施の形態３における半導体部品の実装方法を示す工程断面図 本発明の実施の形態４における半導体部品の実装方法を示す工程断面図 従来の技術を示す図 従来の技術を示す図
符号の説明
１ ランド
２ プリント配線板
３ ソルダレジスト
４ 印刷版
５ はんだ
６ 半導体部品
７ 樹脂層
８ 引き出し電極
９ プレート
１０ 接着層

Claims (8)

  1. はんだを用いて半導体部品を搭載するプリント配線板において、前記プリント配線板上のフットプリントを形成するランドの面積を、前記フットプリントの中心位置から外周方向に向かって同心円状に順次大きくすることを特徴とするプリント配線板。
  2. はんだを用いて半導体部品を搭載するプリント配線板において、フットプリントを形成するランドの周辺に、ソルダレジスト膜が掛かる構造を有し、前記ソルダレジスト膜の開口面積を、前記フットプリントの中心位置から外周方向に向かって同心円状に順次大きくすることを特徴とするプリント配線板。
  3. フットプリントの４隅のランドのみが、周辺部にソルダレジスト膜が掛からないことを特徴とする請求項２に記載のプリント配線板。
  4. フットプリントを有する面上に穴を有する樹脂層が設けられ、前記穴に導体層が形成されることにより、引き出し電極を備え、前記穴の穴径が前記フットプリントの中心位置より外周方向に向かって同心円状に順次大きくなるように形成されていることを特徴とするプリント配線板。
  5. プリント配線板上に、フットプリントの中心位置より外周方向に向かって同心円状にはんだ量を少なくして半導体部品を実践してなることを特徴とする半導体の実装方法。
  6. フットプリントの中心位置より外周方向に向かって同心円状に開口面積を順次小さくした印刷版を用いて、プリント配線板上にはんだ印刷することを特徴とする請求項５に記載の半導体の実装方法。
  7. プリント配線板上にはんだバンプを形成してなる半導体部品において、フットプリントの中心位置より外周方向に向かって同心円状に順次はんだ量を減らしてはんだバンプを形成してなることを特徴とする半導体部品。
  8. はんだを用いて半導体部品をプリント配線板に実装する工程において、半導体の熱膨張係数に近い板材の表面に接着層を形成した治具にプリント配線板を接着した状態で、はんだ溶融および硬化を行うことを特徴とする半導体部品の実装方法。
JP2005300018A 2005-10-14 2005-10-14 プリント配線板及びこれを用いた半導体の実装方法 Pending JP2007109933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005300018A JP2007109933A (ja) 2005-10-14 2005-10-14 プリント配線板及びこれを用いた半導体の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300018A JP2007109933A (ja) 2005-10-14 2005-10-14 プリント配線板及びこれを用いた半導体の実装方法

Publications (1)

Publication Number Publication Date
JP2007109933A true JP2007109933A (ja) 2007-04-26

Family

ID=38035552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005300018A Pending JP2007109933A (ja) 2005-10-14 2005-10-14 プリント配線板及びこれを用いた半導体の実装方法

Country Status (1)

Country Link
JP (1) JP2007109933A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110235296A1 (en) * 2010-03-29 2011-09-29 Quanta Computer Inc. Integrated circuit package component with ball conducting joints
WO2013129193A1 (en) * 2012-02-28 2013-09-06 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110235296A1 (en) * 2010-03-29 2011-09-29 Quanta Computer Inc. Integrated circuit package component with ball conducting joints
CN102208386A (zh) * 2010-03-29 2011-10-05 广达电脑股份有限公司 具有球形焊点的集成电路封装元件
WO2013129193A1 (en) * 2012-02-28 2013-09-06 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
US9345133B2 (en) 2012-02-28 2016-05-17 Canon Kabushiki Kaisha Printed circuit board and method of mounting components on the printed circuit board
CN104377181A (zh) * 2013-08-15 2015-02-25 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Similar Documents

Publication Publication Date Title
JP2008085089A (ja) 樹脂配線基板および半導体装置
JP6014081B2 (ja) 印刷回路基板
JPH08330473A (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2004281818A (ja) 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
US20160113110A1 (en) Printed wiring board
KR101510037B1 (ko) 구리 호일을 이용한 임베디드 타입의 인쇄회로기판 및 그 제조 방법과, 그 적층 패키지
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
JP2011077492A (ja) パッケージ基板
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20080000874A1 (en) Printed wiring board and method of manufacturing the same
TWI741891B (zh) 電路板結構及其製作方法
JP2008205290A (ja) 部品内蔵基板及びその製造方法
KR20150028031A (ko) 인쇄회로기판
JP2014154694A (ja) 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
JP2013115110A (ja) 段差構造のプリント配線板
CN108461405B (zh) 线路载板及其制造方法
US7825340B2 (en) Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board
JP2008130618A (ja) 多層配線基板
JP2010171253A (ja) 半導体装置およびその製造方法
JP2009135233A (ja) 半導体パッケージ及びその実装構造
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP2007318183A (ja) 積層型半導体装置
JP2004055978A (ja) 配線基板、配線基板と中継基板との接続体
WO2016203927A1 (ja) 複合型半導体装置およびその製造方法