JP2011077492A - パッケージ基板 - Google Patents

Abstract

【課題】基板のレイヤーに形成されたメッキ層のメッキ量のバランスを合わせることにより、熱膨張係数の差による反りを最少化することが可能なパッケージ基板を提供する。
【解決手段】本発明のパッケージ基板は、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００のメッキ面積が、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００のメッキ面積より大きいパッケージ基板において、第２メッキ層２００のメッキ厚さＴｕが、第１メッキ層１００のメッキ厚さＴｂより大きいことを特徴とする。
【選択図】図２

Description

本発明は、パッケージ基板に関する。

電子機器の高性能化、小型化に伴って例えば半導体チップ、ダイなどの電子部品の端子数は著しく増加しており、このような電子部品をマザーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）に容易に搭載し得るように電子部品とマザーボードとの間で相互間の電気的接続のための用途として使用されるパッケージ基板も薄型化されている実情である。

このような趨勢に伴い、コア基板を除去することにより信号伝達特性を向上させ且つ薄型化を実現することが可能なコアレス構造（ｃｏｒｅｌｅｓｓ ｓｔｒｕｃｔｕｒｅ）がパッケージ基板として多く採用されている。

図１は、従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。一例として、図１には、８層構造を持つパッケージ基板を示した。

図１に示すように、従来の技術に係るパッケージ基板は、絶縁層３００に陰刻または陽刻のメッキ層１００、２００が形成された多層のコアレス構造を持つ。この際、第１レイヤー〜第４レイヤー１Ｌ、２Ｌ、３Ｌ、４Ｌは、マザーボードに実装される下部レイヤーＬｂを構成し、絶縁層３００に下部メッキ層１００が形成された構造を持つ。また、第５レイヤー〜第８レイヤー５Ｌ、６Ｌ、７Ｌ、８Ｌは、電子部品の実装される上部レイヤーＬｕを構成し、絶縁層３００に上部メッキ層２００が形成された構造を持つ。そして、最外層に形成された回路層を外部環境から保護するために、第１レイヤー１Ｌには下部半田レジスト層４００ａが形成され、第８レイヤー８Ｌには上部半田レジスト層４００ｂが形成され、最外層の上部メッキ層２００ｄには電子部品実装のためのバンプ５００が形成される。

ところが、コアレス構造を持つ従来の技術に係るパッケージ基板は、コア基板を使用する構造に比べて強度が弱いため、反り（ｗａｒｐａｇｅ）が多く発生するという問題点があった。このような反りは、互いに異なる機械的物性の材料が積層されてパッケージ基板が形成されるから、互いに異なる熱膨張係数ＣＴＥを有し、これによりリフロー（ｒｅｆｌｏｗ）工程時の熱履歴に対して互いに異なる熱的挙動を示すために発生する。

かかる問題点を解決するために、従来では別途の補強板を挿入し、あるいはダミー領域に別途のダミーパターンを形成し、あるいは半田レジスト層の厚さまたはオープン面積を調節しようとする試みがあった。このような試みは、ある程度効果は立証されたが、追加部材の使用または追加工程の随伴を行わなければならないという問題点があった。特に、補強板を挿入する場合には、パッケージ基板の厚さが増加するという問題点があった。

一方、下記表１には、図１に示したパッケージ基板の層別メッキ面積およびメッキ面積比率が示されている。

表１から分かるように、下部レイヤーＬｂのメッキ面積が上部レイヤーＬｕのメッキ面積より大きいことが分かる。一般に、パッケージ基板において、下部レイヤーＬｂはグラウンドの役割を行い、上部レイヤーＬｕは電子部品が実装される領域であって微細パターン構造を持つため、このようなメッキ面積差は必然的である。しかも、従来では、上部メッキ層２００のメッキ厚さＴｕと下部メッキ層１００のメッキ厚さＴｂとが同一なので、メッキ面積の大きい下部メッキ層１００のメッキ量が上部メッキ層２００のメッキ量より多かった。

このように、下部メッキ層１００のメッキ面積と上部メッキ層２００のメッキ面積とが異なる場合、上部レイヤーＬｕと下部レイヤーＬｂとの間には熱膨張係数の差が発生するしかなく、これはパッケージ基板に反りを発生させる主要因子にならざるを得ない。

従来では、パッケージ基板において多くの部分を占めるメッキ層１００、２００に対しては排除したまま、別途の補強板の挿入または半田レジスタ層の厚さ調節によって反りを防止しようとしたが、これは付随的な部分の補強による間接的な反り防止方案に過ぎなかった。

したがって、このような下部メッキ層１００のメッキ量と上部メッキ層２００のメッキ量との偏差から必然的に発生するパッケージ基板の反りを防止するための対策が至急な実情である。

そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、基板のレイヤーに形成されたメッキ層のメッキ量のバランスを合わせることにより、熱膨張係数の差による反りを最少化することが可能なパッケージ基板を提供することにある。

上記目的を達成するために、本発明の好適な実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、前記第２メッキ層のメッキ厚さが、前記第１メッキ層のメッキ厚さより大きいことを特徴とする。

ここで、前記第１メッキ層のメッキ厚さは、前記マザーボードと連結されるレイヤーに形成された全体第１メッキ層のメッキ厚さの平均値であり、前記第２メッキ層のメッキ厚さは、前記電子部品と連結されるレイヤーに形成された全体第２メッキ層のメッキ厚さの平均値であることが好ましい。

また、前記第２メッキ層の各レイヤー別メッキ厚さは、中立面を基準として対称になる前記第１メッキ層の各レイヤー別メッキ厚さより大きいことが好ましい。

更に、前記第２メッキ層のメッキ厚さは、前記第１メッキ層のメッキ厚さより１μｍ〜５μｍさらに大きいことが好ましい。

そして、前記第２メッキ層と前記第１メッキ層のメッキ面積比率が１：１．０１〜１：１．３の範囲を持つとき、前記第２メッキ層と前記第１メッキ層とのメッキ厚さ比率は、１．１：１〜１．５：１の範囲を持つことが好ましい。

また、前記電子部品と連結される最外層レイヤーに形成された第２メッキ層は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層より大きいメッキ厚さを持つことが好ましい。

本発明の特徴および利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。

これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。

本発明によれば、電子部品に連結される第２メッキ層のメッキ厚さをマザーボードに連結される第１メッキ層のメッキ厚さより大きくすることにより、第２メッキ層と第１メッキ層のメッキ量のバランスを合わせることができる。これにより、レイヤーに形成されたメッキ層のメッキ面積偏差に起因した熱膨張係数の差を無くすことにより、パッケージ基板の反り発生を最少化することができる。

また、本発明によれば、各レイヤーに形成された第２メッキ層のメッキ厚さを、これと対称になる第１メッキ層のメッキ厚さより大きく調節することにより、各レイヤー別にメッキ量の偏差を減らすことができる。これにより、パッケージ基板の層間メッキ量の偏差による反り発生を最少化することができる。

更に、本発明によれば、最外層に形成されたメッキ層のメッキ量がパッケージ基板の反りに及ぼす影響が最も大きいため、最外層に形成されたメッキ層の厚さ調節によってパッケージ基板の反り発生を最少化することが可能なパッケージ基板構造を提案する。

従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。 本発明の好適な実施例に係るパッケージ基板の概略断面図である。 ６層構造を持つパッケージ基板の断面図である。 図３に示したパッケージ基板において異なるメッキ厚さを適用するときに発生する反りの発生状態（１）を示す写真である。 図３に示したパッケージ基板において異なるメッキ厚さを適用するときに発生する反りの発生状態（２）を示す写真である。 図３に示したパッケージ基板における各レイヤー別メッキ厚さの変化による反り発生の敏感度を示すグラフである。 本発明の好適な他の実施例に係るパッケージ基板の概略断面図（１）である。 本発明の好適な他の実施例に係るパッケージ基板の概略断面図（２）である。

本発明の目的、特定の利点および新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、「第１」、「第２」などの用語は任意の量、順序または重要度を示すものではなく、構成要素を互いに区別するために使用されたもので、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。

以下に添付図面を参照しながら、本発明の好適な実施例について詳細に説明する。

図２は、本発明の好適な実施例に係るパッケージ基板の概略断面図である。図２には、８層構造を持つパッケージ基板が示されているが、これは例示的なものに過ぎず、多層構造を持ついずれのパッケージ基板も本発明の範疇内に含まれる。以下、これを参照して本実施例に係るパッケージ基板について説明する。

図２に示すように、本発明の好適な実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００のメッキ面積が、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００のメッキ面積より大きいパッケージ基板において、第２メッキ層２００のメッキ厚さＴｕが第１メッキ層１００のメッキ厚さＴｂより大きいことを特徴とする。

ここで、メッキ厚さＴｂ、Ｔｕは、特定の基準地点に対する第１および第２メッキ層１００、２００のメッキ厚さであってもよいが、パッケージ基板全体によるメッキ量を考慮して基板の反りを防止する構造を提案するために、メッキ厚さの平均値であることが好ましい。例えば、第１メッキ層１００のメッキ厚さＴｂは、第１〜第４レイヤー１Ｌ、２Ｌ、３Ｌ、４Ｌに形成された全体第１メッキ層１００のメッキ厚さの平均値を意味し、第２メッキ層２００のメッキ厚さＴｕは第５〜第８レイヤー５Ｌ、６Ｌ、７Ｌ、８Ｌに形成された全体第２メッキ層２００のメッキ厚さの平均値を意味することが好ましい。すなわち、本実施例は全体第２メッキ層２００のメッキ厚さの平均値が全体第１メッキ層１００のメッキ厚さの平均値より大きいことを特徴とする。

このように、第２メッキ層２００のメッキ厚さＴｕを第１メッキ層１００のメッキ厚さＴｂより大きく形成することにより、第２メッキ層２００のメッキ量と第１メッキ層１００のメッキ量を同一の水準に合わせることができるため、第２メッキ層２００と第１メッキ層１００の熱膨張係数のバランスを維持してパッケージ基板の反りを最少化することができる。すなわち、本発明では、電子部品の実装されるレイヤーＬｕとマザーボードに実装されるレイヤーＬｂから必然的に発生するしかないメッキ面積の偏差に起因したメッキ量の偏差を、メッキ厚さに逆偏差を適用することにより克服することができる。このようなメッキ厚さの偏差は第１メッキ層１００と第２メッキ層２００のメッキ過程においてメッキ条件を変更する簡単な方式によって調節できるため、本発明は実際量産適用性が相当高いと言えるであろう。

一方、第２メッキ層２００の各レイヤー別メッキ厚さＴｕは、中立面（ＮＰ、Ｎｅｕｔｒａｌ Ｐｌａｎｅ）を基準として対称となる第１メッキ層１００の各レイヤー別メッキ厚さＴｂより大きいことが好ましい。すなわち、第５レイヤー５Ｌに形成された第２メッキ層２００ａのメッキ厚さは第４レイヤー４Ｌに形成された第１メッキ層１００ｄのメッキ厚さより大きく、第６レイヤー６Ｌに形成された第２メッキ層２００ｂのメッキ厚さは第３レイヤー３Ｌに形成された第１メッキ層１００ｃのメッキ厚さより大きいことが好ましい。また、第７レイヤー７Ｌに形成された第２メッキ層２００ｃのメッキ厚さは第２レイヤー２Ｌに形成された第１メッキ層１００ｂのメッキ厚さより大きく、第８レイヤー８Ｌに形成された第２メッキ層２００ｄのメッキ厚さは第１レイヤー１Ｌに形成された第１メッキ層１００ａのメッキ厚さより大きいことが好ましい。

このように、対称となる各レイヤーに形成された第１メッキ層１００と第２メッキ層２００のメッキ厚さＴｂ、Ｔｕを調節することにより、各レイヤー別にメッキ量の偏差を減らすことができる。これにより、全体メッキ量が同一であっても、層間メッキ量の偏差から発生しうる反りの発生を最少化することができる。

一方、図３と図４Ａおよび図４Ｂには、レイヤー別メッキ厚さの変化によるパッケージ基板の反り発生状態を説明するための図面が示されている。具体的に、図３には、６層構造を持つパッケージ基板の断面図が示されており、図４Ａおよび図４Ｂには、図３に示したパッケージ基板において異なるメッキ厚さを適用するときに発生する反りの発生状態が示されている。下記表２には図３に示したパッケージ基板の各レイヤー別メッキ厚さが開示されている。

図３に示したパッケージ基板において、第１レイヤー１Ｌのメッキ厚さＸを変更することにより、パッケージ基板に発生する反りを測定したところ、Ｘ＝１４．３のときには図４Ａに示したようなシミュレーション結果が導出され、Ｘ＝１７．９のときには図４Ｂに示したようなシミュレーション結果が導出された。シミュレーション図において、黄色部分は反りが多く発生した部分を示し、青色部分は反りが少なく発生した部分を示す。すなわち、第１レイヤー１Ｌのメッキ厚さを、第４〜第６レイヤー４Ｌ、５Ｌ、６Ｌのメッキ厚さより小さくした場合より大きくしたとき、パッケージ基板に反りが少なく発生することが分かる。

このような測定の結果、第２メッキ層２００のメッキ厚さが第１メッキ層１００のメッキ厚さに比べて約１μｍ〜５μｍ、好ましくは約３μｍ〜５μｍ、さらに大きいとき、パッケージ基板に反りがさらに少なく発生することが分かった。また、第２メッキ層２００と第１メッキ層１００のメッキ面積比率が１：１．０１〜１：１．３の範囲を持つとき、第２メッキ層２００と第１メッキ層１００のメッキ厚さ比率が１．１：１〜１．５：１の範囲でパッケージ基板に反りが少なく発生することが分かった。

図５は、図３に示したパッケージ基板における各レイヤー別メッキ厚さの変化による反り発生の敏感度を示すグラフである。

図５から分かるように、最外層に形成されたメッキ層のメッキ厚さの変化に応じて、パッケージ基板に発生する反りの発生量が敏感に変化することが分かる。よって、必要の場合、最外層メッキ層の厚さ調節のみでもパッケージ基板の反り発生量を最少化することができる。具体的に、最外層第２メッキ層２００のメッキ厚さを最外層第１メッキ層１００のメッキ厚さより大きくすることにより、パッケージ基板の反り発生量を最少化することができる。すなわち、第１レイヤー１Ｌに形成された第１メッキ層１００ａのメッキ厚さより第６レイヤー６Ｌに形成された第２メッキ層２００ｃのメッキ厚さが大きいことが好ましい。

一方、図５より、下部半田レジスト層４００ａと上部半田レジスト４００ｂに対する厚さより、最外層に形成されたメッキ層のメッキ厚さの変化に応じてパッケージ基板に発生する反りの発生量がより敏感に変化することが分かる。従来の半田レジスト層の厚さ変化によってパッケージ基板の反り発生を減らすための多くの試みがあった。ところが、これらの試みは、図５から分かるように、メッキ層のメッキ厚さの変化なしではパッケージ基板に対する反りの改善に限界があるしかない。一方、本発明のメッキ層のメッキ厚さ変化だけでなく、半田レジスト層の厚さ変化を併行して適用できるのは自明である。

図６および図７は、本発明の好適な他の実施例に係るパッケージ基板の概略断面図である。

図６に示したパッケージ基板と図７に示したパッケージ基板との差異点は、ビアの形成方向と最外殻回路層２００ｃ、１００ａの埋込みまたは突出である。また、本実施例に係るパッケージ基板は７層構造で形成することができる。すなわち、本実施例に係るパッケージ基板は、前述した実施例（８層または６層構造のパッケージ基板）とは異なり、奇数層構造を持つ。したがって、第１メッキ層１００は第１〜第３レイヤー１Ｌ、２Ｌ、３Ｌとなり、第２メッキ層２００は第５〜第７レイヤー５Ｌ、６Ｌ、７Ｌとなる。この際、第１メッキ層１００と第２メッキ層２００の熱膨張係数のバランスを保つために、第４レイヤー４Ｌは第１メッキ層１００と第２メッキ層２００の何処にも属しないことが好ましい。

一方、第１メッキ層１００のメッキ厚さＴｂは、第１〜第３レイヤー１Ｌ、２Ｌ、３Ｌに形成された全体第１メッキ層１００のメッキ厚さの平均値になり、第２メッキ層２００のメッキ厚さＴｕは第５〜第７レイヤー５Ｌ、６Ｌ、７Ｌに形成された全体第２メッキ層１００のメッキ厚さの平均値になることは、前述したとおりである。また、本実施例は、全体第２メッキ層２００のメッキ厚さの平均値が全体第１メッキ層１００のメッキ厚さの平均値より大きいことを特徴とする。

本実施例では、中立面の役割を果たす第４レイヤー４Ｌを基準として、第２メッキ層２００の各レイヤー別メッキ厚さは、第２メッキ層２００の各レイヤーと対称になる第１メッキ層１００の各レイヤー別メッキ厚さより大きいことが好ましい。すなわち、第５レイヤー５Ｌに形成された第２メッキ層２００のメッキ厚さは第３レイヤー３Ｌに形成された第１メッキ層１００のメッキ厚さより大きく、第６レイヤー６Ｌに形成された第２メッキ層２００のメッキ厚さは第２レイヤー２Ｌに形成された第１メッキ層１００のメッキ厚さより大きいことが好ましい。また、第７レイヤー７Ｌに形成された第２メッキ層２００のメッキ厚さは第１レイヤー１Ｌに形成された第１メッキ層１００のメッキ厚さより大きいことが好ましい。

以上、本発明を具体的な実施例によって詳細に説明したが、これは本発明を具体的に説明するためのものに過ぎず、本発明に係るパッケージ基板は、これらの実施例に限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によって多様な変形と改良が可能である。

本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。

本発明は、コアレス構造を持つパッケージ基板に適用可能である。

１００ 第１メッキ層
２００ 第２メッキ層
３００ 絶縁層
４００ａ、４００ｂ 半田レジスト層
５００ バンプ
Ｌｂ、Ｌｕ レイヤー
ＮＰ 中立面

Claims (6)

1. マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、
   前記第２メッキ層のメッキ厚さが、前記第１メッキ層のメッキ厚さより厚いことを特徴とするパッケージ基板。
2. 前記第１メッキ層のメッキ厚さが、前記マザーボードと連結されるレイヤーに形成された全体第１メッキ層のメッキ厚さの平均値であり、前記第２メッキ層のメッキ厚さが、前記電子部品と連結されるレイヤーに形成された全体第２メッキ層のメッキ厚さの平均値であることを特徴とする請求項１に記載のパッケージ基板。
3. 前記第２メッキ層の各レイヤー別メッキ厚さが、中立面を基準として対称になる前記第１メッキ層の各レイヤー別メッキ厚さより大きいことを特徴とする請求項１に記載のパッケージ基板。
4. 前記第２メッキ層のメッキ厚さが、前記第１メッキ層のメッキ厚さより１μｍ〜５μｍさらに大きいことを特徴とする請求項１に記載のパッケージ基板。
5. 前記第２メッキ層と前記第１メッキ層のメッキ面積比率が１：１．０１〜１：１．３の範囲を持つとき、前記第２メッキ層と前記第１メッキ層のメッキ厚さ比率が、１．１：１〜１．５：１の範囲を持つことを特徴とする請求項１に記載のパッケージ基板。
6. 前記電子部品と連結される最外層レイヤーに形成された第２メッキ層が、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層より大きいメッキ厚さを持つことを特徴とする請求項１に記載のパッケージ基板。