JP2017045820A - 集合基板 - Google Patents
集合基板 Download PDFInfo
- Publication number
- JP2017045820A JP2017045820A JP2015166429A JP2015166429A JP2017045820A JP 2017045820 A JP2017045820 A JP 2017045820A JP 2015166429 A JP2015166429 A JP 2015166429A JP 2015166429 A JP2015166429 A JP 2015166429A JP 2017045820 A JP2017045820 A JP 2017045820A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resist layer
- volume
- substrate
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09872—Insulating conformal coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Abstract
【課題】半導体素子が安定的に作動することが可能な集合基板を課題とする。【解決手段】中央部に複数の製品領域Xが縦横の並びで配設されているとともに、外周部に中央部を取り囲む捨て代領域Yが配設された四角形状の絶縁基板1と、製品領域Xおよび捨て代領域Yに対応する絶縁基板1の上面側および下面側に配設されており、上面側と下面側とで体積が異なる導体層2と、絶縁基板1の上下面の中央部から外周部にかけて積層されたソルダーレジスト層3と、を具備して成る集合基板Aであって、導体層2の体積が小さい側の面のソルダーレジスト層3に、ソルダーレジスト層3の捨て代領域Yにおける体積が反対側の面のソルダーレジスト層3の捨て代領域Yにおける体積よりも小さくなるように複数の開口部3cが形成されている。【選択図】図1
Description
本発明は、高密度な配線導体を有する集合基板に関するものである。
図2に、従来の集合基板Bの平面図および要部拡大断面図を示す。
集合基板Bは、絶縁基板10と、導体層12と、ソルダーレジスト層13とから成る。
また、絶縁基板10は上面視において、個々の配線基板になる複数の製品領域Xと、製品領域Xを囲繞する捨て代領域Yとを有している。
なお、本例では説明の便宜上、12個の製品領域Xを記しているが実際には数十〜数百個の製品領域Xを有している。
集合基板Bは、絶縁基板10と、導体層12と、ソルダーレジスト層13とから成る。
また、絶縁基板10は上面視において、個々の配線基板になる複数の製品領域Xと、製品領域Xを囲繞する捨て代領域Yとを有している。
なお、本例では説明の便宜上、12個の製品領域Xを記しているが実際には数十〜数百個の製品領域Xを有している。
絶縁基板10は、コア用の絶縁層10aの上下面にビルドアップ用の絶縁層10bを積層して成る。
製品領域Xに対応するコア用の絶縁層10aには、複数のスルーホール14が形成されている。スルーホール14の内側には、導体層12の一部から成るスルーホール導体12aが充填されている。
製品領域Xに対応するビルドアップ用の絶縁層10bには、複数のビアホール15が形成されている。ビアホール15の内側には、導体層12の一部から成るビア導体12bが充填されている。
製品領域Xに対応するコア用の絶縁層10aには、複数のスルーホール14が形成されている。スルーホール14の内側には、導体層12の一部から成るスルーホール導体12aが充填されている。
製品領域Xに対応するビルドアップ用の絶縁層10bには、複数のビアホール15が形成されている。ビアホール15の内側には、導体層12の一部から成るビア導体12bが充填されている。
導体層12は、絶縁基板10の表面および内部に形成されている。導体層12は、例えば周知のめっき法を用いて、例えば銅めっき等の良導電性金属から形成される。
絶縁基板10の上表面に形成された導体層12の一部は、半導体素子接続パッド16として機能する。半導体素子接続パッド16には、半導体素子の電極が半田を介して接続される。
絶縁基板10の下表面に形成された導体層12の一部は、外部接続パッド17として機能する。外部接続パッド17は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層12を介して電気信号を送受信することで半導体素子が作動する。
また、導体層12が形成された絶縁基板10の熱膨張係数は、およそ10〜20ppm/℃程度である。
絶縁基板10の上表面に形成された導体層12の一部は、半導体素子接続パッド16として機能する。半導体素子接続パッド16には、半導体素子の電極が半田を介して接続される。
絶縁基板10の下表面に形成された導体層12の一部は、外部接続パッド17として機能する。外部接続パッド17は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層12を介して電気信号を送受信することで半導体素子が作動する。
また、導体層12が形成された絶縁基板10の熱膨張係数は、およそ10〜20ppm/℃程度である。
ソルダーレジスト層13は、絶縁基板10の上下表面に形成されている。上表面に形成されたソルダーレジスト層13は、半導体素子接続パッド16の中央部を露出する開口部13aを有している。下表面に形成されたソルダーレジスト層13は、外部接続パッド17の中央部を露出する開口部13bを有している。ソルダーレジスト層13は、例えば、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムをビルドアップ用の絶縁層10bの表面に塗布または貼着して熱硬化させることにより形成される。ソルダーレジスト層13の厚みは、およそ15〜20μm程度である。
また、ソルダーレジスト層13の熱膨張係数は、およそ60ppm/℃程度である。
また、ソルダーレジスト層13の熱膨張係数は、およそ60ppm/℃程度である。
ところで、上述のようにソルダーレジスト層13を加熱して硬化させる際に、絶縁基板10の熱膨張係数とソルダーレジスト層3の熱膨張係数との違いにより、絶縁基板10の上面側および下面側にソルダーレジスト層3の縮小による応力が生じている。
このような状態において、例えば配線基板10の上面側の導体層12の体積が、配線基板10の下面側の導体層12の体積よりも小さい場合に、導体層12の体積が小さい上面側の剛性が下面側の剛性に比べて小さいため、ソルダーレジスト層3の縮小応力によって集合基板Bが上面側に反り上がってしまうことがある。
特に、集合基板Bの中心部から離れた位置にある集合基板Bの角部においては応力が大きいため、反り上がりが大きくなる傾向がある。
このため、集合基板Bに半導体素子を搭載するときに、半導体素子接続パッドの高さが不均一になってしまい、半導体素子の電極と半導体素子接続パッドとを半田を介して完全に接合できず、半導体素子が安定的に作動できないという問題がある。
このような状態において、例えば配線基板10の上面側の導体層12の体積が、配線基板10の下面側の導体層12の体積よりも小さい場合に、導体層12の体積が小さい上面側の剛性が下面側の剛性に比べて小さいため、ソルダーレジスト層3の縮小応力によって集合基板Bが上面側に反り上がってしまうことがある。
特に、集合基板Bの中心部から離れた位置にある集合基板Bの角部においては応力が大きいため、反り上がりが大きくなる傾向がある。
このため、集合基板Bに半導体素子を搭載するときに、半導体素子接続パッドの高さが不均一になってしまい、半導体素子の電極と半導体素子接続パッドとを半田を介して完全に接合できず、半導体素子が安定的に作動できないという問題がある。
本発明は、集合基板の反りを抑制して半導体素子の電極と半導体素子接続パッドとを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することを課題とする。
本発明の集合基板は、中央部に複数の製品領域が縦横の並びで配設されているとともに、外周部に中央部を取り囲む捨て代領域が配設された四角形状の絶縁基板と、製品領域および捨て代領域に対応する絶縁基板の上面側および下面側に配設されており、上面側と下面側とで体積が異なる導体層と、絶縁基板の上下面の前記中央部から外周部にかけて積層されたソルダーレジスト層と、を具備して成る集合基板であって、導体層の体積が小さい側の面のソルダーレジスト層に、ソルダーレジスト層の捨て代領域における体積が反対側の面のソルダーレジスト層の捨て代領域における体積よりも小さくなるように複数の開口部が形成されていることを特徴とするものである。
本発明の集合基板によれば、導体層の体積が小さい側の面のソルダーレジスト層に、ソルダーレジスト層の捨て代領域における体積が反対側の面のソルダーレジスト層の捨て代領域における体積よりも小さくなるように複数の開口部が形成されている。このため、導体層の体積が小さく剛性の小さい側において、ソルダーレジスト層の縮小時の応力を低減することができる。これにより、集合基板の反りを抑制して半導体素子の電極と半導体素子接続パッドとを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することができる。
まず、図1を基にして本発明の集合基板Aの実施形態の一例を説明する。
集合基板Aは、絶縁基板1と、導体層2と、ソルダーレジスト層3とから成る。
また、絶縁基板1は上面視において、個々の配線基板になる複数の製品領域Xと、製品領域Xを囲繞する捨て代領域Yとを有している。
集合基板Aは、絶縁基板1と、導体層2と、ソルダーレジスト層3とから成る。
また、絶縁基板1は上面視において、個々の配線基板になる複数の製品領域Xと、製品領域Xを囲繞する捨て代領域Yとを有している。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の絶縁樹脂を含浸して硬化させた電気絶縁材料から成るコア用の絶縁層1aの上下面に、同様の絶縁樹脂から成るビルドアップ用の絶縁層1bを積層して成る。
コア用の絶縁層1aは、製品領域Xにおいて複数のスルーホール4を有している。スルーホール4の内側には、導体層2の一部から成るスルーホール導体2aが充填されている。
スルーホール4は、例えばドリル加工やブラスト加工により形成され、直径はおよそ50〜300μm程度である。
ビルドアップ用の絶縁層1bは、製品領域Xにおいて複数のビアホール5を有している。ビアホール5の内側には、導体層2の一部から成るビア導体2bが充填されている。
ビアホール5は、例えばレーザー加工により形成され、直径は、およそ30〜100μm程度である。
コア用の絶縁層1aは、製品領域Xにおいて複数のスルーホール4を有している。スルーホール4の内側には、導体層2の一部から成るスルーホール導体2aが充填されている。
スルーホール4は、例えばドリル加工やブラスト加工により形成され、直径はおよそ50〜300μm程度である。
ビルドアップ用の絶縁層1bは、製品領域Xにおいて複数のビアホール5を有している。ビアホール5の内側には、導体層2の一部から成るビア導体2bが充填されている。
ビアホール5は、例えばレーザー加工により形成され、直径は、およそ30〜100μm程度である。
導体層2は、例えば周知のセミアディティブ法やサブトラクティブ法により絶縁基板1の表面および内部に銅等の良導電性金属により形成されている。
絶縁基板1の上表面に形成された導体層2の一部は半導体素子接続パッド6として機能する。半導体素子接続パッド6には、半導体素子の電極が半田を介して接続される。
絶縁基板1の下表面に形成された導体層2の一部は外部接続パッド7として機能する。外部接続パッド7は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層2を介して電気信号を送受信することで半導体素子が作動する。
導体層2の厚みは、およそ15〜20μm程度である。本例の場合、絶縁基板1の上面側に配設された導体層2の体積は、絶縁基板1の下面側に配設された導体層2の体積よりも小さい。
絶縁基板1の上表面に形成された導体層2の一部は半導体素子接続パッド6として機能する。半導体素子接続パッド6には、半導体素子の電極が半田を介して接続される。
絶縁基板1の下表面に形成された導体層2の一部は外部接続パッド7として機能する。外部接続パッド7は、外部電気回路基板の配線導体に半田を介して接続される。
これにより、半導体素子と外部電気回路基板とが電気的に接続され、導体層2を介して電気信号を送受信することで半導体素子が作動する。
導体層2の厚みは、およそ15〜20μm程度である。本例の場合、絶縁基板1の上面側に配設された導体層2の体積は、絶縁基板1の下面側に配設された導体層2の体積よりも小さい。
ソルダーレジスト層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁シートあるいはペーストを絶縁基板1の上下表面に被着あるいは塗布して熱硬化することで形成される。上表面に形成されたソルダーレジスト層3は、半導体素子接続パッド6の中央部を露出する開口部3aを有している。下表面に形成されたソルダーレジスト層3は、外部接続パッド7の中央部を露出する開口部3bを有している。
また、導体層2の体積が小さい絶縁基板1の上表面に形成されたソルダーレジスト層3は、捨て代領域Yにおける体積が、反対側のソルダーレジスト層3の捨て代領域Yにおける体積よりも小さくなるように複数の開口部3cを有している。
開口部3cの一辺の長さは、およそ0.1mmより大きいことが好ましい。0.1mmよりも小さい場合、製造上の限界から形成が困難である。また、開口部3cは、捨て代領域Yの角部に設けることが好ましい。
また、導体層2の体積が小さい絶縁基板1の上表面に形成されたソルダーレジスト層3は、捨て代領域Yにおける体積が、反対側のソルダーレジスト層3の捨て代領域Yにおける体積よりも小さくなるように複数の開口部3cを有している。
開口部3cの一辺の長さは、およそ0.1mmより大きいことが好ましい。0.1mmよりも小さい場合、製造上の限界から形成が困難である。また、開口部3cは、捨て代領域Yの角部に設けることが好ましい。
このように、本発明の集合基板Aによれば、導体層2の体積が小さい側の面のソルダーレジスト層3に、ソルダーレジスト層3の捨て代領域Yにおける体積が反対側の面のソルダーレジスト層3の捨て代領域における体積よりも小さくなるように複数の開口部3cが形成されている。このため、導体層2の体積が小さく剛性の小さい側において、ソルダーレジスト層3の縮小時の応力を低減することができる。特に開口部3cを捨て代領域Yの角部に設けた場合、効果的に応力を低減することができる。これにより、集合基板Aの反りを抑制して半導体素子の電極と半導体素子接続パッド6とを確実に接合することで、半導体素子が安定的に作動することが可能な集合基板を提供することができる。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、図1に示したように、開口部3cが同じ大きさで配設された四角形状である例を示したが、異なる大きさの開口部3cを配設しても構わないし、開口部3cの形状を円形状や長円形状、あるいは三角形状等に形成して、これらを単独形状のみ、あるいは複数形状が混在するように配設しても構わない。
1 絶縁基板
2 導体層
3 ソルダーレジスト層
3c 開口部
A 集合基板
X 製品領域
Y 捨て代領域
2 導体層
3 ソルダーレジスト層
3c 開口部
A 集合基板
X 製品領域
Y 捨て代領域
Claims (2)
- 中央部に複数の製品領域が縦横の並びで配設されているとともに、外周部に前記中央部を取り囲む捨て代領域が配設された四角形状の絶縁基板と、前記製品領域および捨て代領域に対応する前記絶縁基板の上面側および下面側に配設されており、前記上面側と前記下面側とで体積が異なる導体層と、前記絶縁基板の上下面の前記中央部から前記外周部にかけて積層されたソルダーレジスト層と、を具備して成る集合基板であって、前記導体層の体積が小さい側の面の前記ソルダーレジスト層に、該ソルダーレジスト層の前記捨て代領域における体積が反対側の面のソルダーレジスト層の前記捨て代領域における体積よりも小さくなるように複数の開口部が形成されていることを特徴とする集合基板。
- 前記開口部が前記捨て代領域の角部に形成されていることを特徴とする請求項1記載の集合基板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166429A JP2017045820A (ja) | 2015-08-26 | 2015-08-26 | 集合基板 |
US15/245,416 US9681535B2 (en) | 2015-08-26 | 2016-08-24 | Assembled board |
CN201610718895.1A CN106488644A (zh) | 2015-08-26 | 2016-08-24 | 集合基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015166429A JP2017045820A (ja) | 2015-08-26 | 2015-08-26 | 集合基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017045820A true JP2017045820A (ja) | 2017-03-02 |
Family
ID=58096396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015166429A Pending JP2017045820A (ja) | 2015-08-26 | 2015-08-26 | 集合基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9681535B2 (ja) |
JP (1) | JP2017045820A (ja) |
CN (1) | CN106488644A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179330A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Chem Co Ltd | 多層印刷配線板とその製造方法 |
JP2007059443A (ja) * | 2005-08-22 | 2007-03-08 | Kyocera Corp | 複数個取り用配線基板 |
JP2007207781A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 多層構造のプリント配線基板およびプリント配線基板の製造方法 |
JP2011071181A (ja) * | 2009-09-24 | 2011-04-07 | Hitachi Chem Co Ltd | プリント配線板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101048638B1 (ko) * | 2004-02-24 | 2011-07-12 | 이비덴 가부시키가이샤 | 반도체 탑재용 기판 |
JP4445351B2 (ja) * | 2004-08-31 | 2010-04-07 | 株式会社東芝 | 半導体モジュール |
JP5101169B2 (ja) * | 2007-05-30 | 2012-12-19 | 新光電気工業株式会社 | 配線基板とその製造方法 |
JP5203045B2 (ja) * | 2008-05-28 | 2013-06-05 | 日本特殊陶業株式会社 | 多層配線基板の中間製品、多層配線基板の製造方法 |
US20110076472A1 (en) * | 2009-09-29 | 2011-03-31 | Jin Ho Kim | Package substrate |
JP5566720B2 (ja) * | 2010-02-16 | 2014-08-06 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
JP2013172073A (ja) | 2012-02-22 | 2013-09-02 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
JP6223909B2 (ja) * | 2013-07-11 | 2017-11-01 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP2016021535A (ja) * | 2014-07-15 | 2016-02-04 | イビデン株式会社 | プリント配線板およびその製造方法 |
-
2015
- 2015-08-26 JP JP2015166429A patent/JP2017045820A/ja active Pending
-
2016
- 2016-08-24 CN CN201610718895.1A patent/CN106488644A/zh active Pending
- 2016-08-24 US US15/245,416 patent/US9681535B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003179330A (ja) * | 2001-12-12 | 2003-06-27 | Hitachi Chem Co Ltd | 多層印刷配線板とその製造方法 |
JP2007059443A (ja) * | 2005-08-22 | 2007-03-08 | Kyocera Corp | 複数個取り用配線基板 |
JP2007207781A (ja) * | 2006-01-30 | 2007-08-16 | Fujitsu Ltd | 多層構造のプリント配線基板およびプリント配線基板の製造方法 |
JP2011071181A (ja) * | 2009-09-24 | 2011-04-07 | Hitachi Chem Co Ltd | プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
US9681535B2 (en) | 2017-06-13 |
US20170064813A1 (en) | 2017-03-02 |
CN106488644A (zh) | 2017-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017098404A (ja) | 配線基板およびその製造方法 | |
KR20140141494A (ko) | 배선 기판 | |
JP2016127148A (ja) | 配線基板の製造方法 | |
JP6105517B2 (ja) | 配線基板 | |
JP2017045820A (ja) | 集合基板 | |
JP7017995B2 (ja) | 配線基板 | |
TW201507565A (zh) | 配線基板 | |
JP2014165481A (ja) | 半導体素子実装体 | |
JP6798895B2 (ja) | 配線基板 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
JP2019079988A (ja) | 配線基板 | |
JP5935188B2 (ja) | 配線基板およびその製造方法 | |
JP2018032653A (ja) | 配線基板 | |
JP6969847B2 (ja) | 配線基板 | |
JP7128098B2 (ja) | 配線基板 | |
JP2018133549A (ja) | 集合基板およびその製造方法 | |
JP5997200B2 (ja) | 配線基板 | |
JP2016207763A (ja) | 部品内蔵配線基板およびその製造方法 | |
JP5997197B2 (ja) | 配線基板 | |
JP2014216580A (ja) | 配線基板およびその製造方法 | |
JP2014165482A (ja) | 配線基板 | |
JP5981825B2 (ja) | 配線基板 | |
JP5959562B2 (ja) | 配線基板 | |
JP2020123654A (ja) | 配線基板および実装構造 | |
JP2016072426A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190625 |