TW201507565A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201507565A
TW201507565A TW103121688A TW103121688A TW201507565A TW 201507565 A TW201507565 A TW 201507565A TW 103121688 A TW103121688 A TW 103121688A TW 103121688 A TW103121688 A TW 103121688A TW 201507565 A TW201507565 A TW 201507565A
Authority
TW
Taiwan
Prior art keywords
conductor
hole
reinforcing
semiconductor element
insulating layer
Prior art date
Application number
TW103121688A
Other languages
English (en)
Inventor
Masakazu Iino
Teruya Fujisaki
Takafumi Oyoshi
Original Assignee
Kyocera Slc Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Slc Technologies Corp filed Critical Kyocera Slc Technologies Corp
Publication of TW201507565A publication Critical patent/TW201507565A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Abstract

本發明提供一種配線基板A，係包括：絕緣層3，下面具有下層導體5；複數個半導體元件連接焊墊10，配列成格子狀於絕緣層3上的四角形狀的半導體元件搭載部1a內；通孔7a，以前述下層導體5為底面而形成在半導體元件連接焊墊10下的絕緣層3；及通孔導體9a，填充於通孔7a內，且與半導體元件連接焊墊10形成一體；且該配線基板也包含：補強用通孔7b，形成在半導體元件搭載部1a內之角部且比半導體元件連接焊墊10之配列區域1b更外側之區域的絕緣層3，且以下層導體5為底面；及補強用通孔導體9b，形成於補強用通孔7b內。

Description

配線基板
本發明係有關用以搭載半導體元件等的配線基板。
近年來，業界正進展著以行動電話及音樂播放器等所代表之電子機器的高功能化，這些電子機器所使用的配線基板係有搭載演算處理用等高功能之大型的半導體元件者。這樣的配線基板已知有例如日本特開2006-73593號公報所揭示之使用有疊層孔(stack via)構造的配線基板。
第5圖顯示搭載如此大型的半導體元件之習知的配線基板B。第5A圖係配線基板B上俯視圖，第5B圖係第5A圖的Y-Y線剖面圖。
配線基板B具備有絕緣基板21、配線導體22、以及絕緣層23。配線基板B的上面的中央部形成有用以搭載大型的半導體元件S的半導體元件搭載部21a。
絕緣基板21係由例如玻璃環氧樹脂所形成。於絕緣基板21形成有從其上面貫穿達下面之複數個貫穿孔(through hole)24。絕緣基板21的上下面及貫穿孔24 內被覆有配線導體22之一部分。絕緣基板21之上面的配線導體22係形成下層導體25。此外，絕緣基板21下面的配線導體22形成有與外部的電路基板連接的外部連接焊墊(pad)26。
絕緣層23係積層在絕緣基板21的上面。於絕緣層23形成有複數個通孔(via hole)27。絕緣層23的上面及通孔27內被覆有配線導體22的一部分。被覆在絕緣層23的上面的配線導體22係形成上層導體28。此外，通孔27內所被覆的配線導體22係形成通孔導體29。
於半導體元件搭載部21a內，有複數個半導體元件連接焊墊30配列成格子狀。半導體元件連接焊墊30藉由形成在其正下方的通孔導體29而連接於下層導體25。半導體元件連接焊墊30與其正下方的通孔導體29係形成一體。
透過焊錫而將半導體元件S的電極T連接於其分別對應的半導體元件連接焊墊30，並且透過焊錫而將外部連接焊墊26連接於外部的電路基板的配線導體。藉此，將半導體元件S電性連接於外部的電路基板而運作。
然而，如上所述一旦伴隨著電子機器的高功能化導致半導體元件S大型化後，則因以焊錫將半導體元件S連接於配線基板B時，或半導體元件S運作時的熱歷程(thermal history)，就會在半導體元件S與配線基板B之間發生較大的熱伸縮差。其結果，會在半導體元件S的 電極T和與連接於該半導體元件S的電極T連接之半導體元件連接焊墊30之間產生大熱應力。該熱應力會集中作用於與半導體元件連接焊墊30形成一體之通孔導體29和下層導體25的連接部。特別是在離開半導體元件搭載部21a之中心部而在半導體元件搭載部21a的角部，且在半導體元件S與配線基板B之間會產生最大的熱伸縮差。因此，於半導體元件搭載部21a的角部中的通孔導體29和下層導體25的接合面容易發生龜裂。其結果，則有無法使半導體元件S穩定地運作的情形。在此所謂半導體元件搭載部21a之中心部，係指半導體元件搭載部21a之一對對角線相交的交點。
本發明的主要目的係提供一種可抑制因熱應存的集中而導致通孔導體與下層導體之間發生龜裂，藉此，可使半導體元件穩定地運作的配線基板。
本發明之其他目的及優點可由以下之記載而明瞭。
本發明之配線基板，具有：絕緣基板；絕緣層，設於該絕緣基板的表面，且下面具有下層導體；複數個半導體元件連接焊墊，配列成格子狀於該絕緣層上的四角形狀的半導體元件搭載部內；通孔，以前述下層導體為底面而形成在該半導體元件連接焊墊下的前述絕緣層；及通孔導體，以與前述下層導體連接的方式填充於該通孔內，且與前述半導體元件連接焊墊形成一體；且該配線基 板也包含：補強用通孔，形成在前述半導體元件搭載部內之至少角部且比前述半導體元件連接焊墊之配列區域更外側的區域的前述絕緣層，且以前述下層導體為底面；及補強用通孔導體，以與前述下層導體連接的方式形成於該補強用通孔內。
依據本發明之配線基板，形成有：補強用通孔，以下層導體為底面，且形成在半導體元件搭載部內之角部且比半導體元件連接焊墊之配列區域更外側的區域的絕緣層、及補強用通孔導體，以與下層導體連接的方式形成於補強用通孔內。因此，能使起因於半導體元件與配線基板之熱伸縮差所產生的熱應力，分散至補強用通孔導體。藉此，能避免熱應力集中作用於半導體元件搭載部內之角部之半導體元件連接焊墊下的通孔導體與下層導體的連接部。此結果能提供可抑制通孔導體與下層導體的連接部發生龜裂，而能使半導體元件穩定地運作的配線基板。
1‧‧‧絕緣基板
1a‧‧‧半導體元件搭載部
1b‧‧‧配列區域
2‧‧‧配線基板
3‧‧‧絕緣層
3a‧‧‧第2絕緣層
4‧‧‧貫穿孔
5‧‧‧下層導體
6‧‧‧外部連接焊墊
7a‧‧‧通孔7b
7b‧‧‧補強用通孔
7c‧‧‧第2補強用通孔
8‧‧‧上層導體
9a‧‧‧通孔導體
9b、9c、9e‧‧‧補強用通孔導體
9d‧‧‧第2補強用通孔導體
10‧‧‧半導體元件連接焊墊
21‧‧‧絕緣基板
21a‧‧‧半導體元件搭載部
22‧‧‧配線導體
23‧‧‧絕緣層
24‧‧‧貫穿孔
25‧‧‧下層導體
26‧‧‧外部連接焊墊
27‧‧‧通孔
28‧‧‧上層導體
29‧‧‧通孔導體
30‧‧‧半導體元件連接焊墊
A‧‧‧配線基板
B‧‧‧配線基板
S‧‧‧半導體元件
第1A圖係顯示本發明之配線基板之一實施形態之概略俯視圖，第1B圖係第1A圖的X-X線剖面圖。
第2圖係顯示本發明之配線基板之另一實施形態之概略俯視圖。
第3圖係顯示本發明之配線基板之又另一實施形態之概略俯視圖。
第4圖係顯示本發明之配線基板之再另一實施形態之概略俯視圖。
第5A圖係顯示習知之配線基板之概略俯視圖，第5B圖係第5A圖的Y-Y線剖面圖。
依據第1A圖及第1B圖來說明本發明之配線基板之實施形態的一例。第1A圖係顯示配線基板A之俯視圖，第1B圖係第1A圖的X-X線剖面圖。
配線基板A具備有絕緣基板1、配線基板2、以及絕緣層3。於配線基板A的上面中央部形成有用以搭載半導體元件S之四角形狀的半導體元件搭載部1a。作為半導體元件A者可舉出例如演算處理用等大型的半導體元件等。
絕緣基板1係由例如玻璃環氧樹脂所形成。於絕緣基板1形成有從其上面貫穿達下面之複數個貫穿孔4。絕緣基板1的上下面被覆有配線導體2的一部分。絕緣基板1之貫穿孔4內填充有配線導體2的一部分。絕緣基板1上面的配線導體2係形成有下層導體5。絕緣基板1下面的配線導體2形成有與外部的電路基板連接的外部連接焊墊6。藉由填充在貫穿孔4內的配線導體2，使下層導體5與外部連接焊墊6電性連接。
絕緣基板1係例如以下的方式形成。首先，使電絕緣材料在壓力下熱硬化而形成絕緣板。作為電絕緣材料者可舉出例如使玻璃纖維布浸泡在環氧樹脂或雙馬來醯亞胺-三氮雜苯樹脂(bismaleimide-triazine resin)等熱硬 化性樹脂所獲得的材料等。
其次，藉由鑽孔加工、噴砂加工或雷射加工而於絕緣板形成貫穿孔的方式形成絕緣基板1。
絕緣層3係積層在絕緣基板1的上面。絕緣層3形成有複數個通孔7a及複數個補強用通孔7b。絕緣層3係例如在真空狀態下將電絕緣片積層於絕緣基板1上之後進行熱硬化而形成。作為電絕緣片者，可舉出環氧樹脂及雙馬來醯亞胺-三氮雜苯樹脂等熱硬化性樹脂所構成的薄片等。通孔7a及補強用通孔7b係以下層導體5為底面並且藉由例如雷射加工而形成。最好是在雷射加工後，對通孔7a及補強用通孔7b進行除膠渣(desmear)處理。
於絕緣層3的上面被覆有配線導體2的一部分。絕緣層3的通孔7a內及補強用通孔7b內填充有配線導體2的一部分。被覆在絕緣層3的上面的配線導體2係形成上層導體8。填充在通孔7a內的配線導體2係形成與上層導體8一體形成的通孔導體9a。填充在補強用通孔7b內的配線導體2係與上層導體8一體形成的補強用通孔導體9b。通孔導體9a及補強用通孔導體9b係將上層導體8與下層導體5予以連接。這些的上層導體8、通孔導體9a及補強用通孔導體9b係由鍍銅等良導電性材料所形成，並藉由例如半加成法(semi-additive process)來形成。
上層導體8的一部分係於半導體元件搭載部1a內形成與半導體元件S之電極T連接的半導體元件連接焊墊10。複數個半導體元件連接焊墊10於半導體元件 搭載部1a內配列成格子狀。半導體元件連接焊墊10藉由形成在其正下方的通孔導體9a而與下層導體5電性連接。格子狀圖案可為單一的圖案，也可為複數個圖案混合者。
透過焊錫而將半導體元件S之電極T電性連接於各自對應的半導體元件連接焊墊10。並且，透過焊錫而將外部連接焊墊6電性連接於外部的電路基板的配線基板。如此一來，半導體元件S即電性連接於外部的電路基板而進行運作。
如第1A圖所示，於配線基板A且於半導體元件搭載部1a內之角部並且比半導體元件連接焊墊10之配列區域1b更外側的區域的絕緣層3，形成有補強用通孔7b及補強用通孔導體9b。因此，能使起因於半導體元件S與配線基板之熱伸縮差所產生的熱應力，分散至補強用通孔導體9。藉此，能避免熱應力集中作用於半導體元件搭載部1a內之角部之半導體元件連接焊墊10下的通孔導體9a與下層導體5的連接部。如此一來，能提供可抑制通孔導體9與下層導體5的連接部發生龜裂，而能使半導體元件S穩定地運作的配線基板A。
補強用通孔7係以下層導體5為底面而形成。補強用通孔導體9b係以電性連接下層導體5的方式填充於補強用通孔7b內。
通孔導體9a的直徑大約為15至60μm的範圍。補強用通孔導體9b的直徑大約為17至70μm的範圍。而以補強用通孔導體9b的直徑比通孔導體9a的直徑 大2至10μm的範圍為佳。通孔導體9a與補強用通孔導體9b的中心間距離以在140μm以下為佳。一旦通孔導體9a與補強用通孔導體9b的中心間距離大於140μm，就會有使起因於半導體元件S與配線基板A之熱伸縮差所產生的熱應力分散至補強用通孔導體9的效果變小之虞。
本發明不限定於以上的實施形態，在不脫離本發明之要旨的範圍內，可進行各式各樣的變更及改良。
例如，上述實施形態中，如第1B圖所示，補強用通孔導體9b係填充於補強用通孔7b，惟也可如第2圖所示，補強用通孔導體9c不填充於補強用通孔7b內，而是被覆於補強用通孔7b的側面及底面。
此外，上述實施形態中，如第1A圖所示，於半導體元件搭載部1a內之角部以外並且比半導體元件連接焊墊10之配列區域1b更外側的區域的絕緣層3，未形成有補強用通孔7b，惟也可於該區域的絕緣層3，形成有補強用通孔7b及補強用通孔導體9b。
上述實施形態中，如第1B圖所示，絕緣層3係一層構造，惟也可如第3圖所示，為積層有二層以上的絕緣層。此情形下，下側的第2絕緣層3a於下面具有下層導體5a，且在補強用通孔7b的正下方形成有以第2下層導體5a為底面的第2補強用通孔7c。該第2補強用通孔7c內填充有第2補強用通孔導體9d。
再者，如第4圖所示，也可形成有從絕緣層3的上面連接至第2下層導體5a之一體的補強用通孔7d， 且於該補強用通孔7d填充補強用通孔導體9e。
形成此種補強用通孔7d時，最好是在殘留絕緣層3下面的下層導體5的外周部的狀態下形成補強用通孔7d之後，以使補強用通孔導體9e的下面連接第2下層導體5a，且補強用通孔導體9e的側面的一部分與上述下層導體5的外周部連接的方式來填充。
如此一來，以一體形成的補強用通孔導體9e不僅連接第2下層導體5a且連接下層導體5的方式，使補強用通孔導體9e與各下層導體5、5a的連接面積變大，而使補強用通孔導體9e牢固地固定在補強用通孔7d內。因此，即便是由於半導體元件S與配線基板之熱伸縮差而產生較大的熱應力，也可將熱應力分散至牢固地固定的補強用通孔導體9e。藉此，能避免熱應力集中作用於半導體元件搭載部1a內之角部之半導體元件連接焊墊10下的通孔導體9a與各下層導體5、5a的連接部。
1a‧‧‧半導體元件搭載部
1b‧‧‧配列區域
8‧‧‧上層導體
9a‧‧‧通孔導體
9b‧‧‧補強用通孔導體
10‧‧‧半導體元件連接焊墊
A‧‧‧配線基板

Claims (6)

  1. 一種配線基板，具備：絕緣基板；絕緣層，設於該絕緣基板的表面，且下面具有下層導體；複數個半導體元件連接焊墊，配列成格子狀於該絕緣層上的四角形狀的半導體元件搭載部內；通孔，以前述下層導體為底面而形成在該半導體元件連接焊墊下的前述絕緣層；及通孔導體，以與前述下層導體連接的方式填充於該通孔內，且與前述半導體元件連接焊墊形成一體；且該配線基板也包含：補強用通孔，形成在前述半導體元件搭載部內之至少角部且比前述半導體元件連接焊墊之配列區域更外側的區域的前述絕緣層，且以前述下層導體為底面；及補強用通孔導體，以與前述下層導體連接的方式形成於該補強用通孔內。
  2. 如申請專利範圍第1項所述之配線基板，其中形成前述補強用通孔之外側的區域係在前述半導體元件搭載部內。
  3. 如申請專利範圍第1項所述之配線基板，其中前述補強用通孔導體具有比通孔導體大的直徑。
  4. 如申請專利範圍第1項所述之配線基板，其中前述通孔導體與最接近該通孔導體之補強用通孔導體之中心間 距離為140μm以下。
  5. 一種配線基板，具有：絕緣基板；第1絕緣層，設於該絕緣基板的表面，且下面具有第1下層導體；複數個半導體元件連接焊墊，於該第1絕緣層上的四角形狀的半導體元件搭載部內配列成格子狀；通孔，以前述第1下層導體為底面而形成在該半導體元件連接焊墊下的前述第1絕緣層；通孔導體，以與前述第1下層導體連接的方式填充於該通孔內，且與前述半導體元件連接焊墊形成一體；及第2絕緣層，夾於前述絕緣基板與第1絕緣層之間，且於下面具有第2下層導體；且該配線基板也包含：第1補強用通孔，形成在前述半導體元件搭載部內之至少角部且比前述半導體元件連接焊墊之配列區域更外側的區域的前述第1絕緣層；第1補強用通孔導體，填充在該第1補強用通孔內；第2補強用通孔，以前述第2下層導體為底面而形成在前述第1補強用通孔之正下方的前述第2絕緣層；及第2補強用通孔導體，填充在該21補強用通孔內。
  6. 如申請專利範圍第5項所述之配線基板，其中前述第1 補強用通孔及第2補強用通孔係形成作為貫穿前述第1絕緣層及第2絕緣層之一體的通孔，且前述第1補強用通孔導體及第2補強用通孔導體係以一體的通孔導體的方式形成在該通孔內。
TW103121688A 2013-06-28 2014-06-24 配線基板 TW201507565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013135845 2013-06-28
JP2013226097A JP6096640B2 (ja) 2013-06-28 2013-10-31 配線基板

Publications (1)

Publication Number Publication Date
TW201507565A true TW201507565A (zh) 2015-02-16

Family

ID=52114500

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103121688A TW201507565A (zh) 2013-06-28 2014-06-24 配線基板

Country Status (5)

Country Link
US (1) US20150000970A1 (zh)
JP (1) JP6096640B2 (zh)
KR (1) KR20150002493A (zh)
CN (1) CN104254194A (zh)
TW (1) TW201507565A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016209480A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Combined rear cover and enhanced diffused reflector for display stack
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078247A (ja) * 2001-08-30 2003-03-14 Kyocera Corp 配線基板およびその製造方法
JP2005039241A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2006339316A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 半導体装置、半導体装置実装基板、および半導体装置の実装方法
JP2009071299A (ja) * 2007-08-23 2009-04-02 Kyocera Corp 配線基板
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP5860256B2 (ja) * 2011-09-26 2016-02-16 京セラサーキットソリューションズ株式会社 配線基板
TWI476888B (zh) * 2011-10-31 2015-03-11 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法

Also Published As

Publication number Publication date
US20150000970A1 (en) 2015-01-01
CN104254194A (zh) 2014-12-31
JP2015029033A (ja) 2015-02-12
KR20150002493A (ko) 2015-01-07
JP6096640B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
US9155196B2 (en) Wiring board
US9277657B2 (en) Wiring board
US9554462B2 (en) Printed wiring board
TW201618611A (zh) 複合佈線基板及其安裝構造體
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
TW201503777A (zh) 配線基板
US20150223318A1 (en) Multilayer wiring board
JP2011249711A (ja) 配線基板およびその実装構造体
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
TWI618199B (zh) 佈線基板
US8829361B2 (en) Wiring board and mounting structure using the same
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
TW201507565A (zh) 配線基板
JP6105517B2 (ja) 配線基板
KR101483874B1 (ko) 인쇄회로기판
JP2018120954A (ja) 配線基板
JP5997200B2 (ja) 配線基板
JP5997197B2 (ja) 配線基板
JP2008311508A (ja) 電子部品パッケージおよびその製造方法
JP2016103569A (ja) 半導体素子の実装構造
JP5959562B2 (ja) 配線基板
JP2017045820A (ja) 集合基板
KR20100082222A (ko) 인쇄회로기판 및 그 제조방법
JP2019192781A (ja) 配線基板
TW201813012A (zh) 積層型基板及其製造方法