JP2019192781A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2019192781A
JP2019192781A JP2018084066A JP2018084066A JP2019192781A JP 2019192781 A JP2019192781 A JP 2019192781A JP 2018084066 A JP2018084066 A JP 2018084066A JP 2018084066 A JP2018084066 A JP 2018084066A JP 2019192781 A JP2019192781 A JP 2019192781A
Authority
JP
Japan
Prior art keywords
insulating layer
wiring
wiring conductor
adjacent
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018084066A
Other languages
English (en)
Other versions
JP6969847B2 (ja
Inventor
拓己 大園
Takumi Osono
拓己 大園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018084066A priority Critical patent/JP6969847B2/ja
Publication of JP2019192781A publication Critical patent/JP2019192781A/ja
Application granted granted Critical
Publication of JP6969847B2 publication Critical patent/JP6969847B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】小型化が可能な配線基板を提供すること。【解決手段】積層された状態の各絶縁層2に位置するビアホール7と、最上層の絶縁層2aに、互いに4回対称の関係で位置する4つの実装領域9と、各実装領域9の互いに隣接して対向する境界同士の間に位置する4つの隣接領域10と、4つの実装領域9および隣接領域10で囲まれた状態の中央部に位置する中央領域11と、各実装領域9に位置する複数の第1電極12と、最下層の絶縁層2h下面に位置する複数の第2電極13と、各実装領域9の第1電極12および第2電極13をつなぐ配線導体3と、を有しており、配線導体3は、平面視で各実装領域9間で同じ配線パターンを含んでいるとともに互いに4回対称の位置関係にあり、同一の絶縁層2において、配線導体3は、中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組のみが中央領域11に位置している。【選択図】図4

Description

本開示は、複数の半導体素子を搭載する配線基板に関するものである。
サーバーやスーパーコンピューター等に代表される電子機器の高機能化、小型化が進むのに伴い、高機能な複数の半導体素子を高密度に実装する配線基板の開発が進められている。このような配線基板は、コア用絶縁層の上下面に、ビアホールを有する積層された状態の複数のビルドアップ用絶縁層を有している。そして、最上層のビルドアップ用絶縁層の上面に、複数の半導体素子が実装される複数の実装領域を有している。
特許第3490314号公報
上記のような配線基板は、例えば同じ形状を有する4つの半導体素子を実装する場合がある。これに対応して最上層のビルドアップ用絶縁層の上面には、4つの実装領域が4回対称の関係で位置している。これにより、互いに隣り合う半導体素子同士が、同じ配線パターンによって電気的に接続される。また、4つの実装領域の互いに隣接して対向する境界同士の間には、隣接領域が位置している。さらに、4つの実装領域および4つの隣接領域で囲まれた状態の中央部には、中央領域が位置している。各実装領域には、半導体素子と接続するための第1電極が、4つの実装領域の間で4回対称の関係で位置している。また、最下層のビルドアップ用絶縁層の下面には、外部基板と接続するための第2電極が位置している。各実装領域の第1電極と第2電極とは、ビルドアップ用絶縁層の表面およびビアホール内に位置する配線導体によってつながれている。このような配線導体は、平面視で4つの実装領域の間で同じ配線パターンを有しており、中央領域にも位置している。しかしながら、同一のビルドアップ用絶縁層において、4つのそれぞれの実装領域の第1電極と第2電極とをつなぐ配線導体が、すべて中央領域に位置する場合には、配線導体の占有面積が大きくなり、中央領域の面積を小さくすることが難しい。つまり、隣接領域を小さくして実装領域を高密度に配置することが難しいため、配線基板の小型化が困難になる虞がある。
本開示の配線基板は、積層された状態の複数の絶縁層と、それぞれの絶縁層に位置するビアホールと、最上層の絶縁層上面に、互いに4回対称の関係で位置する四角形状の4つの実装領域と、4つの実装領域の互いに隣接して対向する境界同士の間に位置する4つの隣接領域と、4つの実装領域および4つの隣接領域で囲まれた状態の中央部に位置する中央領域と、それぞれの実装領域に、4つの実装領域同士で互いに4回対称の位置関係で位置する複数の第1電極と、最下層の絶縁層下面に位置する複数の第2電極と、それぞれの絶縁層の上面または下面、およびビアホール内に位置しており、それぞれの実装領域の第1電極および第2電極をつなぐ配線導体と、を有しており、前記配線導体は、平面視で4つの実装領域間で同じ配線パターンを含んでいるとともに互いに4回対称の位置関係にあり、同一の絶縁層において、配線導体は、中央領域から隣接領域に向かって互いに180度の方向に位置する一組のみが、中央領域に位置していることを特徴とするものである。
本開示の配線基板によれば、実装領域を高密度に配置して小型化が可能な配線基板を提供することができる。
図1は、本開示に係る配線基板を説明するための概略上面図である。 図2は、本開示に係る配線基板を説明するための概略断面図である。 図3は、本開示に係る配線基板を説明するための要部平面図である。 図4は、本開示に係る配線基板を説明するための要部平面図である。 図5は、本開示に係る配線基板を説明するための要部平面図である。
図1〜図5を基に、本開示の配線基板20の実施形態例を説明する。図1は、配線基板20の概略上面図を示している。図2は、図1におけるA−A間を通る概略断面図を示している。なお、図2は、配線基板20の上面に電子部品Sが実装された状態を示している。
配線基板20は、コア用絶縁層1と、ビルドアップ用絶縁層2と、配線導体3と、ソルダーレジスト4とを備えている。配線基板20は、例えば、平面視において四角形状を有している。配線基板20の厚さは、例えば0.3〜1.5mm程度に設定されている。
コア用絶縁層1は、例えば、配線基板20の剛性を確保して配線基板20の平坦性を保持する等の機能を有している。コア用絶縁層1は、ガラスクロス、およびエポキシ樹脂またはビスマレイミドトリアジン樹脂等の絶縁材料を含んでいる。このようなコア用絶縁層1は、例えばガラスクロスにエポキシ樹脂を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。
コア用絶縁層1は、コア用絶縁層1の上下面を貫通する複数のスルーホール5を有している。互いに隣接するスルーホール5同士は、所定の隣接間隔をあけて位置している。スルーホール5の直径は、例えば100〜300μmに設定されている。スルーホール5の隣接間隔は、例えば150〜350μmに設定されている。
スルーホール5は、例えばブラスト加工やドリル加工により形成される。スルーホール5内には、配線導体3の一部により構成されているスルーホール導体6が位置している。スルーホール導体6は、コア用絶縁層1の上面および下面に位置する配線導体3同士を電気的につないでいる。
ビルドアップ用絶縁層2は、4層のビルドアップ用絶縁層2が積層された状態で、コア用絶縁層1の上面および下面にそれぞれ位置している。ビルドアップ用絶縁層2は、例えば、後で詳しく説明する配線導体3の引き出し用スペースを確保する機能を有している。ビルドアップ用絶縁層2は、絶縁粒子、およびエポキシ樹脂やポリイミド樹脂等の絶縁材料を含んでいる。
なお、便宜上、最上層から最下層に順次位置するビルドアップ用絶縁層2に、2a〜2hの符号を付して説明する。
ビルドアップ用絶縁層2は、別のビルドアップ用絶縁層2の上面または下面、コア用絶縁層1の上面または下面に位置する配線導体3を底面とする複数のビアホール7を有している。ビアホール7内には、配線導体3の一部により構成されているビアホール導体8が位置している。ビアホール導体8は、ビルドアップ用絶縁層2の上面および下面に位置している配線導体3同士を電気的につないでいる。
ビアホール7の直径は、例えば30〜100μmに設定されている。ビアホール7は、例えばレーザー加工により形成される。
このようなビルドアップ用絶縁層2は、例えばシリカが分散したエポキシ樹脂を含む樹脂フィルムを、真空下でコア用絶縁層1の表面、またはビルドアップ用絶縁層2の表面に貼着して熱硬化することで形成される。ビルドアップ用絶縁層2は、上記機能を有するため、コア用絶縁層1よりも薄い。
図3に示すように、最上層のビルドアップ用絶縁層2aの上面は、互いに4回対称の関係にある4つの実装領域9を有している。実装領域9は、例えば長方形状を有している。それぞれの実装領域9には、例えば半導体集積回路素子等の電子部品Sが実装される。実装領域9の形状は、電子部品Sの形状に合わせて正方形状であっても構わない。
なお、4回対称とは、ある中心の周りを90°回転すると自らと重なる位置関係のことを指す。本例の場合の中心Xは、それぞれの実装領域9の頂点の中で、ビルドアップ用絶縁層2aの角部に最も近い頂点同士を対角状に結んだ場合の交点である。
また、最上層のビルドアップ用絶縁層2aの上面は、4つの実装領域9の互いに隣接して対向する境界同士の間に、4つの隣接領域10を有している。言い換えれば、隣接領域10は、4回対称の中心Xを挟んで向かい合う実装領域9同士以外の実装領域9間に位置している。
さらに、最上層のビルドアップ用絶縁層2aの上面は、4つの実装領域9および4つの隣接領域10で囲まれた状態の中央部に中央領域11を有している。言い換えれば、中央領域11の周囲には、実装領域9と隣接領域10とが交互に隣接して位置している。
なお、平面視で各ビルドアップ用絶縁層2における隣接領域10および中央領域11は、ビルドアップ用絶縁層2の配線導体3を、各ビルドアップ用絶縁層2の中心部から外周部にかけて配置する領域を確保する機能を有している。
それぞれの実装領域9には、複数の第1電極12が位置している。第1電極12は、4つの実装領域9同士の間で互いに4回対称の位置関係にある。このような第1電極12の4回対称の中心も、上述の中心Xと同じである。第1電極12は、電子部品Sの電極Pと例えば半田Hを介して接続される。
最下層のビルドアップ用絶縁層2hの下面には、複数の第2電極13が位置している。第2電極13は、外部基板の電極と例えば半田を介して接続される。
第1電極12および第2電極13は、配線導体3の一部によって構成されており、例えばセミアディティブ法やサブトラクティブ法等の配線形成技術を用いて、銅等の良導電性金属により形成されている。
配線導体3は、コア用絶縁層1の上下面、ビルドアップ用絶縁層2の上面または下面、スルーホール5内、およびビアホール7内に位置している。配線導体3は、信号用配線導体3S、電源用配線導体3P、接地用配線導体3Gを含んでいる。
信号用配線導体3Sは、スルーホール導体6およびビアホール導体8を介して、第1電極12と第2電極13とを接続しており、例えば実装される電子部品Sと外部基板との間、あるいは互いに隣接する実装領域9に位置する第1電極12同士を接続しており、それぞれの実装領域9に位置する電子部品S同士の間で電気信号の伝送を行う機能を有している。
電源用配線導体3Pは、例えば配線基板20の上面に実装される電子部品Sに対して外部電源からの電力を供給する機能を有している。電源用配線導体3Pは、電子部品Sに素早くかつ外部電源からの損失を抑制して電力を供給するために、電子部品Sの直下に広い面積を占有する状態で位置することが必要である。つまり、平面視で各ビルドアップ用絶縁層2の実装領域9には、電源用配線導体3Pが優先的に位置している。
接地用配線導体3Gは、電源用配線導体3Pとの間で電位差を設けるとともに、隣接する信号用配線導体3S同士の間に生じる浮遊容量の抑制や、信号用配線導体3Sから生じる放射ノイズを吸収する機能を有している。
このような配線導体3は、例えばセミアディティブ法やサブトラクティブ法等の配線形成技術を用いて、銅等の良導電性金属により形成されている。以下に、配線基板20が有する一部のビルドアップ用絶縁層2の上面、または下面における配線導体3の位置関係を説明する。
まず、図3を基にして、上から1番目に位置するビルドアップ用絶縁層2aの上面にある配線導体3について説明する。ビルドアップ用絶縁層2aの上面には、信号用配線導体3Sの一部により構成される複数の第1電極12、電源用配線導体3P、接地用配線導体3Gが位置している。
第1電極12は、例えば円形状を有しておりそれぞれの実装領域9内に一定のピッチで縦横の並びで位置している。第1電極12の上面は、例えば半導体素子等の電子部品Sの電極Pと半田Hを介して接続される。第1電極12のピッチは、隣接するそれぞれの第1電極12の中心間距離のことを指す。第1電極12のピッチは、例えば、対向して実装される電子部品Sの電極Pの並びに対応して設定されている。第1電極12の下面は、ビアホール導体8とつながっている。そして、ビアホール導体8の下面が、上から2番目に位置するビルドアップ用絶縁層2bの上面にある信号用配線導体3Sとつながっており、順次下層の信号用配線導体3Sとつながっている。第1電極12の直径は、例えば100〜200μmに設定されている。第1電極12のピッチは、例えば130〜230μmに設定されている。
電源用配線導体3Pは、例えば長円形状を有しておりそれぞれの実装領域9内に5つずつ位置している。電源用配線導体3Pの上面は、例えば電子部品Sの電極Pと半田Hを介して接続される。電源用配線導体3Pの下面は、ビアホール導体8とつながっている。そして、ビアホール導体8の下面が、上から2番目に位置するビルドアップ用絶縁層2bの上面にある電源用配線導体3Pとつながっており、順次下層の電源用配線導体3Pとつながっている。
接地用配線導体3Gは、第1電極12および電源用配線導体3Pの周囲に間隔をあけて位置している。接地用配線導体3Gは、平面形状を有している。接地用配線導体3Gの上面は、例えば電子部品Sの電極Pと半田Hを介して接続される。接地用配線導体3Gの下面は、ビアホール導体8とつながっている。そして、ビアホール導体8の下面が、上から2番目に位置するビルドアップ用絶縁層2bの上面にある接地用配線導体3Gとつながっており、順次下層の接地用配線導体3Gとつながっている。
次に、図4を基にして、下から4番目に位置するビルドアップ用絶縁層2eの下面にある配線導体3について説明する。配線導体3は、信号用配線導体3S、電源用配線導体3
P、接地用配線導体3Gを含んでいる。
信号用配線導体3Sは、両端部にビアランド15Sを有する線状をしている。一方のビアランド15Sは、ビルドアップ用絶縁層2eに位置するビアホール導体8を介して上層の信号用配線導体3Sにつながっている。他方のビアランド15Sは、下から3番目に位置するビルドアップ用絶縁層2fにあるビアホール導体8につながっており、順次下層の信号用配線導体3Sとつながっている。線状の信号用配線導体3Sの幅は、例えば12〜50μmに設定されている。ビアランド15Sの直径は、例えば90〜100μmに設定されている。
信号用配線導体3Sは、平面視で中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組の配線導体3Saと、隣接領域10からビルドアップ用絶縁層2eの外周部に向かって互いに180度の方向に位置する一組の配線導体3Sbとを有している。上記の配線導体3Saおよび配線導体3Sb同士は、互いに90度異なる方向に向かって位置している。
このように、中央領域11に位置する信号用配線導体3Saは、上記の位置関係にある一組だけであることから、一組の配線導体3同士が、互いに絶縁性を確保することができる分だけ(上記180度の方向に対して90度の方向に)間隔を設けておけば、中央領域11が小さくなっても配線導体3同士が重なることが無い。言い換えれば配線導体3同士が中央領域11において交差する状態を回避することができるので、中央領域11が小さくなるように4つの実装領域9同士の間隔を小さくすることが可能になる。これにより、平面視における配線基板20の小型化が可能になる。
電源用配線導体3Pは、円形状のビアランド16Pとして位置している。ビアランド16Pの上面は、ビルドアップ用絶縁層2eに位置するビアホール導体8を介して上層の電源用配線導体3Pにつながっている。ビアランド16Pの下面は、下から3番目に位置するビルドアップ用絶縁層2fのビアホール導体8を介して下層の電源用配線導体3Pにつながっており、順次下層の電源用配線導体3Pとつながっている。
接地用配線導体3Gは、信号用配線導体3Sおよび電源用配線導体3Pの周囲に所定の間隔をあけて位置している。接地用配線導体3Gは、平面形状を有している。接地用配線導体3Gの上面は、ビルドアップ用絶縁層2eに位置するビアホール導体8を介して上層の接地用配線導体3Gとつながっており、接地用配線導体3Gの下面は、ビルドアップ用絶縁層2fに位置するビアホール導体8につながっており、順次下層の接地用配線導体3Gとつながっている。
次に、図5を基にして、下から2番目に位置するビルドアップ用絶縁層2gの下面にある配線導体3について説明する。配線導体3は、信号用配線導体3S、電源用配線導体3P、接地用配線導体3Gを含んでいる。
信号用配線導体3Sは、両端部にビアランド15Sを有する線状をしている。一方のビアランド15Sは、ビルドアップ用絶縁層2gに位置するビアホール導体8を介して上層の信号用配線導体3Sにつながっている。他方のビアランド15Sは、最下層に位置するビルドアップ用絶縁層2hのビアホール導体8を介して、ビルドアップ用絶縁層2hの下面に位置する第2電極13とつながっている。
信号用配線導体3Sは、平面視で中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組の配線導体3Saと、隣接領域10からビルドアップ用絶縁層2gの外周部に向かって180度の方向に位置する一組の配線導体3Sbとを有している。
このように、中央領域11に位置する信号用配線導体3Saは、上記の位置関係にある一組だけであることから、一組の配線導体3同士が、絶縁性を確保することができる分だけ(上記180度の方向に対して90度の方向に)間隔を設けておけば、中央領域11が小さくなっても配線導体3同士が重なることが無い。言い換えれば配線導体3同士が中央領域11において交差する状態を回避することができるので、中央領域11が小さくなるように4つの実装領域9同士の間隔を小さくすることが可能になる。
なお、中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組の信号用配線導体3Saに関しては、下から4番目のビルドアップ用絶縁層2eに位置するものと、下から2番目のビルドアップ用絶縁層2gに位置するものとが互いに90度回転した状態で位置している。これにより、配線導体3が、平面視で4つの実装領域9の間で同じ配線パターンを含んでいる場合に、中央領域11が小さくなるように4つの実装領域9同士の間隔を小さくすることが可能になる。
電源用配線導体3Pは、円形状のビアランド16Pとして位置している。ビアランド16Pの上面は、ビルドアップ用絶縁層2gに位置するビアホール導体8を介して上層の電源用配線導体3Pにつながっている。ビアランド16Pの下面は、最下層に位置するビルドアップ用絶縁層2hのビアホール導体8を介して、ビルドアップ用絶縁層2hの下面に位置する電源用配線導体3Pとつながっている。
接地用配線導体3Gは、信号用配線導体3Sおよび電源用配線導体3Pの周囲に所定の間隔をあけて位置している。接地用配線導体3Gは、平面形状を有している。接地用配線導体3Gの上面は、ビルドアップ用絶縁層2gに位置するビアホール導体8を介して上層の接地用配線導体3Gにつながっている。接地用配線導体3Gの下面は、最下層に位置するビルドアップ用絶縁層2hのビアホール導体8を介して、ビルドアップ用絶縁層2hの下面に位置する接地用配線導体3Gとつながっている。
ソルダーレジスト4は、最上層のビルドアップ用絶縁層2aの上面および最下層のビルドアップ用絶縁層2hの下面に位置している。上面のソルダーレジスト4は、第1電極12を露出する開口4aを有している。下面のソルダーレジスト4は、第2電極13を露出する開口4bを有している。
このようなソルダーレジスト4は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂のフィルムをビルドアップ用絶縁層2の上面または下面に貼着して、所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。ソルダーレジスト4は、例えば配線基板20に電子部品Sを実装するときの熱から配線導体3を保護する機能を有している。
このように、本開示に係る配線基板20は、積層された状態の複数のビルドアップ用絶縁層2と、それぞれのビルドアップ用絶縁層2に位置するビアホール7とを有している。最上層のビルドアップ用絶縁層2aの上面には、互いに4回対称の関係にある四角形状の4つの実装領域9と、4つの実装領域9の互いに隣接して対向する境界同士の間にある4つの隣接領域10と、4つの実装領域9および4つの隣接領域10で囲まれた状態の中央部にある中央領域11と、が位置している。それぞれの実装領域9には、4つの実装領域9同士で互いに4回対称の関係にある複数の第1電極12が位置している。最下層のビルドアップ用絶縁層2hの下面には、複数の第2電極13が位置している。それぞれのビルドアップ用絶縁層2の上面または下面、およびビアホール7内には、それぞれの実装領域9の第1電極12および第2電極13をつなぐ配線導体3が位置している。配線導体3は
、平面視で4つの実装領域9の間で同じ配線パターンを含んでいるとともに互いに4回対称の位置関係にある。また、同一のビルドアップ用絶縁層2において、配線導体3は、中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組のみが、中央領域11に位置している。
つまり、中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組の配線導体3同士が、絶縁性を確保することができる分だけ(上記180度の方向に対して90度の方向に)間隔を設けておけば、中央領域11が小さくなっても配線導体3同士が重なることが無い。言い換えれば配線導体3同士が中央領域11において交差する状態を回避することができるので、中央領域11が小さくなるように4つの実装領域9同士の間隔を小さくすることが可能になる。これにより、配線基板20を小型化することが可能になる。
なお、本例の配線基板20においては、配線導体3が、平面視で4つの実装領域9の間で同じ配線パターンを含んでいるとともに互いに4回対称の位置関係にある。この場合には、2層のビルドアップ用絶縁層2が、中央領域11から隣接領域10に向かって互いに180度の方向に位置する一組の配線導体3をそれぞれ有するとともに、それぞれのビルドアップ用絶縁層2が有する配線導体3が互いに90度回転した状態で位置している。
これにより、配線導体3が、平面視で4つの実装領域9の間で同じ配線パターンを含みつつ、中央領域11が小さくなるように4つの実装領域9同士の間隔を小さくすることが可能になる。これにより、配線基板20を小型化することが可能になる。
例えば、4つの実装領域9の平面視における外形寸法が31mm×23mmの矩形状であり、ビアホールのピッチが150〜200μm程度であり、配線導体の線幅および隣接間隔が20〜50μm程度であり、中央領域11から各隣接領域10に向かって延びる配線導体3Saの数がそれぞれ50〜100本ずつであるとき、4つの実装領域9の配線導体3を全て中央領域11に集めたときに比べて、配線基板20全体の外形寸法を80〜95%程度に小さくすることができる。
1 コア用絶縁層
2 ビルドアップ用絶縁層
3 配線導体
7 ビアホール
9 実装領域
10 隣接領域
11 中央領域
12 第1電極
13 第2電極
20 配線基板

Claims (2)

  1. 積層された状態の複数の絶縁層と、
    それぞれの前記絶縁層に位置するビアホールと、
    最上層の前記絶縁層上面に、互いに4回対称の関係で位置する四角形状の4つの実装領域と、
    4つの前記実装領域の互いに隣接して対向する境界同士の間に位置する4つの隣接領域と、
    4つの前記実装領域および4つの前記隣接領域で囲まれた状態の中央部に位置する中央領域と、
    それぞれの前記実装領域に、4つの前記実装領域同士で互いに4回対称の位置関係で位置する複数の第1電極と、
    最下層の前記絶縁層下面に位置する複数の第2電極と、
    それぞれの前記絶縁層の上面または下面、および前記ビアホール内に位置しており、それぞれの前記実装領域の前記第1電極および前記第2電極をつなぐ配線導体と、を有しており、
    前記配線導体は、平面視で4つの前記実装領域間で同じ配線パターンを含んでいるとともに互いに4回対称の位置関係にあり、
    同一の前記絶縁層において、前記配線導体は、前記中央領域から前記隣接領域に向かって互いに180度の方向に位置する一組のみが、前記中央領域に位置していることを特徴とする配線基板。
  2. 2層の前記絶縁層が、前記中央領域から前記隣接領域に向かって互いに180度の方向に位置する一組の前記配線導体をそれぞれ有するとともに、それぞれの前記絶縁層が有する前記配線導体が互いに90度回転した状態で位置していることを特徴とする請求項1に記載の配線基板。
JP2018084066A 2018-04-25 2018-04-25 配線基板 Active JP6969847B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018084066A JP6969847B2 (ja) 2018-04-25 2018-04-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018084066A JP6969847B2 (ja) 2018-04-25 2018-04-25 配線基板

Publications (2)

Publication Number Publication Date
JP2019192781A true JP2019192781A (ja) 2019-10-31
JP6969847B2 JP6969847B2 (ja) 2021-11-24

Family

ID=68387846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018084066A Active JP6969847B2 (ja) 2018-04-25 2018-04-25 配線基板

Country Status (1)

Country Link
JP (1) JP6969847B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112748A (en) * 1980-01-25 1981-09-05 Ibm Package assembly
JP2007173606A (ja) * 2005-12-22 2007-07-05 Renesas Technology Corp 電子装置及びその製造方法
JP2012109386A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112748A (en) * 1980-01-25 1981-09-05 Ibm Package assembly
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
JP2007173606A (ja) * 2005-12-22 2007-07-05 Renesas Technology Corp 電子装置及びその製造方法
JP2012109386A (ja) * 2010-11-17 2012-06-07 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
JP6969847B2 (ja) 2021-11-24

Similar Documents

Publication Publication Date Title
KR102691316B1 (ko) 인쇄회로기판
US9883592B2 (en) Wiring board and method for manufacturing the same
KR20080076241A (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2017098404A (ja) 配線基板およびその製造方法
JP2008218931A (ja) 多層プリント配線板及びその製造方法
JP2015146346A (ja) 多層配線板
JP2019145760A (ja) インタポーザ及びこれを含むプリント回路基板
JP2016171119A (ja) 回路基板及びその製造方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2020013924A (ja) 回路基板及び回路基板の製造方法
TWI706518B (zh) 佈線基板
JP6969847B2 (ja) 配線基板
JP7002321B2 (ja) 配線基板
JP7128098B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP2016134476A (ja) プリント配線板及びプリント配線板の製造方法
JP2008034755A (ja) ビルドアッププリント配線板
KR102262073B1 (ko) 배선 기판
JP2015126153A (ja) 配線基板
JP5808055B2 (ja) 配線基板
KR20190099738A (ko) 인쇄회로기판
JP2019096809A (ja) 配線基板
KR20170083464A (ko) 인쇄회로기판
JP5997200B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211026

R150 Certificate of patent or registration of utility model

Ref document number: 6969847

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150