JP5981825B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5981825B2
JP5981825B2 JP2012217125A JP2012217125A JP5981825B2 JP 5981825 B2 JP5981825 B2 JP 5981825B2 JP 2012217125 A JP2012217125 A JP 2012217125A JP 2012217125 A JP2012217125 A JP 2012217125A JP 5981825 B2 JP5981825 B2 JP 5981825B2
Authority
JP
Japan
Prior art keywords
wiring board
frame
bonding
resist layer
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012217125A
Other languages
English (en)
Other versions
JP2014072362A (ja
Inventor
敬三 櫻井
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012217125A priority Critical patent/JP5981825B2/ja
Priority to US14/040,358 priority patent/US9282642B2/en
Publication of JP2014072362A publication Critical patent/JP2014072362A/ja
Application granted granted Critical
Publication of JP5981825B2 publication Critical patent/JP5981825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、上面に半導体素子が搭載される素子搭載部を有するベース配線基板の上面に、素子搭載部を囲繞する開口部を有するフレーム配線基板を接合して成る配線基板に関するものである。
図4(a)および(b)に、半導体素子Sが搭載されるベース配線基板30と、フレーム配線基板40とが接合されて成る従来の配線基板Bの一例を示す。配線基板Bは、複数の製品領域X2と、製品領域X2の周囲に一体的に形成された捨て代領域Y2とを有しており、製品領域X2同士の間、および製品領域X2と捨て代領域Y2との間を切断することで、個々の製品が同時に多数個製造される。
ベース配線基板30は、上下に貫通する複数のスルーホール22を有する絶縁基板21と、絶縁基板21の上下面およびスルーホール22内に被着された配線導体層23と、絶縁基板21と配線導体層23の上に被着されたソルダーレジスト層24とを有している。なお、スルーホール22の内部は孔埋め樹脂により充填されている。
ベース配線基板30の上面には、半導体素子Sを搭載するための素子搭載部21aが形成されている。この素子搭載部21aには、半導体素子Sの電極Tと電気的に接続するための複数の半導体素子接続パッド25が配線導体層23の一部により形成されている。これらの半導体素子接続パッド25は、ソルダーレジスト層24に設けた開口部24a内に露出している。そして、この半導体素子接続パッド25に半導体素子Sの電極Tを半田バンプHを介して接続することにより、半導体素子Sとベース配線基板30とが電気的に接続される。さらに、ベース配線基板30の上面には、フレーム配線基板40が接合される枠状のフレーム接合部21bが素子搭載部21aを囲繞するようにして形成されている。このフレーム接合部21bには、フレーム配線基板40と電気的に接続するための複数の第1の接合パッド26が配線導体層23の一部により形成されている。これらの第1の接合パッド26は、ソルダーレジスト層24に設けた開口部24b内に露出している。なお、これらの第1の接合パッド26と半導体素子接続パッド25の一部とは、互いに電気的に接続されている。また、ベース配線基板30の下面には、外部の電気回路基板と接続するための複数の外部接続パッド27が配線導体層23の一部により形成されている。これらの外部接続パッド27は、ソルダーレジスト層24に設けた開口部24c内に露出している。これらの外部接続パッド27は、スルーホール22を介して半導体素子接続パッド25に電気的に接続されている。
フレーム配線基板40は、上下に貫通する複数のスルーホール32を有する絶縁基板31と、絶縁基板31やスルーホール32内に被着された配線導体層33と、絶縁基板31の上下面に被着されたソルダーレジスト層34とを有している。なお、スルーホール32の内部は孔埋め樹脂により充填されている。このフレーム配線基板40には、素子搭載部21aを囲繞する大きさの開口部35が形成されている。また、フレーム配線基板40の下面には、ベース基板30の第1の接合パッド26に対応する位置に複数の第2の接合パッド36が配線導体層33の一部により形成されている。これらの第2の接合パッド36は、ソルダーレジスト層34に設けた開口部34a内に露出している。そして、これらの第2の接合パッド36と第1の接合パッド26とが半田バンプHを介して互いに接合されており、これによりベース配線基板30の配線導体層23の一部とフレーム配線基板40の配線導体33とが電気的に接続されている。また、フレーム配線基板40の上面には、複数の第3の接合パッド37が配線導体層33の一部により形成されている。これらの第3の接合パッド37は、ソルダーレジスト層34に設けた開口部34b内に露出している。この第3の接合パッド37には、さらに他の配線基板や導電性の蓋体が開口部35を覆うようにして接合される。
さらに、フレーム接合部21b上におけるベース配線基板30とフレーム配線基板40との間には、封止樹脂38が充填されている。この封止樹脂38は、ベース配線基板30とフレーム配線基板40とを強固に接合するとともに、ベース配線基板30とフレーム配線基板40との接合部から素子搭載部21a側に水分や異物などが隙間に浸入することを防止することで半導体素子Sを保護する機能を有している。
ところで、ベース配線基板30上にフレーム配線基板40を接合するには、以下の方法が採用されている。まず、ベース配線基板30の第1の接合パッド26またはフレーム配線基板40の第2の接合パッド36の少なくとも一方に半田バンプH用の半田を溶着する。半田の溶着には、半田ペーストを印刷した後にリフローさせる方法や、半田ボールを載置した後にリフローさせる方法を用いる。次に、互いに対応する第1の接合パッド26と第2の接合パッド36とが対向するようにベース配線基板30上にフレーム配線基板40を載置するとともに半田をリフローさせ、それぞれ対応する第1の接合パッド26と第2の接合パッド36とをリフローされた半田から成る半田バンプHを介して接合する。このとき、フレーム接合部21b上におけるベース配線基板30とフレーム配線基板40との間には、半田バンプHに対応する高さの隙間が形成される。次に、フレーム接合部21b上におけるベース配線基板30とフレーム配線基板40との隙間に液状の封止樹脂38を注入するとともに硬化させる。なお、ベース配線基板30とフレーム配線基板40との間に液状の封止樹脂38を注入するには、フレーム配線基板40の上面から下面にかけて貫通する樹脂注入孔39を複数設けておくとともに、フレーム配線基板40の上面側から樹脂注入孔39を介して封止樹脂38を注入する方法が採用されている。
ところが、フレーム配線基板40の上面側から樹脂注入孔39を介してベース配線基板30とフレーム配線基板40との間に液状の封止樹脂38を注入するときに液状の封止樹脂38がベース配線基板30上をフレーム接合部21bから素子搭載部21a側に流れ出てしまい、流れ出た封止樹脂38が半導体素子接続パッド25を被覆してしまうことがある。このため、半導体素子Sの電極Tと半導体素子接続パッド25との正常な接続が阻害されてしまい、半導体素子Sを安定的に作動することが困難になる場合がある。
特許第3161706号公報
本発明は、封止樹脂がベース配線基板の素子搭載部側に流れ出ることを防止して、半導体素子の電極と半導体素子接続パッドとを良好に接続することを可能とし、それにより半導体素子を安定的に作動させることができる配線基板を提供することを課題とする。
本発明の配線基板は、上面に素子搭載部および素子搭載部を囲繞する枠状のフレーム接合部を有する平板状のベース配線基板と、フレーム接合部上に接合されており、素子搭載部を囲繞する開口部を有するフレーム配線基板とを具備して成り、フレーム接合部に設けられた複数の第1の接合パッドと、フレーム配線基板の下面における第1の接合パッドと対応する位置に設けられた複数の第2の接合パッドとを半田バンプを介して接合するとともに、フレーム接合部上のベース配線基板とフレーム配線基板との間に封止樹脂を充填して成る配線基板であって、ベース配線基板の上面に第1の接合パッドを露出させるソルダーレジスト層が素子搭載部からフレーム接合部にかけて被着されているとともにソルダーレジスト層におけるフレーム接合部上に厚み方向に突起する枠状の突起部が形成されており、かつ突起部とフレーム配線基板との間に封止樹脂が突起部より内側のソルダーレジスト層上に流れ出ないように収容されていることを特徴とするものである。
本発明の配線基板の製造方法は、上面に素子搭載部および素子搭載部を囲繞する枠状のフレーム接合部を有するとともにフレーム接合部に複数の第1の接合パッドが形成されており、かつ第1の接合パッドを露出させるとともにフレーム接合部において厚み方向に突起する枠状の突起部を有するソルダーレジスト層が素子搭載部からフレーム接合部にかけて被着された平板状のベース配線基板と、素子搭載部を囲繞する大きさの開口部を有するとともに、下面における第1の接合パッドに対応する位置に複数の第2の接合パッドが形成されたフレーム配線基板とを準備する工程と、次に、ベース配線基板とフレーム配線基板とを、それぞれ対応する第1の接合パッドと第2の接合パッドとが対向するように配置するとともに、対向する第1の接合パッドと第2の接合パッドとを半田バンプを介して接合する工程と、次に、突起部とフレーム配線基板との間に封止樹脂を、突起部より内側のソルダーレジスト層上に流れ出ないように注入するとともに硬化させる工程とを行なうことを特徴とするものである。
本発明の配線基板によれば、ベース配線基板の素子搭載部からフレーム接合部にかけて被着されたソルダーレジスト層におけるフレーム接合部上に、厚み方向に突起する枠状の突起部が形成されている。そして、この突起部とフレーム配線基板との間に封止樹脂が充填されており、封止樹脂が突起部よりも内側のソルダーレジスト層上に流れ出ないように突起部とフレーム配線基板との間に収容されている。したがって、封止樹脂が半導体素子接続パッドを被覆することはなく、半導体素子の電極と半導体素子接続パッドとを良好に接続することができる。それにより、半導体素子を安定的に作動させることが可能な配線基板を提供することができる。
本発明の配線基板の製造方法によれば、ベース配線基板は、素子搭載部からフレーム接合部にかけて被着されたソルダーレジスト層におけるフレーム接合部上に、厚み方向に突起する枠状の突起部を有している。そして、この突起部より内側のソルダーレジスト層上に流れ出ないように封止樹脂を注入するとともに硬化させることから封止樹脂が半導体素子接続パッドを被覆することはない。したがって、半導体素子の電極と半導体素子接続パッドとを良好に接続して半導体素子を安定的に作動させることが可能な配線基板を提供することができる。なお、突起部とフレーム配線基板との間に封止樹脂を注入すると、突起部の内周縁とフレーム配線基板の開口部の開口縁との間において、注入された封止樹脂を突起部とフレーム配線基板との間に留めようとする表面張力が働く。これにより、突起部よりも内側のソルダーレジスト層上に流れ出ないように封止樹脂を注入することが容易となる。
図1(a)および(b)は、本発明の配線基板の実施の形態の一例を示す概略断面図および平面図である。 図2は、図1に示す配線基板の要部拡大断面図である。 図3(a)〜(c)は、本発明の配線基板の製造方法における工程ごとの状態を示す概略断面図である。 図4(a)および(b)は、従来の配線基板の実施の形態の一例を示す概略断面図および平面図である。
次に、本発明の配線基板の実施形態の一例を図1(a)、(b)および図2を基に詳細に説明する。
図1(a)に半導体素子Sが搭載されるベース配線基板10と、フレーム配線基板20とが接合されて成る配線基板Aの一例を示す。配線基板Aは、複数の製品領域X1と、製品領域X1の周囲に一体的に形成された捨て代領域Y1とを有しており、製品領域X1同士の間、および製品領域X1と捨て代領域Y1との間を切断することで、個々の製品が同時に多数個製造される。
ベース配線基板10は、上下に貫通する複数のスルーホール2を有する絶縁基板1と、絶縁基板1の上下面およびスルーホール2内に被着された配線導体層3と、絶縁基板1および配線導体層3上に被着されたソルダーレジスト層4とを有している。なお、スルーホール2の内部は孔埋め樹脂により充填されている。
ベース配線基板10の上面には、半導体素子Sを搭載するための素子搭載部1aが形成されている。この素子搭載部1aには、半導体素子Sの電極Tと電気的に接続するための複数の半導体素子接続パッド5が配線導体層3の一部により形成されている。これらの半導体素子接続パッド5は、ソルダーレジスト層4に設けた開口部4a内に露出している。そして、この半導体素子接続パッド5に半導体素子Sの電極Tを半田バンプHを介して接続することにより、半導体素子Sとベース配線基板10とが電気的に接続される。さらに、ベース配線基板10の上面には、フレーム配線基板20が接合される枠状のフレーム接合部1bが素子搭載部1aを囲繞するようにして形成されている。このフレーム接合部1bには、フレーム配線基板20と電気的に接続するための複数の第1の接合パッド6が配線導体層3の一部により形成されている。これらの第1の接合パッド6は、ソルダーレジスト層4に設けた開口部4b内に露出している。なお、これらの第1の接合パッド6と半導体素子接続パッド5の一部とは、互いに電気的に接続されている。また、ベース配線基板10の下面には、外部の電気回路基板と接続するための複数の外部接続パッド7が配線導体層3の一部により形成されている。これらの外部接続パッド7は、ソルダーレジスト層4に設けた開口部4c内に露出している。これらの外部接続パッド7は、スルーホール2を介して半導体素子接続パッド5に電気的に接続されている。さらにベース配線基板10には、その下面からフレーム接合部1b上面にかけて貫通する樹脂注入孔8が複数形成されている。この樹脂注入孔8を介して後述する封止樹脂18がベース配線基板10のフレーム接合部1bとフレーム配線基板20との間に充填されている。
フレーム配線基板20は、上下に貫通する複数のスルーホール12を有する絶縁基板11と、絶縁基板11やスルーホール12内に被着された配線導体層13と、絶縁基板11の上下面に被着されたソルダーレジスト層14とを有している。なお、スルーホール12の内部は孔埋め樹脂により充填されている。このフレーム配線基板20には、素子搭載部1aを囲繞する大きさの開口部15が形成されている。また、フレーム配線基板20の下面にはベース配線基板10の第1の接合パッド6に対応する位置に複数の第2の接合パッド16が配線導体層13の一部により形成されている。これらの第2の接合パッド16は、ソルダーレジスト層14に設けた開口部14a内に露出している。そして、これらの第2の接合パッド16と第1の接合パッド6とが半田バンプHを介して互いに接合されており、これによりベース配線基板10の配線導体層3の一部とフレーム配線基板20の配線導体層13とが電気的に接続されている。また、フレーム配線基板20の上面には、複数の第3の接合パッド17が配線導体層13の一部により形成されている。これらの第3の接合パッド17は、ソルダーレジスト層14に設けた開口部14b内に露出している。この第3の接合パッド17には、さらに他の配線基板や導電性の蓋体が開口部15を覆うようにして接合される。さらに、フレーム接合部1bにおけるベース配線基板10とフレーム配線基板20との間には、封止樹脂18が充填されている。この封止樹脂18は、ベース配線基板10とフレーム配線基板20とを強固に接合するとともに、ベース配線基板10とフレーム配線基板20との接合部から素子搭載部1a側に水分や異物などが隙間に浸入することを防止することで半導体素子Sを保護する機能を有している。
絶縁基板1、11は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。また、配線導体層3、13は例えば銅箔や銅めっき等の良導電性材料により形成されている。そして、ソルダーレジスト層4、14は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。
なお、本例の配線基板Aにおいては、図2に示すように、ベース配線基板10のフレーム接合部1bにおけるソルダーレジスト層4に枠状の突起部9が形成されている。突起部9は、ソルダーレジスト層4と実質的に同じソルダーレジスト材料から成り、素子搭載部1aを取り囲んだ状態で厚み方向に突起している。そして、この突起部9とフレーム配線基板20との間に封止樹脂18が充填されており、封止樹脂18は突起部9よりも内側のソルダーレジスト層4上に流れ出ないように突起部9とフレーム配線基板20との間に収容されている。したがって、本例の配線基板Aによれば、封止樹脂18が半導体素子接続パッド5を被覆することはなく、半導体素子Sの電極Tと半導体素子接続パッド5とを良好に接続することができる。それにより、半導体素子Sを安定的に作動させることが可能となる。なお、封止樹脂18は、樹脂注入孔8を介して突起部9とフレーム配線基板20との間に充填されており、このような突起部9が形成されていることにより、後述するように、封止樹脂18を突起部9とフレーム配線基板20との間に充填するときに、封止樹脂18が突起部9より内側のソルダーレジスト層4上に流れ出ないように収容することが容易となる。
次に、本発明の配線基板の製造方法の一例について、図3(a)〜(c)を基にして詳細に説明する。なお、図3(a)〜(c)において、図1を基に説明した配線基板Aと同一の箇所には同一の符号を付し、その詳細な説明は省略する。まず、図3(a)に示すように、ベース配線基板10とフレーム配線基板20とを準備する。
ベース配線基板10は、上述したように、上下に貫通する複数のスルーホール2を有する絶縁基板1と、絶縁基板1の上下面およびスルーホール2内に被着された配線導体層3と、絶縁基板1および配線導体層3上に被着されたソルダーレジスト層4とを有している。ベース配線基板10の上面には、素子搭載部1aおよび素子搭載部1aを囲繞する枠状のフレーム接合部1bが形成されている。素子搭載部1aには、複数の半導体素子接続パッド5が形成されている。また、フレーム接合部1bには、複数の第1の接合パッド6が形成されている。ベース配線基板10の下面には外部接続パッド7が形成されている。これらの半導体素子接続パッド5と第1の接合パッド6と外部接続パッド7とは、対応するもの同士が電気的に接続されている。上面側のソルダーレジスト層4はベース配線基板10上面の素子搭載部1aからフレーム接合部1bにかけて被着されている。上面側のソルダーレジスト層4は、素子搭載部1aにおいて半導体素子接続パッド5を露出させる開口部4aを有しているとともに、フレーム接合部1bにおいて第1の接合パッド6を露出させる開口部4bを有している。さらに上面側のソルダーレジスト層4には、フレーム接合部1bにおいて厚み方向に突起する枠状の突起部9が形成されている。下面側のソルダーレジスト層4は、外部接続パッド7を露出させる開口部4cを有している。さらに、ベース配線基板10は、その下面からフレーム接合部1b上面にかけて貫通する複数の樹脂注入孔8を有している。
このようなベース配線基板10は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁板の両面に12〜18μm程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ50〜300μm程度のスルーホール2を複数形成する。次に、スルーホール2の内壁に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁板上およびスルーホール2内に所定のパターンを有する配線導体層3を形成する。次に、半導体素子接続パッド5を露出させる開口部4aおよび第1の接合パッド6を露出させる開口部4bを有する上面側のソルダーレジスト層4ならびに外部接続パッド7を露出させる開口部4cを有する下面側のソルダーレジスト層4を形成する。次に、上面側のソルダーレジスト層4におけるフレーム接合部1b上にソルダーレジスト層4と実質的に同じソルダーレジスト材料から成る突起部9を形成する。次に、フレーム接合部1bに上面から下面に貫通するφ0.8〜2mm程度の樹脂注入孔8をドリル加工により形成することでベース配線基板10が形成される。
フレーム配線基板20は、上述したように、上下に貫通する複数のスルーホール12を有する絶縁基板11と、絶縁基板11やスルーホール12内に被着された配線導体層13と、絶縁基板11の上下面に被着されたソルダーレジスト層14とを有している。そして、ベース配線基板10の素子搭載部1aに対応する位置に素子搭載部1aを囲繞する大きさの開口部15を有している。開口部15の開口径は突起部9の内径と対応した寸法である。フレーム配線基板20の下面には、ベース配線基板10における第1の接合パッド6に対応する位置に複数の第2の接合パッド16が形成されている。フレーム配線基板20の上面には、第3の接合パッド17が形成されている。下面側のソルダーレジスト層14は、第2の接合パッド16を露出させる開口部14aを有している。上面側のソルダーレジスト層14は、第3の接合パッド17を露出させる開口部14bを有している。
このようなフレーム配線基板20は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁板の両面に12〜18μm程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ50〜300μm程度のスルーホール12を複数形成するとともに、ルータ加工やレーザ加工、あるいはブラスト加工により開口部15を形成する。次に、スルーホール12内に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁板上およびスルーホール12内に所定のパターンを有する配線導体層13を形成する。次に第2の接合パッド16を露出させる開口部14aを有する下面側のソルダーレジスト層14と第3の接合パッド17を露出させる開口部14bを有する上面側のソルダーレジスト層14とを形成する。
次に図3(b)に示すように、ベース配線基板10とフレーム配線基板20とを、それぞれ対応する第1の接合パッド6と第2の接合パッド16とが対向するように配置するとともに、対向する第1の接合パッド6と第2の接合パッド16とを半田バンプHを介して接合する。なお、半田バンプHを介した接合は、例えば次のようにして行なわれる。まず第1の接合パッド6または第2の接合パッド16の少なくとも一方に半田バンプH用の半田を溶着させる。次に対応する第1の接合パッド6と第2の接合パッド16とが対向するようにベース配線基板10上にフレーム配線基板20を載置する。次にリフロー処理により半田を溶融させ、それぞれ対応する第1の接合パッド6と第2の接合パッド16とを半田バンプHを介して接合させる。
そして、図3(c)に示すように、フレーム配線基板20を下側にした状態で樹脂注入孔8から液状の封止樹脂18を突起部9とフレーム配線基板20との間に注入する。このとき、液状の封止樹脂18が突起部9よりも内側のソルダーレジスト層4上に流れ出ないように注入する。本例の配線基板Aの製造方法においては、ベース配線基板10のフレーム接合部1bにおいて、ソルダーレジスト層4上に素子搭載部1aを取り囲む状態で突起部9が形成されている。そのため、突起部9とフレーム配線基板20との間に液状の封止樹脂18を注入すると、突起部9の内周縁とフレーム配線基板20の開口部15の開口縁との間において、注入された封止樹脂18を突起部9とフレーム配線基板20との間に留めようとする表面張力が働く。これにより、突起部9よりも内側のソルダーレジスト層4上に流れ出ないように封止樹脂18を注入することができる。なお、フレーム配線基板20を下側にした状態で樹脂注入孔8から封止樹脂18を注入することで、突起部9よりも内側のソルダーレジスト層4上に封止樹脂18が流れ出ないようにすることを確実なものとすることができる。したがって、フレーム配線基板20を下側にした状態で樹脂注入孔8から封止樹脂18を注入することが好ましい。
最後に、突起部9とフレーム基板20との間に注入した封止樹脂18を硬化させることにより、図1に示した配線基板Aが完成する。このとき、封止樹脂18は突起部9よりも内側のソルダーレジスト層4上に流れ出ないように注入されていることから、半導体素子接続パッド5を被覆することはない。したがって、半導体素子Sの電極Tと半導体素子接続パッド5とを良好に接続して半導体素子Sを安定的に作動させることが可能な配線基板Aを提供することができる。
1a 素子搭載部
1b フレーム接合部
4 ソルダーレジスト層
6 第1の接合パッド
8 樹脂注入孔
9 突起部
10 ベース配線基板
15 開口部
16 第2の接合パッド
18 封止樹脂
20 フレーム配線基板
A 配線基板
H 半田バンプ

Claims (6)

  1. 上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有する平板状のベース配線基板と、前記フレーム接合部上に接合されており、前記素子搭載部を囲繞する開口部を有するフレーム配線基板とを具備して成り、前記フレーム接合部に設けられた複数の第1の接合パッドと、前記フレーム配線基板の下面における前記第1の接合パッドと対応する位置に設けられた複数の第2の接合パッドとを半田バンプを介して接合するとともに、前記フレーム接合部上の前記ベース配線基板と前記フレーム配線基板との間に封止樹脂を充填して成る配線基板であって、前記ベース配線基板の上面に前記第1の接合パッドを露出させるソルダーレジスト層が前記素子搭載部から前記フレーム接合部にかけて被着されているとともに該ソルダーレジスト層における前記フレーム接合部上に厚み方向に突起する枠状の突起部が形成されており、かつ該突起部と前記フレーム配線基板との間に前記封止樹脂が前記突起部より内側の前記ソルダーレジスト層上に流れ出ないように収容されていることを特徴とする配線基板。
  2. 前記ベース配線基板は、前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されていることを特徴とする請求項1記載の配線基板。
  3. 前記ソルダーレジスト層は、前記ベース配線基板上の前記フレーム接合部から前記素子搭載部にかけて被着された第1のソルダーレジスト層と、該第1のソルダーレジスト層上の前記フレーム接合部に被着された第2のソルダーレジスト層により形成されていることを特徴とする請求項1または2に記載の配線基板。
  4. 上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有するとともに該フレーム接合部に複数の第1の接合パッドが形成されており、かつ該第1の接合パッドを露出させるとともに前記フレーム接合部において厚み方向に突起する枠状の突起部を有するソルダーレジスト層が前記素子搭載部から前記フレーム接合部にかけて被着された平板状のベース配線基板と、前記素子搭載部を囲繞する大きさの開口部を有するとともに、下面における前記第1の接合パッドに対応する位置に複数の第2の接合パッドが形成されたフレーム配線基板と、を準備する工程と、次に、前記ベース配線基板と前記フレーム配線基板とを、それぞれ対応する前記第1の接合パッドと第2の接合パッドとが対向するように配置するとともに、対向する前記第1の接合パッドと第2の接合パッドとを半田バンプを介して接合する工程と、
    次に、前記突起部と前記フレーム配線基板との間に封止樹脂を、前記突起部より内側の前記ソルダーレジスト層上に流れ出ないように注入するとともに硬化させる工程と、を行なうことを特徴とする配線基板の製造方法。
  5. 前記ベース配線基板における前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されているとともに該樹脂注入孔を介して前記封止樹脂を注入することを特徴とする請求項4記載の配線基板の製造方法。
  6. 前記フレーム配線基板を下側にして前記封止樹脂を注入することを特徴とする請求項4または5に記載の配線基板の製造方法。
JP2012217125A 2012-09-28 2012-09-28 配線基板 Active JP5981825B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012217125A JP5981825B2 (ja) 2012-09-28 2012-09-28 配線基板
US14/040,358 US9282642B2 (en) 2012-09-28 2013-09-27 Wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012217125A JP5981825B2 (ja) 2012-09-28 2012-09-28 配線基板

Publications (2)

Publication Number Publication Date
JP2014072362A JP2014072362A (ja) 2014-04-21
JP5981825B2 true JP5981825B2 (ja) 2016-08-31

Family

ID=50747315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217125A Active JP5981825B2 (ja) 2012-09-28 2012-09-28 配線基板

Country Status (1)

Country Link
JP (1) JP5981825B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board

Also Published As

Publication number Publication date
JP2014072362A (ja) 2014-04-21

Similar Documents

Publication Publication Date Title
US9282642B2 (en) Wiring board
JP6058962B2 (ja) 半導体素子収納用配線基板およびその製造方法
JP5981825B2 (ja) 配線基板
JP5935188B2 (ja) 配線基板およびその製造方法
JP2014090148A (ja) 配線基板およびその製造方法
JP2008186987A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
JP4609434B2 (ja) 部品内蔵基板と、これを用いた電子機器
JP2013211497A (ja) 部品接合構造
KR101983168B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP6068167B2 (ja) 配線基板およびその製造方法
JP2014165481A (ja) 半導体素子実装体
KR101922873B1 (ko) 전자 소자 모듈 제조 방법
JP2004055958A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP2007150358A (ja) 半田バンプ付き配線基板および電子装置
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008211127A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
JP3940655B2 (ja) 半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板の製造方法
JP2003338574A (ja) ピン付き配線基板およびこれを用いた電子装置
JP2014045131A (ja) 配線基板
JP2004119544A (ja) 配線基板およびその製造方法
JP2014165482A (ja) 配線基板
JP2007180593A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160729

R150 Certificate of patent or registration of utility model

Ref document number: 5981825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150