JP5981825B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5981825B2 JP5981825B2 JP2012217125A JP2012217125A JP5981825B2 JP 5981825 B2 JP5981825 B2 JP 5981825B2 JP 2012217125 A JP2012217125 A JP 2012217125A JP 2012217125 A JP2012217125 A JP 2012217125A JP 5981825 B2 JP5981825 B2 JP 5981825B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- frame
- bonding
- resist layer
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
1b フレーム接合部
4 ソルダーレジスト層
6 第1の接合パッド
8 樹脂注入孔
9 突起部
10 ベース配線基板
15 開口部
16 第2の接合パッド
18 封止樹脂
20 フレーム配線基板
A 配線基板
H 半田バンプ
Claims (6)
- 上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有する平板状のベース配線基板と、前記フレーム接合部上に接合されており、前記素子搭載部を囲繞する開口部を有するフレーム配線基板とを具備して成り、前記フレーム接合部に設けられた複数の第1の接合パッドと、前記フレーム配線基板の下面における前記第1の接合パッドと対応する位置に設けられた複数の第2の接合パッドとを半田バンプを介して接合するとともに、前記フレーム接合部上の前記ベース配線基板と前記フレーム配線基板との間に封止樹脂を充填して成る配線基板であって、前記ベース配線基板の上面に前記第1の接合パッドを露出させるソルダーレジスト層が前記素子搭載部から前記フレーム接合部にかけて被着されているとともに該ソルダーレジスト層における前記フレーム接合部上に厚み方向に突起する枠状の突起部が形成されており、かつ該突起部と前記フレーム配線基板との間に前記封止樹脂が前記突起部より内側の前記ソルダーレジスト層上に流れ出ないように収容されていることを特徴とする配線基板。
- 前記ベース配線基板は、前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されていることを特徴とする請求項1記載の配線基板。
- 前記ソルダーレジスト層は、前記ベース配線基板上の前記フレーム接合部から前記素子搭載部にかけて被着された第1のソルダーレジスト層と、該第1のソルダーレジスト層上の前記フレーム接合部に被着された第2のソルダーレジスト層により形成されていることを特徴とする請求項1または2に記載の配線基板。
- 上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有するとともに該フレーム接合部に複数の第1の接合パッドが形成されており、かつ該第1の接合パッドを露出させるとともに前記フレーム接合部において厚み方向に突起する枠状の突起部を有するソルダーレジスト層が前記素子搭載部から前記フレーム接合部にかけて被着された平板状のベース配線基板と、前記素子搭載部を囲繞する大きさの開口部を有するとともに、下面における前記第1の接合パッドに対応する位置に複数の第2の接合パッドが形成されたフレーム配線基板と、を準備する工程と、次に、前記ベース配線基板と前記フレーム配線基板とを、それぞれ対応する前記第1の接合パッドと第2の接合パッドとが対向するように配置するとともに、対向する前記第1の接合パッドと第2の接合パッドとを半田バンプを介して接合する工程と、
次に、前記突起部と前記フレーム配線基板との間に封止樹脂を、前記突起部より内側の前記ソルダーレジスト層上に流れ出ないように注入するとともに硬化させる工程と、を行なうことを特徴とする配線基板の製造方法。 - 前記ベース配線基板における前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されているとともに該樹脂注入孔を介して前記封止樹脂を注入することを特徴とする請求項4記載の配線基板の製造方法。
- 前記フレーム配線基板を下側にして前記封止樹脂を注入することを特徴とする請求項4または5に記載の配線基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217125A JP5981825B2 (ja) | 2012-09-28 | 2012-09-28 | 配線基板 |
US14/040,358 US9282642B2 (en) | 2012-09-28 | 2013-09-27 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012217125A JP5981825B2 (ja) | 2012-09-28 | 2012-09-28 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072362A JP2014072362A (ja) | 2014-04-21 |
JP5981825B2 true JP5981825B2 (ja) | 2016-08-31 |
Family
ID=50747315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012217125A Active JP5981825B2 (ja) | 2012-09-28 | 2012-09-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5981825B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9173299B2 (en) * | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
-
2012
- 2012-09-28 JP JP2012217125A patent/JP5981825B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014072362A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9282642B2 (en) | Wiring board | |
JP6058962B2 (ja) | 半導体素子収納用配線基板およびその製造方法 | |
JP5981825B2 (ja) | 配線基板 | |
JP5935188B2 (ja) | 配線基板およびその製造方法 | |
JP2014090148A (ja) | 配線基板およびその製造方法 | |
JP2008186987A (ja) | 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法 | |
JP4609434B2 (ja) | 部品内蔵基板と、これを用いた電子機器 | |
JP2013211497A (ja) | 部品接合構造 | |
KR101983168B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2004327743A (ja) | 半田バンプ付き配線基板およびその製造方法 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
JP2014165481A (ja) | 半導体素子実装体 | |
KR101922873B1 (ko) | 전자 소자 모듈 제조 방법 | |
JP2004055958A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4439248B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 | |
JP2005340451A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008211127A (ja) | 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法 | |
JP3940655B2 (ja) | 半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板の製造方法 | |
JP2003338574A (ja) | ピン付き配線基板およびこれを用いた電子装置 | |
JP2014045131A (ja) | 配線基板 | |
JP2004119544A (ja) | 配線基板およびその製造方法 | |
JP2014165482A (ja) | 配線基板 | |
JP2007180593A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160328 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5981825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |