CN106488644A - 集合基板 - Google Patents

集合基板 Download PDF

Info

Publication number
CN106488644A
CN106488644A CN201610718895.1A CN201610718895A CN106488644A CN 106488644 A CN106488644 A CN 106488644A CN 201610718895 A CN201610718895 A CN 201610718895A CN 106488644 A CN106488644 A CN 106488644A
Authority
CN
China
Prior art keywords
solder mask
mask layer
face
substrate
surplus area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610718895.1A
Other languages
English (en)
Inventor
今泉邦雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN106488644A publication Critical patent/CN106488644A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09872—Insulating conformal coating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种具有高密度的布线导体的集合基板。该集合基板具备：绝缘基板，包括配设在中央部的多个产品区和配设在外周部并包围所述中央部的余量区；导体层，配设在与所述产品区和余量区对应的所述绝缘基板的上表面侧和下表面侧，在所述上表面侧和所述下表面侧具有不同的体积；以及阻焊剂层，从所述绝缘基板的上下表面的所述中央部层叠至所述外周部，在所述导体层的体积小的一侧的面的所述阻焊剂层形成有多个开口部，使得该侧的面的阻焊剂层的所述余量区处的体积小于相反一侧的面的阻焊剂层的所述余量区处的体积。

Description

集合基板
技术领域
本发明涉及具有高密度的布线导体的集合基板。
背景技术
在图2A和图2B中示出了以往的集合基板B的俯视图和主要部分放大剖视图。这种集合基板B例如已记载在日本特开2013-172073号公报中。集合基板B由绝缘基板10、导体层12和阻焊剂层13构成。在俯视中，绝缘基板10具有成为各布线基板的多个产品区X和围绕产品区X的余量区Y。虽然在集合基板B中记载了12个产品区X，但是实际上具有几十～几百个产品区X。
在绝缘基板10中，在芯用的绝缘层10a的上下表面层叠有积层用的绝缘层10b。在与产品区X对应的芯用的绝缘层10a形成有多个通孔14。在通孔14的内侧填充有由导体层12的一部分构成的通孔导体12a。在与产品区X对应的积层用的绝缘层10b形成有多个过孔15。在过孔15的内侧填充有由导体层12的一部分构成的过孔导体12b。
导体层12形成在绝缘基板10的表面和内部。导体层12例如使用众所周知的镀敷法来形成。形成在绝缘基板10的上表面的导体层12的一部分作为半导体元件连接焊盘16来发挥功能。半导体元件的电极经由焊料连接到半导体元件连接焊盘16。形成在绝缘基板10的下表面的导体层12的一部分作为外部连接焊盘17来发挥功能。外部电路基板的布线导体经由焊料连接到外部连接焊盘17。
由此，半导体元件与外部电路基板电连接，并经由导体层12收发电信号，从而半导体元件工作。形成了导体层12的绝缘基板10的热膨胀系数为10～20ppm/℃左右。
阻焊剂层13形成在绝缘基板10的上下表面。形成在上表面的阻焊剂层13具有使半导体元件连接焊盘16的中央部露出的开口部13a。形成在下表面的阻焊剂层13具有使外部连接焊盘17的中央部露出的开口部13b。阻焊剂层13例如通过将由电绝缘材料构成的树脂膏或膜涂敷或粘贴在积层用绝缘层10b的表面并进行热固化而形成。阻焊剂层13的厚度为15～20μm左右。阻焊剂层13的热膨胀系数为60ppm/℃左右。
可是，在像上述那样对阻焊剂层13进行加热而使其固化时，由于绝缘基板10的热膨胀系数与阻焊剂层13的热膨胀系数的差异，在绝缘基板10的上表面侧和下表面侧会产生由阻焊剂层13的收缩造成的应力。在这种状态下，例如在布线基板10的上表面侧的导体层12的体积小于布线基板10的下表面侧的导体层12的体积的情况下，导体层12的体积小的上表面侧的刚性会变得比下表面侧的刚性小。因此，存在由于阻焊剂层13的收缩应力而使集合基板B向上表面侧翘曲的情况。
特别是，在处于远离集合基板B的中心部的位置的集合基板B的角部中应力大，有翘曲增大的倾向。因此，在将半导体元件搭载于集合基板B时，半导体元件连接焊盘的高度会变得不均匀。其结果是，不能经由焊料完全接合半导体元件的电极和半导体元件连接焊盘，存在半导体元件不能稳定地工作的问题。
发明内容
本发明的集合基板具备：绝缘基板，包括配设在中央部的多个产品区和配设在外周部并包围所述中央部的余量区；导体层，配设在与所述产品区和余量区对应的所述绝缘基板的上表面侧和下表面侧，在所述上表面侧和所述下表面侧具有不同的体积；以及阻焊剂层，从所述绝缘基板的上下表面的所述中央部层叠至所述外周部，在所述导体层的体积小的一侧的面的所述阻焊剂层形成有多个开口部，使得该侧的面的阻焊剂层的所述余量区处的体积小于相反一侧的面的阻焊剂层的所述余量区处的体积。
附图说明
图1A和图1B是示出本发明的一个实施方式涉及的集合基板的概略俯视图和主要部分放大剖视图。
图2A和图2B是示出以往的集合基板的概略俯视图和主要部分放大剖视图。
具体实施方式
本发明的集合基板在导体层的体积小的一侧的面的阻焊剂层形成有多个开口部，使得该侧的面的阻焊剂层的余量区处的体积小于相反一侧的面的阻焊剂层的余量区处的体积。因此，能够在导体层的体积小且刚性小的一侧减小阻焊剂层收缩时的应力。像这样，通过抑制集合基板的翘曲来可靠地接合半导体元件的电极和半导体元件连接焊盘，从而能够提供一种半导体元件能够稳定地工作的集合基板。
基于图1A和图1B对本发明的一个实施方式涉及的集合基板进行说明。图1A所示的集合基板A包括绝缘基板1、导体层2和阻焊剂层3。在俯视中，绝缘基板1具有成为各布线基板的多个产品区X和围绕产品区X的余量区Y。
如图1B所示，绝缘基板1具有在芯用的绝缘层1a的上下表面层叠了积层用的绝缘层1b的结构。绝缘层1a和1b例如由在玻璃纤维布中浸渍环氧树脂或双马来酰亚胺三嗪树脂等绝缘树脂并使其固化的电绝缘材料来形成。
如图1B所示，芯用的绝缘层1a在产品区X中具有多个通孔4。在通孔4的内侧填充有由导体层2的一部分构成的通孔导体2a。通孔4例如通过钻头加工或喷射加工来形成，直径为50～300μm左右。
如图1B所示，积层用的绝缘层1b在产品区X中具有多个过孔5。在过孔5的内侧填充有由导体层2的一部分构成的过孔导体2b。过孔5例如通过激光加工来形成，直径为30～100μm左右。
导体层2例如通过众所周知的半添加法或减成法在绝缘基板1的表面和内部由铜等良导电性金属形成。导体层2的厚度为15～20μm左右。在一个实施方式涉及的集合基板A中，配设在绝缘基板1的上表面侧的导体层2的体积小于配设在绝缘基板1的下表面侧的导体层2的体积。
形成在绝缘基板1的上表面的导体层2的一部分作为半导体元件连接焊盘6来发挥功能。半导体元件的电极经由焊料连接到半导体元件连接焊盘6。形成在绝缘基板1的下表面的导体层2的一部分作为外部连接焊盘7来发挥功能。外部电路基板的布线导体经由焊料连接到外部连接焊盘7。由此，半导体元件与外部电路基板电连接，并经由导体层2收发电信号，从而半导体元件工作。
阻焊剂层3例如通过将含有环氧树脂或聚酰亚胺树脂等热固化性树脂的电绝缘片或膏覆盖或涂敷在绝缘基板1的上下表面并进行热固化而形成。形成在上表面的阻焊剂层3具有使半导体元件连接焊盘6的中央部露出的开口部3a。形成在下表面的阻焊剂层3具有使外部连接焊盘7的中央部露出的开口部3b。
形成在导体层2的体积小的一侧的面，即，绝缘基板1的上表面的阻焊剂层3具有多个开口部3c，使得该阻焊剂层3的余量区Y处的体积小于相反一侧的阻焊剂层3的余量区Y处的体积。从制造上的极限考虑，开口部3c的一边的长度通常大于0.1mm。如图1A所示，开口部3c设置在余量区Y的角部。
根据本发明的一个实施方式涉及的集合基板A，在导体层2的体积小的一侧的面的阻焊剂层3形成有多个开口部3c，使得该阻焊剂层3的余量区Y处的体积小于相反一侧的面的阻焊剂层3的余量区处的体积。因此，能够在导体层2的体积小且刚性小的一侧减小阻焊剂层3收缩时的应力。特别是，在将开口部3c设置于余量区Y的角部的情况下，能够更有效地减小应力。像这样，通过抑制集合基板A的翘曲来可靠地接合半导体元件的电极和半导体元件连接焊盘6，从而能够提供一种半导体元件能够稳定地工作的集合基板。
本发明不限定于上述的一个实施方式，在不脱离本发明的要旨的范围内能够进行各种变更。例如，如图1所示，在上述的一个实施方式涉及的集合基板A中，开口部3c具有相同大小的四边形形状。但是，开口部3c也可以分别具有不同的大小。进而，开口部3c也可以具有三边形、五边形、六边形等多边形、圆形、椭圆形等其它形状，也可以混合存在各种形状。
如图1所示，在上述的一个实施方式涉及的集合基板A中，开口部3c设置在余量区Y的角部。但是，开口部只要设置在余量区即可，未必一定设置在余量区的角部。
如图1所示，在上述的一个实施方式涉及的集合基板A中，绝缘基板1具有四边形形状。但是，绝缘基板也可以具有三边形、五边形、六边形等多边形、圆形、椭圆形等其它形状。
进而，如图1所示，在上述的一个实施方式涉及的集合基板A中，以纵横的排列配置有多个产品区X。但是，产品区未必一定要以纵横的排列来进行配置，例如也可以根据绝缘基板的形状来配置。

Claims (4)

1.一种集合基板，其特征在于，具备：
绝缘基板，包括配设在中央部的多个产品区和配设在外周部并包围所述中央部的余量区；
导体层，配设在与所述产品区和余量区对应的所述绝缘基板的上表面侧和下表面侧，在所述上表面侧和所述下表面侧具有不同的体积；以及
阻焊剂层，从所述绝缘基板的上下表面的所述中央部层叠至所述外周部，
在所述导体层的体积小的一侧的面的所述阻焊剂层形成有多个开口部，使得该侧的面的阻焊剂层的所述余量区处的体积小于相反一侧的面的阻焊剂层的所述余量区处的体积。
2.根据权利要求1所述的集合基板，其特征在于，
所述绝缘基板具有四边形形状。
3.根据权利要求2所述的集合基板，其特征在于，
以纵横的排列而配设有所述多个产品区。
4.根据权利要求2所述的集合基板，其特征在于，
所述开口部形成在所述余量区的角部。
CN201610718895.1A 2015-08-26 2016-08-24 集合基板 Pending CN106488644A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-166429 2015-08-26
JP2015166429A JP2017045820A (ja) 2015-08-26 2015-08-26 集合基板

Publications (1)

Publication Number Publication Date
CN106488644A true CN106488644A (zh) 2017-03-08

Family

ID=58096396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610718895.1A Pending CN106488644A (zh) 2015-08-26 2016-08-24 集合基板

Country Status (3)

Country Link
US (1) US9681535B2 (zh)
JP (1) JP2017045820A (zh)
CN (1) CN106488644A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059443A (ja) * 2005-08-22 2007-03-08 Kyocera Corp 複数個取り用配線基板
JP2011071181A (ja) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板
CN102164451A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003179330A (ja) * 2001-12-12 2003-06-27 Hitachi Chem Co Ltd 多層印刷配線板とその製造方法
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
JP4445351B2 (ja) * 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
US20110076472A1 (en) * 2009-09-29 2011-03-31 Jin Ho Kim Package substrate
JP2013172073A (ja) 2012-02-22 2013-09-02 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
JP2016021535A (ja) * 2014-07-15 2016-02-04 イビデン株式会社 プリント配線板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059443A (ja) * 2005-08-22 2007-03-08 Kyocera Corp 複数個取り用配線基板
JP2011071181A (ja) * 2009-09-24 2011-04-07 Hitachi Chem Co Ltd プリント配線板
CN102164451A (zh) * 2010-02-16 2011-08-24 日本特殊陶业株式会社 多层布线基板及其制造方法

Also Published As

Publication number Publication date
JP2017045820A (ja) 2017-03-02
US20170064813A1 (en) 2017-03-02
US9681535B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
JP6361179B2 (ja) 配線板、配線板の製造方法
JP6077436B2 (ja) 配線基板および配線基板への半導体素子の実装方法
US8829361B2 (en) Wiring board and mounting structure using the same
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2015211147A (ja) 配線基板
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN106488644A (zh) 集合基板
JP2015222741A (ja) 多数個取り配線基板およびその製造方法
US20160219690A1 (en) Wiring board
JP7002321B2 (ja) 配線基板
JP2012204733A (ja) 配線基板
TWI658557B (zh) 線路載板及其製造方法
JP5808055B2 (ja) 配線基板
JP2016051747A (ja) 配線基板
JP6068167B2 (ja) 配線基板およびその製造方法
CN106998621B (zh) 布线基板
JP5890978B2 (ja) 配線基板の製造方法
JP7010727B2 (ja) 配線基板
JP6466722B2 (ja) 配線基板
JP2015126153A (ja) 配線基板
JP2018032653A (ja) 配線基板
JP2015103779A (ja) 配線基板
JP2015226035A (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308

WD01 Invention patent application deemed withdrawn after publication