JP2015222741A - 多数個取り配線基板およびその製造方法 - Google Patents

多数個取り配線基板およびその製造方法 Download PDF

Info

Publication number
JP2015222741A
JP2015222741A JP2014105770A JP2014105770A JP2015222741A JP 2015222741 A JP2015222741 A JP 2015222741A JP 2014105770 A JP2014105770 A JP 2014105770A JP 2014105770 A JP2014105770 A JP 2014105770A JP 2015222741 A JP2015222741 A JP 2015222741A
Authority
JP
Japan
Prior art keywords
wiring board
metal foil
insulating layer
bottom plate
product formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014105770A
Other languages
English (en)
Inventor
知治 土田
Tomoharu Tsuchida
知治 土田
大地 大前
Daichi Omae
大地 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014105770A priority Critical patent/JP2015222741A/ja
Priority to TW104115856A priority patent/TW201603664A/zh
Priority to US14/718,368 priority patent/US20150342049A1/en
Publication of JP2015222741A publication Critical patent/JP2015222741A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/142Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/09154Bevelled, chamferred or tapered edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0169Using a temporary frame during processing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/30Foil or other thin sheet-metal making or treating
    • Y10T29/301Method
    • Y10T29/303Method with assembling or disassembling of a pack
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ダイシングする際に配線基板に割れや欠けが発生しにくい多数個取り配線基板を提供すること。さらに、ダイシングにより分割された後、角の丸い四角形や四角形以外の他の形状を有する配線基板を形成することが可能な多数個取り配線基板を提供すること。
【解決手段】平板状の底板4の上面に、エッチング可能な金属箔6を少なくともその中央部が底板4から剥離可能な状態で積層して成る支持基板1と、金属箔6上に被着されたエッチング可能なめっき金属層から成り、金属箔6の中央部の上面を、互いに間隔を空けて配置された複数の製品形成領Xに仕切る複数の開口部3aを有する枠部3と、各製品形成領域X上に、その外周側面が開口部3a内壁に密着するようにして被着された絶縁層7および該絶縁層7上に被着された配線導体8を含む配線基板2と、を具備して成る配線基板である。
【選択図】図1

Description

本発明は、一つの支持基板上に多数の小型の配線基板を配列形成して成る多数個取り配線基板およびその製造方法に関するものである。
従来、CSP(チップサイズパッケージ)用の多数個取り配線基板として、金属から成る支持基板上に、絶縁層と金属層とを積層して成る多数の小型の配線基板を縦横の並びに一体的に形成して成る多数個取り配線基板が知られている。
このような多数個取り配線基板では、支持基板上に一体的に形成された各小型の配線基板上に半導体素子を実装するとともに、上面の略全面に半導体素子を覆うように封止樹脂層を形成し、次に支持基板をエッチング除去した後、各小型の配線基板の境界に沿ってダイシングにより切断して分割することにより、配線基板上に実装された半導体素子が封止樹脂により封止された小型の半導体装置が多数個同時集約的に製造される。
しかしながら、上述した従来の多数個取り配線基板においては、配線基板を形成する樹脂層が薄く機械的な強度が低いことから、支持基板をエッチング除去した後にダイシングすると、ダイシングの際に加わる応力により配線基板に割れや欠けが発生しやすい。また、多数個取り配線基板およびその上の封止樹脂をダイシングすることにより小型の半導体装置に分割することから、分割された配線基板の形状は角が立った四角形状に限定されてしまう。そのため、配線基板に半導体素子が実装された半導体装置が収容される電子機器の筐体のデザインに応じて角の丸い四角形状や四角形以外の形状を有する配線基板が要求される場合にその要求に応えることが困難である。
特開2004−111641号公報
本発明は、ダイシングする際に配線基板に割れや欠けが発生しにくい多数個取り配線基板を提供することを目的とする。さらに本発明は、ダイシングにより分割された後、角の丸い四角形や四角形以外の他の形状を有する配線基板を形成することが可能な多数個取り配線基板を提供することを目的とする。
本発明の多数個取り配線基板は、平板状の底板の上面に、エッチング可能な金属箔を少なくともその中央部が前記底板から剥離可能な状態で積層して成る支持基板と、前記金属箔上に被着されたエッチング可能なめっき金属層から成り、前記金属箔の前記中央部の上面を、互いに間隔を空けて配置された複数の製品形成領域に仕切る複数の開口部を有する枠部と、前記各製品形成領域上に、その外周側面が前記開口部内壁に密着するようにして被着された絶縁層および該絶縁層上に被着された配線導体を含む配線基板と、を具備して成ることを特徴とするものである。
また、本発明の多数個取り配線基板の製造方法は、平板状の底板上に、互いに間隔を空けて配置された複数の製品形成領域をその中央部の上面に有するエッチング可能な金属箔を、少なくとも前記中央部が前記底板から剥離可能な状態で被着する第1の工程と、前記金属箔上の少なくとも前記中央部の全面に絶縁層を被着する第2の工程と、前記各製品形成領域上の前記絶縁層上に配線導体を被着する第3の工程と、前記各製品形成領域周囲の前記絶縁層を除去し、前記各製品形成領域をそれぞれ枠状に取り囲むように前記金属箔の上面を露出させる溝部を形成する第4の工程と、露出した前記金属箔の上面にエッチング可能なめっき導体層を析出させることにより、前記各製品形成領域上の前記絶縁層の側面に密着する前記めっき導体層から成る枠部を前記溝部内に形成する第5の工程と、を行うことを特徴とするものである。
本発明の多数個取り配線基板によれば、平板状の底板上に剥離可能に被着されたエッチング可能な金属箔上に、この金属箔の上面を互いに間隔を空けて配置された複数の製品形成領域に仕切る複数の開口部を有するエッチング可能な枠部が被着されており、各製品形成領域上に、その外周側面が枠部の開口部内壁に密着するようにして被着された絶縁層およびその上に被着された配線導体を含む配線基板が形成されていることから、各配線基板上に半導体素子を実装するとともに、その上面の略全面に半導体素子を覆う封止樹脂層を形成し、次に底板を剥離除去するとともに金属箔および枠部をエッチング除去すると、各配線基板の境界は、枠部が除去された段差により形成され、配線基板自体は存在しない。したがって、各配線基板の境界に沿ってダイシングにより切断して分割する際、封止樹脂層のみを切断すればよく、配線基板に割れや欠けが発生することはない。
さらに、本発明の多数個取り配線基板によれば、枠部の開口部内周の形状を例えば角の丸い四角形状や四角形以外の形状とすることで、各配線基板上に半導体素子を実装するとともに、その上面の略全面に半導体素子を覆う封止樹脂層を形成し、次に底板を剥離除去するとともに金属箔および枠部をエッチング除去した後、各配線基板の境界に沿ってダイシングにより封止樹脂層のみを切断すると、封止樹脂は角の立った四角形状であるものの、配線基板自体は角の丸い四角形状や四角形以外の形状とすることができる。
また、本発明の多数個取り配線基板の製造方法によれば、平板状の底板上に剥離可能に被着されており、上面の中央部に複数の製品形成領域を互いに間隔を空けて有するエッチング可能な金属箔上の少なくとも上面中央部の全面に絶縁層を形成し、次に各製品形成領域上の絶縁層上に配線導体を形成し、次に各製品形成領域周囲の絶縁層を除去し、各製品形成領域をそれぞれ枠状に取り囲むように金属箔の上面を露出させる溝部を形成し、次に露出した金属箔の上面にエッチング可能なめっき導体層を析出させて各製品形成領域上の絶縁層の側面に密着する枠部を形成することにより、ダイシングする際に配線基板に割れや欠けが発生しにくい多数個取り配線基板を提供することができる。
さらに、製品形成領域の周囲の絶縁層を除去する際に、金属箔上に形成される配線基板の形状が角の丸い四角形や四角以外の形状となるように絶縁層を除去すると、ダイシングにより分割された後、角の丸い四角形や四角形以外の他の形状を有する配線基板を形成することが可能な多数個取り配線基板を提供することができる。
図1(a),(b)は、本発明の多数個取り配線基板の実施形態の一例を示す概略断面図および上面側から見た斜視図である。 図2(a),(b)は、図1(a),(b)に示す多数個取り配線基板に半導体素子を実装した状態を示す概略断面図および上面側から見た斜視図である。 図3(a),(b)は、図2(a),(b)に示した半導体素子が実装された多数個取り配線基板上に封止樹脂層を形成した状態を示す概略断面図および上面側から見た斜視図である。 図4(a),(b)は、図3(a),(b)に示した封止樹脂層が形成された多数個取り配線基板に半田バンプを形成した状態を示す概略断面図および上面側から見た斜視図である。 図5(a),(b)は、図4(a),(b)に示した多数個取り配線基板における外周部を切断した状態を示す概略断面図および上面側から見た斜視図である。 図6(a),(b)は、図5(a),(b)に示した外周部が切断された多数個取り配線基板における底板を剥離除去した状態を示す概略断面図および上面側から見た斜視図である。 図7(a),(b)は、図6(a),(b)に示した多数個取り配線基板から金属箔および枠部をエッチング除去した状態を示す概略断面図および下面側から見た斜視図である。 図8(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図9(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図10(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図11(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図12(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図13(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図14(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。 図15(a),(b)は、本発明の多数個取り配線基板の製造方法を説明するための概略断面図および上面側から見た斜視図である。
次に、本発明の多数個取り配線基板の実施形態の一例を添付の図面を基に説明する。図1(a),(b)に示すように、本例の多数個取り配線基板100は、支持基板1と、支持基板1の上に形成された配線基板2と、枠部3とを備えている。なお、図1(b)では、多数個取り配線基板100の理解を容易とするために、図1(a)における支持基板1および枠部3と、その他の部分とを分離して示している。
支持基板1は、平板状の底板4と、底板4上に被着された第1の金属箔5と、第1の金属箔5の上に積層された第2の金属箔6とから成る。底板4は、例えばガラスクロス入りのエポキシ樹脂板から成る。底板4の厚みは、100〜1000μm程度である。
第1の金属箔5は、好適には厚みが3〜18μm程度の銅箔から成る。第1の金属箔5は、底板4よりも小さいサイズである。第1の金属箔5は、その外周辺が底板4の外周辺よりも2〜20mm程度内側に位置している。第1の金属箔5は、その下面の全面が底板4の上面に固着されている。
第2の金属箔6は、エッチング可能な金属箔から成り、好適には厚みが3〜18μm程度の銅箔から成る。第2の金属箔6は、第1の金属箔5よりも大きいサイズであり、かつ底板4よりも小さいサイズである。第2の金属箔6は、その外周辺が第1の金属箔5の外周辺よりも1〜10mm程度外側に位置するとともに底板4の外周辺よりも1〜10mm程度内側に位置している。第2の金属箔6は、第1の金属箔5の外周辺よりも外側の下面が底板4の上面に固着されている。
第1の金属箔5と第2の金属箔6とは、互いに剥離可能な状態で密着している。これにより、第2の金属箔6は、第1の金属箔5からはみ出した外周部では底板4に固着されているものの、第1の金属箔5と密着する中央部においては、第1の金属箔5との間で底板4から剥離可能となっている。
第2の金属箔6は、その上面に複数の製品形成領域Xを有している。製品形成領域Xは、第2の金属箔6における底板4から剥離可能に積層された中央部に互いに所定の間隔を空けて配置されている。製品領域Xは、その上面に配線基板2が形成された領域である。
第2の金属箔6上には、各製品形成領域Xを仕切る開口部3aを有する枠部3が形成されている。この例では、開口部3aの内周は角の丸い四角形状をしている。枠部3は、エッチング可能な金属めっき層から成り、好適には厚みが20〜40μm程度の電解銅めっき層から成る。なお、この例では、簡略のため4つの製品形成領域Xを有する場合を示しているが、実際にはもっと多数の製品形成領域Xが配列される。
配線基板2は、第2の金属箔6の各製品形成領域X上に枠部3の開口部3a内周面と密着するようにして形成されている。したがって配線基板2の外周形状は、開口部3aの内周形状と一致する。配線基板2は、製品形成領域X上に被着された絶縁層7と、その上に被着された配線導体8と、その上に形成されたソルダーレジスト層9とを備えている。
絶縁層7は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂にシリカ等の無機絶縁物フィラーを分散させた電気絶縁材料から成る。絶縁層7の厚みは、例えば10〜30μm程度である。配線導体8は、例えば銅めっき層から成る。配線導体8の厚みは例えば5〜15μm程度である。
配線導体8は、その一部に半導体素子接続パッド10と外部接続パッド11とを有している。これらの半導体素子接続パッド10および外部接続パッド11は、ソルダーレジスト層9に設けた開口部から外部に露出している。
ソルダーレジスト層9は、例えばアクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成る。ソルダーレジスト層9の厚みは、配線導体8の上で5〜15μm程度である。
ここで、本例の多数個取り配線基板100を用いて、各配線基板2上に半導体素子を実装するとともに樹脂封止して成る半導体装置の製造方法を説明する。
先ず、図2(a),(b)に示すように、多数個取り配線基板100の各配線基板2上に半導体素子Sを実装する。半導体素子Sの実装は、半導体素子Sの電極端子Tを配線基板2の半導体素子接続パッド10に半田を介してフリップチップ接続することにより行われる。
次に、図3(a),(b)に示すように、半導体素子Sが実装された多数個取り配線基板100の上面に半導体素子Sを覆うとともに外部接続パッド11を露出させる封止樹脂層Mをトランスファーモールド法により形成する。封止樹脂Mには外部接続パッド11に対応する位置に開口部Maを設けておく。
次に、図4(a),(b)に示すように、開口部Ma内に露出する外部接続パッド11に半田バンプBを形成する。半田バンプBは、開口部Ma内にフラックスを塗布した後、その上に半田ボールを載置してリフロー処理するとこにより形成される。
次に、図5(a),(b)に示すように、支持基板1と絶縁層7とソルダーレジスト層9と封止樹脂Mとを含む積層体の外周部を切断除去する。このとき、第1の金属箔5と第2の金属箔6とが互いに剥離可能な状態で密着している部分を境界にして切断する。これにより、第2の金属箔6と底板4に固着された第1の金属箔5との剥離が容易となる。
次に、図6(a),(b)に示すように、第1の金属箔5と第2の金属箔6との間を剥離する。これにより配線基板2の下面には、厚みが3〜18μmと薄い第2の金属箔6のみが被着された状態になる。
次に、図7(a),(b)に示すように、配線基板2の下面の第2の金属箔6および配線基板2の側面に密着する枠部3をエッチングにより除去する。第2の金属箔6および枠部3は銅から成るので、例えば塩化第二鉄や塩化第二銅等を含有するエッチング液により容易にエッチングすることができる。このとき、各配線基板2の境界は、枠部3が除去された跡の段差により形成される。段差部には、配線基板2を構成する絶縁層7や配線導体8やソルダーレジスト層9は存在しておらず、封止樹脂層Mのみが存在している。
次に、図8(a),(b)に示すように、各配線基板2の境界に沿ってダイシングすることにより配線基板2に実装された半導体素子Sが封止樹脂層Mにより樹脂封止された半導体装置が形成される。このとき、配線基板2の境界に位置する封止樹脂層Mのみを切断すればよいので、配線基板2にダイシングの応力による割れや欠けが発生することはない。
また、本発明の多数個取り配線基板100によれば、枠部3の開口部3aの内周は角の丸い四角形状をしており、配線基板2は、製品形成領域X上に開口部3aの内周面と密着するようにして形成されていることから、上述したように、各配線基板2上に半導体素子Sを実装するとともに上面の略全面に半導体素子Sを覆う封止樹脂層Mを形成した後、外周部を切断除去し、次に第2の金属箔および枠部をエッチング除去した後、各配線基板2の境界に沿ってダイシングにより封止樹脂層Mのみを切断する。すると、得られる半導体装置においては、封止樹脂層Mは角の立った四角形状であるものの、配線基板2自体は角の丸い四角形状とすることができる。さらに、枠部3の開口部3aの形状を四角形以外の形状とし、その開口部3a内周面に密着するように配線基板2を形成することにより、四角形以外の形状の配線基板2を得ることができる。
次に、上述した多数個取り配線基板100の製造方法について説明する。先ず図9(a),(b)に示すように、底板4用のプリプレグ4Pと第1の金属箔5および第2金属箔6とを準備する。プリプレグ4Pは、例えばガラスクロスから成るシート状の基材にエポキシ樹脂等の熱硬化性樹脂の未硬化状態の液状樹脂を含浸および塗布した後、乾燥させたものである。第1の金属箔5および第2の金属箔6は、上述したように例えば銅箔から成り、互いに剥離可能な状態で積層されている。第2の金属箔は、その上面に複数の製品形成領域Xを有している。
次に、図10(a),(b)に示すように、底板4の上面に第1の金属箔5および第2の金属箔6の積層体を被着する。底板4の上面に第1の金属箔5および第2の金属箔6の積層体を被着するには、プリプレグ4Pの上面に第1の金属箔5および第2の金属箔6の積層体を載置するとともに、加熱しながら上下から真空プレスする方法が採用される。これにより、第1の金属箔5の下面の全面が底板4の上面に固着されるとともに、第1の金属箔5からはみ出した第2の金属箔6の下面が底板4の上面に固着される。
次に、図11(a),(b)に示すように、第2の金属箔6の上面の全面を覆うように絶縁層7を形成させる。絶縁層7は、上述したように、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂にシリカ等の無機絶縁物フィラーを分散させた電気絶縁材料から成り、10〜30μm程度の厚みである。絶縁層7の形成は、例えば未硬化の電気絶縁材料のフィルムを第2の金属箔6上に熱プレスにより圧着した後、熱硬化させることにより行われる。
次に、図12(a),(b)に示すように、各製品形成領域X上の絶縁層7の上面に配線導体8を形成する。配線導体8は、5〜15μm程度の厚みの銅めっき層から成り、周知のセミアディティブ法により形成される。
次に、図13(a),(b)に示すように、配線導体8が形成された絶縁層7の上面に配線導体8の一部を半導体素子接続パッド10および外部接続パッド11として露出させる開口部を有するソルダーレジスト層9を形成する。ソルダーレジスト層9は、アクリル変性エポキシ樹脂等の感光性の熱硬化性樹脂から成り、配線導体8の上での厚みが5〜15μm程度である。ソルダーレジスト層9の形成は、感光性の熱硬化性樹脂ペーストを配線導体8が形成された絶縁層7の上面に配線導体8を完全に覆うように塗布するとともに乾燥させた後、周知のフォトリソグラフィー技術により半導体素子接続パッド10および外部接続パッド11を露出させる開口部を有するように露光および現像した後、熱硬化させることにより形成される。
次に、図14(a),(b)に示すように、各製品形成領域Xの周囲のソルダーレジスト層9および絶縁層7を選択的に除去して、各製品形成領域Xの周囲の第2の金属箔6の上面を枠状に露出させる溝部Gを形成する。ソルダーレジスト層9および絶縁層7の除去には、例えばサンドブラスト法やレーザースクラブ法が採用される。これにより、角の丸い四角形状の配線基板2が各々所定の隣接間隔を持って第2の金属箔6上に形成される。
次に、図15(a),(b)に示すように、製品形成領域Xの周囲の溝部G内に露出した第2の金属箔6上面に枠部3を形成する。枠部3は、第2の金属箔6の露出面に電解銅めっき層を析出させることにより形成される。このとき、枠部3は各配線基板2の側面に密着する。
かくして、本発明の多数個取り配線基板100の製造方法によれば、平板状の底板4上に剥離可能に被着されており、上面の中央部に複数の製品形成領域Xを互いに間隔を空けて有するエッチング可能な第2の金属箔6上に絶縁層7を形成し、次に各製品形成領域X上の絶縁層7上に配線導体8を形成し、次に各製品形成領域X周囲の絶縁層7を除去し、各製品形成領域Xをそれぞれ枠状に取り囲むように第2の金属箔6の上面を露出させる溝部Gを形成し、次に露出した第2の金属箔6の上面にエッチング可能なめっき導体層を析出させて各製品形成領域X上の絶縁層7の側面に密着する枠部3を形成することにより、ダイシングする際に配線基板2に割れや欠けが発生しにくい多数個取り配線基板100を提供することができる。
さらに、本発明の多数個取り配線基板の製造方法によれば、各製品形成領域Xの周囲のソルダーレジスト層9および絶縁層7を選択的に除去して、各製品形成領域Xの周囲の第2の金属箔6の上面を露出させる際に、各製品形成領域X上に形成される配線基板2の形状が角の丸い四角形状や四角以外の形状となるようにソルダーレジスト層9および絶縁層7を除去すると、ダイシングにより分割された後、角の丸い四角形状や四角形以外形状の配線基板2を形成することが可能な多数個取り配線基板100を提供することができる。
なお、本発明は、上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態例では、配線導体8はセミアディティブ法により形成されたが、周知のサブトラクティブ法により形成されても良い。この場合、配線導体8として銅箔を用いることもできる。また、上述の実施形態例では、配線基板2は、絶縁層7および配線導体8がそれぞれ1層ずつで形成されたが、複数の絶縁層7および配線導体8を積層した多層構造により形成されても良い。
1 支持基板
2 配線基板
3 枠部
4 底板
6 第2の金属箔
7 絶縁層
8 配線導体
9 ソルダーレジスト層
G 溝部
X 製品形成領域

Claims (4)

  1. 平板状の底板の上面に、エッチング可能な金属箔を少なくともその中央部が前記底板から剥離可能な状態で積層して成る支持基板と、前記金属箔上に被着されたエッチング可能なめっき金属層から成り、前記金属箔の前記中央部の上面を、互いに間隔を空けて配置された複数の製品形成領域に仕切る複数の開口部を有する枠部と、前記各製品形成領域上に、その外周側面が前記開口部内壁に密着するようにして被着された絶縁層および該絶縁層上に被着された配線導体を含む配線基板と、を具備して成ることを特徴とする多数個取り配線基板。
  2. 前記開口部の内周が、角の丸い四角形状、または四角形と異なる形状であることを特徴とする請求項1記載の多数個取り配線基板。
  3. 平板状の底板上に、互いに間隔を空けて配置された複数の製品形成領域をその中央部の上面に有するエッチング可能な金属箔を、少なくとも前記中央部が前記底板から剥離可能な状態で被着する第1の工程と、前記金属箔上の少なくとも前記中央部の全面に絶縁層を被着する第2の工程と、前記各製品形成領域上の前記絶縁層上に配線導体を被着する第3の工程と、前記各製品形成領域周囲の前記絶縁層を除去し、前記各製品形成領域をそれぞれ枠状に取り囲むように前記金属箔の上面を露出させる溝部を形成する第4の工程と、露出した前記金属箔の上面にエッチング可能なめっき導体層を析出させることにより、前記各製品形成領域上の前記絶縁層の側面に密着する前記めっき導体層から成る枠部を前記溝部内に形成する第5の工程と、を行うことを特徴とする多数個取り配線基板の製造方法。
  4. 前記開口部の内周が、角の丸い四角形状、または四角形と異なる形状であることを特徴とする請求項3記載の多数個取り配線基板の製造方法。
JP2014105770A 2014-05-22 2014-05-22 多数個取り配線基板およびその製造方法 Pending JP2015222741A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014105770A JP2015222741A (ja) 2014-05-22 2014-05-22 多数個取り配線基板およびその製造方法
TW104115856A TW201603664A (zh) 2014-05-22 2015-05-19 可製取多個製品之配線基板及其製造方法
US14/718,368 US20150342049A1 (en) 2014-05-22 2015-05-21 Multi-piece wiring board and method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014105770A JP2015222741A (ja) 2014-05-22 2014-05-22 多数個取り配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2015222741A true JP2015222741A (ja) 2015-12-10

Family

ID=54557078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014105770A Pending JP2015222741A (ja) 2014-05-22 2014-05-22 多数個取り配線基板およびその製造方法

Country Status (3)

Country Link
US (1) US20150342049A1 (ja)
JP (1) JP2015222741A (ja)
TW (1) TW201603664A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
JP6815880B2 (ja) * 2017-01-25 2021-01-20 株式会社ディスコ 半導体パッケージの製造方法
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、pcbおよびpcbの製造方法
CN112234050B (zh) * 2020-09-22 2024-05-28 江苏盐芯微电子有限公司 多芯片集成电路封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016466A (ja) * 2007-07-03 2009-01-22 Nec Corp 配線基板複合体、並びに、配線基板複合体、配線基板および半導体装置の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2010080808A (ja) * 2008-09-29 2010-04-08 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法
JP2011077305A (ja) * 2009-09-30 2011-04-14 Nec Corp 機能素子内蔵基板及びその製造方法、並びに電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208732A (en) * 1991-05-29 1993-05-04 Texas Instruments, Incorporated Memory card with flexible conductor between substrate and metal cover
US5648893A (en) * 1993-07-30 1997-07-15 Sun Microsystems, Inc. Upgradable multi-chip module
US7575955B2 (en) * 2004-01-06 2009-08-18 Ismat Corporation Method for making electronic packages
US8017434B2 (en) * 2008-11-24 2011-09-13 Advanced Micro Devices, Inc. Semiconductor chip package fixture
US20140048326A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
JP5762376B2 (ja) * 2012-09-21 2015-08-12 日本特殊陶業株式会社 配線基板及びその製造方法
JP2014112632A (ja) * 2012-11-09 2014-06-19 Ibiden Co Ltd 複合配線板
JP6068175B2 (ja) * 2013-02-12 2017-01-25 新光電気工業株式会社 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
JP6161380B2 (ja) * 2013-04-17 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016466A (ja) * 2007-07-03 2009-01-22 Nec Corp 配線基板複合体、並びに、配線基板複合体、配線基板および半導体装置の製造方法
JP2009290080A (ja) * 2008-05-30 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2010080808A (ja) * 2008-09-29 2010-04-08 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法
JP2011077305A (ja) * 2009-09-30 2011-04-14 Nec Corp 機能素子内蔵基板及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
US20150342049A1 (en) 2015-11-26
TW201603664A (zh) 2016-01-16

Similar Documents

Publication Publication Date Title
US10398038B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP3811680B2 (ja) 配線基板の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
JP5581519B2 (ja) 半導体パッケージとその製造方法
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
JP4332162B2 (ja) 配線基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
TW201438537A (zh) 配線基板的製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
JP2015222741A (ja) 多数個取り配線基板およびその製造方法
JP2018022824A (ja) 電子部品内蔵基板及びその製造方法と電子部品装置
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
US20160295692A1 (en) Printed wiring board and method for manufacturing the same
JP2016127148A (ja) 配線基板の製造方法
JP6114181B2 (ja) 多数個取り配線基板の製造方法
TWI658557B (zh) 線路載板及其製造方法
JP2016034007A (ja) 配線基板の製造方法
JP2015211146A (ja) 配線基板の製造方法
JP2015128120A (ja) 多数個取り配線基板およびその製造方法
JP2015144150A (ja) 配線基板の製造方法
KR20120129687A (ko) 인쇄회로기판 및 그의 제조 방법
JP2015144152A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306