JP6068175B2 - 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 - Google Patents

配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 Download PDF

Info

Publication number
JP6068175B2
JP6068175B2 JP2013024706A JP2013024706A JP6068175B2 JP 6068175 B2 JP6068175 B2 JP 6068175B2 JP 2013024706 A JP2013024706 A JP 2013024706A JP 2013024706 A JP2013024706 A JP 2013024706A JP 6068175 B2 JP6068175 B2 JP 6068175B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
light emitting
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013024706A
Other languages
English (en)
Other versions
JP2014154768A (ja
JP2014154768A5 (ja
Inventor
小林 和貴
和貴 小林
光浩 相澤
光浩 相澤
清水 浩
浩 清水
美奈 岩井
美奈 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2013024706A priority Critical patent/JP6068175B2/ja
Priority to US14/177,599 priority patent/US9137890B2/en
Publication of JP2014154768A publication Critical patent/JP2014154768A/ja
Publication of JP2014154768A5 publication Critical patent/JP2014154768A5/ja
Application granted granted Critical
Publication of JP6068175B2 publication Critical patent/JP6068175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0274Optical details, e.g. printed circuits comprising integral optical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0162Silicon containing polymer, e.g. silicone
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10553Component over metal, i.e. metal plate in between bottom of component and surface of PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/075Global treatment of printed circuits by fluid spraying, e.g. cleaning a conductive pattern using nozzles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/087Using a reactive gas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/187Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • H05K3/287Photosensitive compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • General Engineering & Computer Science (AREA)

Description

本発明は、配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法に関するものである。
近年、光源として低消費電力で長寿命である発光ダイオード(Light Emitting Diode:LED)が注目されており、例えば、複数のLEDを搭載したLEDモジュールが提案されている(例えば、特許文献1参照)。このようなLEDモジュールにおいて、最表層には、搭載されるLEDの出射光を反射する絶縁層が形成されており、この絶縁層から露出するように、LEDが搭載される発光素子搭載領域が形成されている。
特開2012−49229号公報
ところで、上記絶縁層の材料としては、例えばエポキシ系樹脂に白色の酸化チタン(TiO)からなる顔料を含有した樹脂材などが用いられる。しかし、エポキシ系樹脂は耐熱性に劣る。このため、実装部品の発熱温度が高くなると、その実装部品が実装される配線基板の最表層の絶縁層に、上記エポキシ系樹脂からなる絶縁層を適用することが困難になる。
本発明の一観点によれば、第1絶縁層と、前記第1絶縁層の上面に互いに離間して形成された複数の第1凹部と、前記第1凹部底面上に形成され、互いに離間して形成された複数の配線パターンと、前記配線パターンの第1面上に形成されためっき層と、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有し、シリコーンを含む第2絶縁層と、を有し、前記第1絶縁層の上面と前記配線パターンの上面とは面一であり、前記めっき層の最表面には、シリカ膜が一部に形成されている。
本発明の一観点によれば、耐熱性を向上させると共に、ワイヤボンディング強度を向上することができるという効果を奏する。
(a)は、第1実施形態のリードフレームを示す概略平面図、(b)は、(a)に示した領域Rの拡大平面図。 (a)は、第1実施形態のリードフレームの一部を示す概略断面図(図1(b)及び図2(b)における2−2断面図)、(b)は、図1(b)に示した領域Rの拡大平面図。なお、(b)では、一部の部材(最表面に形成された絶縁層)の図示を省略している。 第1実施形態の単位リードフレームを示す概略断面図。 第1実施形態の発光装置を示す概略断面図。 (a)〜(d)は、第1実施形態の発光装置の製造方法を示す概略断面図。 (a)〜(d)は、第1実施形態の発光装置の製造方法を示す概略断面図。 (a)〜(c)は、第1実施形態の発光装置の製造方法を示す概略断面図。 (a)〜(d)は、変形例の発光装置を示す概略断面図。 (a)、(b)は、変形例の発光装置を示す概略断面図。 (a)は、第2実施形態の発光装置を示す概略断面図(図11及び図12における10−10断面図)、(b)は、(a)に示した発光装置の一部を拡大した拡大断面図。 第2実施形態の配線基板を示す概略平面図。 第2実施形態の配線基板を示す概略平面図。なお、一部の部材(最表面に形成された絶縁層)の図示を省略している。 (a)〜(c)は、第2実施形態の発光装置の製造方法を示す概略断面図。 (a)〜(c)は、第2実施形態の発光装置の製造方法を示す概略断面図。 (a)〜(c)は、第2実施形態の発光装置の製造方法を示す概略断面図。 実験に使用したサンプルの構造を示す概略断面図。 ESCAによる分析結果及びワイヤボンディング強度の測定結果を示すテーブル。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを省略している。
(第1実施形態)
以下、第1実施形態を図1〜図7に従って説明する。
図1(a)に示すように、リードフレーム21は、平面視略矩形状の基板フレーム22を有している。基板フレーム22の材料としては、例えば銅(Cu)、Cuをベースにした合金、鉄−ニッケル(Fe−Ni)又はFe−Niをベースにした合金等を用いることができる。基板フレーム22の厚さは、例えば50〜250μm程度とすることができる。
基板フレーム22には、複数(ここでは、3つ)の樹脂充填領域23が分離して画定されている。各樹脂充填領域23には、単位リードフレーム24がマトリクス状(ここでは、5×5)に複数個連設して形成されている。この単位リードフレーム24は、最終的に発光素子等の半導体素子が搭載されて個々の半導体装置(パッケージ)として切り出されるものである。なお、各樹脂充填領域23の外周には、長手方向(図中の左右方向)に延在される一対のレール部25と、幅方向(図中の上下方向)に延在される一対のレール部26とが形成されている。また、半導体装置の組み立てを行う際には、各単位リードフレーム24に半導体素子が搭載された後、各樹脂充填領域23毎に一括モールディング方式により樹脂封止が行われる。
図2(a)に示すように、単位リードフレーム24(破線枠参照)は、複数(ここでは、3つ)の配線(リード)30と、めっき層40と、各配線30間に形成された絶縁層50と、放熱板60と、絶縁層70とを有している。
図2(b)に示すように、各配線30の平面形状は、略長方形状に形成されている。これら複数の配線30は、単位リードフレーム24の中央部において、平行に隣接して配置されている。これら複数の配線30は、基板フレーム22の開口部22Xによって互いに分離されている。また、この開口部22Xによって、隣り合う単位リードフレーム24の配線30同士も互いに分離されている。なお、配線30の厚さは、基板フレーム22と同様に、例えば50〜250μm程度とすることができる。
配線30は、発光素子81(図4参照)が搭載される発光素子搭載領域に形成された配線31(第2配線パターン)と、その配線31を平面視で挟むようにして形成された配線32(第1配線パターン)とを有している。
図2(a)に示すように、各配線32の上面32Aには、所要の箇所(図2では、2つ)に凹部32X(第2凹部)が形成されている。各凹部32Xは、配線32の上面32Aから配線32の厚さ方向の中途位置まで形成されている。すなわち、各凹部32Xは、その底面が配線32の厚さ方向の中途に位置するように形成されている。図2(b)に示すように、各凹部32Xの平面形状は、例えば略長方形状に形成されている。これら2つの凹部32Xは、配線32の平面方向の中間位置に形成されている。このため、図2(a)に示すように、2つの凹部32Xの側壁は配線30によって構成されている。
めっき層40は、配線32の凹部32X内に形成されている。また、めっき層40の側面は、凹部32Xの側壁を構成する配線30によって覆われている。このようにめっき層40は、配線32内に埋め込まれるように形成されている。図1(b)及び図2(b)に示すように、めっき層40の平面形状は、凹部32Xの平面形状と同様に略長方形状に形成されている。
上記めっき層40の例としては、例えば凹部32Xの底面(第1面)からNi層/金(Au)層を順に積層した金属層を挙げることができる。また、めっき層40の他の例としては、Ni層/パラジウム(Pd)層/Au層を順に積層した金属層、Ni層/Pd層/銀(Ag)層を順に積層した金属層、Ni層/Pd層/Ag層/Au層を順に積層した金属層を挙げることができる。ここで、上記Ni層はNi又はNi合金からなる金属層、上記Au層はAu又はAu合金からなる金属層、Pd層はPd又はPd合金からなる金属層、Ag層はAg又はAg合金からなる金属層である。なお、本実施形態では、凹部32Xの底面上にNi層41とAu層42とがこの順番で積層されて上記めっき層40が形成されている。なお、Ni層41の厚さは例えば0.1〜3μm程度とすることができ、Au層42の厚さは例えば0.01〜1μm程度とすることができる。
めっき層40の最表面であるAu層42の上面42Aは、配線32の上面32Aと略面一になるように形成されている。このAu層42の上面42Aには、シリカ(SiO)が一部に含まれている。すなわち、Au層42の上面42Aには、その一部にシリカ膜S1が形成されている。また、Au層42は、その上面42Aにシリコーン(Si−O)が含まれていない(シリコーン膜が形成されていない)ことが好ましい。例えば、Au層42の上面42AをESCA(X線光電子分光分析装置)で分析したときに、シリコーンが検出されず、シリカが検出されるとともに、Au層42を構成する金属(ここでは、Au)が検出される。上記ESCAの分析条件としては、例えば装置としてULVAC−PHI製のQuantera SXMが用いられ、X線源としてAlKα(モノクロメータ)が用いられる。また、ESCAの分析条件としては、光電子取り出し角度を45度とし、測定領域を直径約100μmの領域とし、帯電中和機構を使用する条件が用いられる。
図2(a)に示すように、開口部22Xは、基板フレーム22の厚さ方向に貫通して形成されている。具体的には、開口部22Xは、配線30の上面側から下面側に向かうに連れて径が大きくなるテーパ状に形成されている。なお、開口部22Xの内壁面は、基板フレーム22の厚さ方向の面、つまり配線30の側面になる。
絶縁層50(第1絶縁層)は、配線30の側面全面を覆うように形成されている。具体的には、絶縁層50は、上記開口部22Xに充填されている。また、絶縁層50は、配線30の下面全面を覆うように形成されている。この絶縁層50の上面50Aは、配線30の上面32Aと略面一になるように形成されている。別の見方をすると、絶縁層50の上面50Aには、所要の箇所に凹部50X(第1凹部)が形成されている。各凹部50Xは、絶縁層50の上面50Aから絶縁層50の厚さ方向の中途位置まで形成されている。すなわち、各凹部50Xは、その底面が絶縁層50の厚さ方向の中途に位置するように形成されている。図2(b)に示すように、各凹部50Xの平面形状は、配線30と同様に、例えば略長方形状に形成されている。そして、上記配線30は、凹部50Xの底面(第1面)上に形成され、その配線30の側面が凹部50Xの側壁を構成する絶縁層50によって覆われている。このように配線30は、絶縁層50内に埋め込まれるように形成されている。
このような絶縁層50によって複数の配線30が支持されている。具体的には、各単位リードフレーム24内の複数の配線30が絶縁層50によって上記レール部25,26(図1(a)参照)に支持されている。この絶縁層50は、配線30と放熱板60とを絶縁する機能と、配線30と放熱板60とを接着する機能とを有している。
絶縁層50の材料としては、例えばポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はエポキシ系樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。なお、配線30の下面から絶縁層50の下面までの厚さは、例えば50〜150μm程度とすることができる。
放熱板60は、絶縁層50の下面全面を覆うように形成されている。放熱板60は、絶縁層50に接着されている。放熱板60は、例えば平面視略矩形状の平板である。なお、放熱板60は、絶縁層50と接する面が粗化されていてもよい。
放熱板60の材料としては、例えば銅、アルミニウム(Al)や鉄などの熱伝導性に優れた金属又はこれらの金属を少なくとも一種以上含む合金を用いることができる。また、放熱板60の材料としては、例えば窒化アルミニウム、窒化ケイ素やアルミナ等の熱伝導性に優れたセラミック材を用いることができる。なお、放熱板60の厚さは、例えば200〜2000μm程度とすることができる。この放熱板60は、リードフレーム21の支持板として機能するとともに、発光素子81(図4参照)の発光時に発生する熱を放熱する放熱板として機能する。ここで、発光素子81(例えば、発光ダイオード)の発光効率は、その温度上昇に伴い減少する傾向にある。このため、上記放熱板60により発光素子81から発生する熱を効率良く放熱することにより、発光素子81の発光効率の低下を好適に抑制することができる。
絶縁層70(第2絶縁層)は、配線30の上面及び絶縁層50の上面を被覆するように形成されている。例えば、絶縁層70は、めっき層40以外の配線30の上面及び絶縁層50の上面を被覆するように形成されている。すなわち、絶縁層70は、めっき層40を露出させるための開口部70X,70Yを有している。開口部70Xは、配線32に形成された2つのめっき層40のうち内側(配線31側)のめっき層40の上面42A全面を、発光素子搭載領域に搭載される発光素子81と電気的に接続される接続パッドP1として露出させる。また、開口部70Yは、配線32に形成された2つのめっき層40のうち外側のめっき層40の上面42A全面を、実装基板(図示略)と電気的に接続される電極端子P2として露出させる。これら開口部70X,70Yの平面形状は、図1(b)に示すように、めっき層40と同様に略長方形状に形成されている。
絶縁層70の材料としては、耐熱性に優れた材料を用いることができる。例えば、絶縁層70の材料としては、シリコーンを含む樹脂材を用いることができる。このようなシリコーンを基本骨格とした材料は耐熱性及び耐光性が高いという優れた特性を有している。このため、絶縁層70のようにリードフレーム21の最表面に形成される絶縁層の材料に適している。
さらに、絶縁層70は、高い反射率を有することが好ましい。例えば、絶縁層70は、波長が450nm〜700nmの間で50%以上(好適には80%以上)の反射率を有している。このような絶縁層70は、白色レジスト層や反射層とも呼ばれる。この絶縁層70の材料としては、例えば白色の絶縁性樹脂を用いることができる。白色の絶縁性樹脂としては、例えばシリコーン系樹脂に白色の酸化チタン(TiO)、硫酸バリウム(BaSO)やアルミナ等からなるフィラーや顔料を含有した樹脂材を用いることができる。このような絶縁層70(白色レジスト層)により単位リードフレーム24の最表面を覆うことにより、当該単位リードフレーム24に実装される発光素子81からの光の反射率を高め、発光素子81の光量ロスを低減させることができる。
絶縁層70は、配線31の上面及びその配線31周辺の絶縁層50及び配線32の上面を被覆する絶縁層71と、絶縁層71から露出された絶縁層50及び配線32の上面を被覆する絶縁層72とを有している。絶縁層71は、絶縁層72よりも薄く形成されている。すなわち、絶縁層71は、その上面が絶縁層72の上面よりも低くなるように形成されている。絶縁層71の厚さは例えば10〜30μm程度とすることができ、絶縁層72の厚さは例えば20〜50μm程度とすることができる。
図3に示すように、図2(a)に示した破線の位置で絶縁層50,70及び放熱板60が切断されて個片化された単位リードフレーム24(以下、「配線基板24」ともいう。)では、切断面に絶縁層50、放熱板60及び絶縁層70の側面が露出されている。すなわち、配線基板24では、切断面に配線30(基板フレーム22)の側面が露出されていない。
次に、発光装置80の構造について説明する。
図4に示すように、発光装置80は、上記配線基板24と、その配線基板24に実装された一つ又は複数の発光素子81と、ボンディングワイヤ83と、発光素子81及びボンディングワイヤ83等を封止する封止樹脂84と、外部接続用ワイヤ85とを有している。
発光素子81は、配線基板24の絶縁層71上に搭載されている。具体的には、発光素子81は、絶縁層71上に接着剤82を介して接着されている。また、発光素子81は、一方の電極(図示略)がボンディングワイヤ83を介して一方の配線32に形成された内側(配線31側)のめっき層40と電気的に接続され、他方の電極(図示略)がボンディングワイヤ83を介して他方の配線32に形成された内側(配線31側)のめっき層40と電気的に接続されている。すなわち、発光素子81の各電極は、絶縁層70の開口部70Xから露出されためっき層40、つまり接続パッドP1とボンディングワイヤ83を介して電気的に接続されている。これにより、発光素子81は、ボンディングワイヤ83及びめっき層40を介して、配線32と電気的に接続されている。
絶縁層70の開口部70Yから露出されためっき層40、つまり電極端子P2は、外部接続用ワイヤ85を介して実装基板(図示略)と電気的に接続されている。このような接続により、発光素子81は、外部の電源(図示略)から実装基板、電極端子P2や配線32等を介して給電されて発光する。
上記発光素子81としては、例えば発光ダイオード(Light Emitting Diode:LED)や面発光型半導体レーザ(Vertical Cavity Surface Emitting Laser:VCSEL)を用いることができる。ボンディングワイヤ83及び外部接続用ワイヤ85としては、例えばAuワイヤ、アルミニウム(Al)ワイヤやCuワイヤなどを用いることができる。
封止樹脂84は、発光素子81及びボンディングワイヤ83等を封止するように配線基板24の上面に設けられている。なお、電極端子P2及びその電極端子P2周辺は、封止樹脂84で封止されていない。この封止樹脂84の材料としては、例えばシリコーン樹脂に蛍光体を含有させた樹脂材を用いることができる。このような蛍光体を含有させた樹脂材を発光素子81上に形成することにより、発光素子81の発光と蛍光体の発光の混色を用いることが可能となり、発光装置80の発光色を様々に制御することができる。
次に、発光装置80の製造方法について説明する。
まず、図5(a)に示すように、基板フレーム22の母材となる導電性基板90を準備する。この導電性基板90の材料としては、例えばCu、Cuをベースにした合金、Fe−Ni又はFe−Niをベースにした合金からなる金属板を用いることができる。この導電性基板90の厚さは、例えば50〜250μm程度とすることができる。
次に、図5(b)に示す工程では、導電性基板90の上面90A上に、所定の箇所に開口パターン91Xを有するレジスト層91を形成する。なお、必要に応じて、導電性基板90の上面90Aを粗化し、その粗化された上面90A上にレジスト層91を形成するようにしてもよい。開口パターン91Xは、凹部32Xの形成領域に対応する部分の導電性基板90を露出するように形成される。レジスト層91の材料としては、耐エッチング性及び耐めっき性がある材料を用いることができる。具体的には、レジスト層91の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。例えば感光性のドライフィルムレジストを用いる場合には、導電性基板90の上面90Aにドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして上記開口パターン91Xを有するレジスト層91を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層91を形成することができる。
続いて、レジスト層91をエッチングマスクとして、開口パターン91Xから露出している導電性基板90の部分にハーフエッチングを施し、当該部分を所要の深さまで除去して薄化する。これにより、開口パターン91Xから露出している導電性基板90に凹部32Xが形成される。この工程で使用されるエッチング液は、導電性基板90の材料に応じて適宜選択することができる。導電性基板90の材料として銅を用いる場合であって、凹部32Xの深さが5μm未満である場合には、例えばエッチング液として過硫酸塩のエッチング液を好適に用いることができる。また、導電性基板90の材料として銅を用いる場合であって、凹部32Xの深さが5μm以上である場合には、例えばエッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を好適に用いることができる。なお、このようなエッチング加工(ハーフエッチング)により凹部32Xを形成することも可能であるが、例えばプレス加工により凹部32Xを形成することもできる。
次に、図5(c)に示す工程では、上記レジスト層91をめっきマスクとして、凹部32Xに、導電性基板90をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層91の開口パターン91Xから露出された導電性基板90、つまり凹部32Xに電解めっき法を施すことにより、その凹部32X内にめっき層40を形成する。ここで、めっき層40がNi層41とAu層42が順に積層された構造である場合には、電解めっき法により、レジスト層91の開口パターン91Xから露出された凹部32Xの底面上にNi層41とAu層42を順に積層する。本例では、最上層に形成されるめっき層(つまり、Au層42)の上面42Aが導電性基板90の上面90Aと略面一になるように形成される。なお、凹部32X内に形成されためっき層40は、その上面42Aが導電性基板90の上面90Aよりも凹んだ位置に形成されていてもよい。また、めっき層40は、その上面42Aが導電性基板90の上面90Aよりも上方に突出して形成されていてもよい。但し、めっき層40の上面42Aを導電性基板90の上面90Aよりも上方に突出させる場合には、そのめっき層40の突出量が後工程で使用されるテープ92の粘着剤92Bの厚さよりも小さい突出量であることが望ましい。
その後、レジスト層91を例えばアルカリ性の剥離液により除去する。
続いて、図5(d)に示す工程(第1工程)では、導電性基板90の上面90Aにテープ92を接着する。具体的には、片面に粘着剤92Bが塗布されたフィルム状のテープ基材92Aの粘着剤92Bが塗布されている側の面92Cを導電性基板90の上面90Aに貼り付ける。例えば導電性基板90の上面90Aにシート状のテープ92を熱圧着によりラミネートする。このとき、導電性基板90の上面90Aとめっき層40の上面42Aとが略面一に形成されているため、テープ92の粘着剤92Bを薄く形成することができる。粘着剤92Bの厚さは、例えば1〜5μm程度とすることができる。すなわち、粘着剤92Bが接する面(導電性基板90の上面90A及びめっき層40の上面42A)が凹凸の小さい平坦面であるため、粘着剤92Bを薄く形成した場合であっても、上記凹凸に起因してテープ92と導電性基板90との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。
ここで、テープ92の材料としては、例えば耐薬品性や耐熱性に優れた材料を用いることができる。また、テープ基材92Aの材料としては、例えば作業性が良好な材料であることが好ましい。このようなテープ基材92Aの材料としては、例えばポリイミド樹脂やポリエステル樹脂を用いることができる。また、粘着剤92Bの材料としては、後工程で形成される絶縁層50(図2参照)から容易に剥離することができる材料であることが好ましい。このような粘着剤92Bの材料としては、例えばシリコーン系、アクリル系やオレフィン系の粘着材料を用いることができる。なお、テープ基材92Aの厚さは、例えば20〜50μm程度とすることができる。また、粘着剤92Bの厚さは、例えば1〜5μm程度とすることができる。
次いで、図6(a)に示す工程では、導電性基板90の90Bに、開口部22Xの形状に対応した開口部93Xを有するレジスト層93を形成する。レジスト層93の材料としては、耐エッチング性がある材料を用いることができる。具体的には、レジスト層93の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト(例えばノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト)等を用いることができる。レジスト層93は、レジスト層91と同様の方法により形成することができる。
次いで、レジスト層93をエッチングマスクとして、導電性基板90を下面90B側からエッチングして、図6(a)に示すような基板フレーム22を形成する。具体的には、レジスト層93の開口部93Xから露出された導電性基板90を下面90B側からエッチングし、導電性基板90に開口部22Xを形成して基板フレーム22を形成する。この開口部22Xの形成により、各単位リードフレーム24に複数の配線30(具体的には、1つの配線31及び2つの配線32)が画定される。なお、ウェットエッチング(等方性エッチング)により導電性基板90をパターニングする場合には、そのウェットエッチングで使用されるエッチング液は、導電性基板90の材質に応じて適宜選択することができる。例えば導電性基板90として銅を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、導電性基板90の下面90B側からスプレーエッチングにて上記パターニングを実施することができる。このようにウェットエッチングにより導電性基板90がパターニングされると、エッチングが導電性基板90の面内方向に進行するサイドエッチ現象により配線30の断面形状が台形に形成される。なお、本工程では、テープ92がエッチングストッパ層として機能する。
このように、本工程では、導電性基板90をテープ92に貼り付けた状態で、その導電性基板90をパターニングして基板フレーム22(配線30)を形成するようにした。このため、エッチングにより配線30のみを残すようにしても、つまり従来のリードフレームに必要であったセクションバーやサポートバーを残さずに配線30のみを残すようにしても、テープ92によって配線30を保持することができる。換言すると、本工程におけるテープ92は、基板フレーム22(配線30)を所定の位置に保持するための一時的な基材としての役割を果たす。
続いて、レジスト層93を例えばアルカリ性の剥離液により除去する。次いで、図6(b)に示す工程では、テープ92の面92Cに、配線30を覆う絶縁層50と放熱板60とをこの順番で積層する。この絶縁層50の形成、及び絶縁層50と放熱板60との積層は、例えば樹脂モールド成形法により形成することができる。例えば絶縁層50の材料として熱硬化性を有したモールド樹脂を用いる場合には、図6(a)からレジスト層93を除去した構造体と放熱板60を所定距離だけ離間した状態で金型内に収容し、ゲート部(図示略)から対応する樹脂充填領域23(図1(a)参照)に上記モールド樹脂を充填しながら加熱及び加圧処理を行う。これにより、図6(b)に示すように、開口部22Xを充填するように、配線30と放熱板60との間に絶縁層50が形成され、テープ92の面92Cに絶縁層50と放熱板60とが積層される。このとき、テープ92の面92Cと接する配線30の上面及び絶縁層50の上面は、テープ92の面92C(平坦面)に沿った形状に形成される。このため、配線30の上面及び絶縁層50の上面は平坦に形成される。なお、上記モールド樹脂を充填する方法としては、例えばトランスファーモールドやインジェクションモールド等の方法を用いることができる。
また、絶縁層50と放熱板60との積層は、例えば以下の方法により形成することもできる。まず、放熱板60にシート状の絶縁層50が接着された構造体を用意し、その構造体を、絶縁層50が配線30の下面と対向するようにテープ92の面92C側に配置する。このとき、絶縁層50は、B−ステージ状態のものが使用される。次に、上述した2つの構造体を両面側から真空雰囲気で80〜200℃程度の温度で加熱及び加圧する。これにより、絶縁層50が開口部22X内に充填され、絶縁層50によって配線30が覆われる。また、絶縁層50が硬化し、その硬化に伴って絶縁層50が配線30に接着される。
なお、上記絶縁層50及び放熱板60の平面形状及び大きさは、例えば上記樹脂充填領域23(図1(a)参照)の平面形状及び大きさと略同じになるように形成されている。
次いで、図6(c)に示す工程では、図6(b)に示したテープ92を剥離して除去して、加熱硬化する。但し、この段階では、配線30の上面側に、剥離したテープ92の粘着剤92B(図6(b)参照)の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤92Bを、例えばアッシング(酸素プラズマを用いたドライエッチング)やブラストで除去するようにしてもよい。このようにテープ92が除去されると、上述のように平坦に形成された配線30の上面及び絶縁層50の上面が露出する。
続いて、図6(d)に示す工程では、配線30上及び絶縁層50上に、接続パッドP1及び電極端子P2にそれぞれ対応する開口部70X,70Yを有する絶縁層70を形成する。具体的には、配線30上及び絶縁層50上に、めっき層40の上面を露出する絶縁層70を形成する。この絶縁層70は、例えば樹脂ペーストのスクリーン印刷法によって形成することができる。また、絶縁層70は、注射器(ディスペンサ)によって液状樹脂を塗布することによって形成することもできる。絶縁層70の材料として感光性の絶縁樹脂を用いる場合には、フォトリソグラフィにより絶縁層70を形成することもできる。また、厚さの異なる絶縁層71と絶縁層72とは例えば以下のように形成することができる。すなわち、絶縁層72とその絶縁層72と同じ厚さの絶縁層71とを配線30上及び絶縁層50上に形成した後に、上記絶縁層71をブラスト法などで薄化することにより、配線31上に絶縁層72よりも薄い絶縁層71を形成することができる。また、絶縁層71と絶縁層72とを別の工程で形成することにより、厚さの異なる絶縁層71,72を形成するようにしてもよい。例えば、絶縁層72の形成領域及びめっき層40の上面をマスクした状態で絶縁層71を形成した後に、絶縁層71の形成領域及びめっき層40の上面をマスクした状態で絶縁層72を形成するようにしてもよい。このとき、絶縁層71,72の形成順序は特に限定されない。
続いて、図6(d)に示す工程では、絶縁層70を150℃程度の温度雰囲気でキュア(熱硬化処理)を行うことにより硬化させる。
上記絶縁層70の形成によって、配線30に形成された2つのめっき層40のうち内側のめっき層40が接続パッドP1として開口部70Xから露出され、上記2つのめっき層40のうち外側のめっき層40が電極端子P2として開口部70Yから露出される。このため、絶縁層70の形成後に、コンタクト性を向上させるために配線30上に電解めっき等を施す必要がない。これにより、無電解めっきや電解めっきを行う際に絶縁層70がめっき槽のめっき液中に浸漬されることがないため、絶縁層70にめっき液が染み込むことを未然に防止することができる。この結果、絶縁層70の反射率が低下することを抑制することができる。さらに、上記無電解めっきや電解めっき等に使用されるめっき液の劣化を抑制することができる。詳述すると、絶縁層70を形成した後に、開口部70X,70Yから露出された配線30に対してめっき法(電解めっき法又は無電解めっき法)を施す場合には、そのときに使用されるめっき液に対して絶縁層70に含まれる樹脂材等が溶出する。このため、めっき液の劣化とそれによる液寿命の短縮化を引き起こすという問題がある。これに対し、本実施形態の製造方法によれば、電解めっき法を実施する際には、絶縁層70が形成されていないため、上述したような問題の発生を未然に防止することができる。すなわち、本実施形態の製造方法によれば、めっき液の劣化を抑制することができるため、めっき液の液寿命の短縮化を抑制することができる。
但し、絶縁層70の形成に先立ってめっき層40を形成した場合には、後工程で絶縁層71上に搭載した発光素子81とめっき層40とをワイヤボンディングする際に、めっき層40に対してボンディングワイヤ83が接合し難くなるということが、本発明者らの鋭意研究によって分かってきた。詳述すると、まず、めっき層40を形成した後に絶縁層70を形成した場合には、その絶縁層70を硬化させるための加熱処理において絶縁層70から低分子のシリコーン(Si−O)が揮発する。その揮発したシリコーンがめっき層40(具体的には、Au層42)の上面42Aに付着することが、本発明者らの鋭意研究によって明らかにされた。そして、このようなめっき層40の上面42Aに付着されたシリコーンがワイヤボンディングの障害になっていることが分かってきた。ここで、シリコーンのSi−O−Si結合(シロキサン結合)はフレキシビリティがある。このため、シリコーンは微視的に容易に変形しやすく、ワイヤボンディングによる超音波振動でそのシリコーンのSi−O−Si結合は容易に破壊されることはないと考察される。したがって、めっき層40(Au層42)及びボンディングワイヤ83(例えば、Auワイヤ)にシリコーン膜が残存することになり、その残存したシリコーン膜がワイヤボンディング強度の低下を引き起こすものと考察される。
そこで、図7(a)に示す工程において、図6(d)に示した構造体に対して、上記めっき層40上に形成されたシリコーン膜をワイヤボンディングが行える状態に変質させるための表面処理を施す。このような表面処理は、例えばめっき層40の上面42Aに酸素活性種を作用させることにより行われる。これにより、めっき層40上に形成されたシリコーン膜が除去され、その代わりにめっき層40上にシリカ膜S1が形成されることになる。
例えば図7(a)に示した例では、図6(d)に示した構造体に対して紫外線処理を施すことにより、シリコーン膜をシリカ膜S1に変化(変質)させてシリコーン膜を除去している。すなわち、図6(d)に示した構造体の上面(少なくとも、めっき層40の上面42A)に紫外線光Lを照射するようにした。紫外線光Lにより酸素が励起され、ワーク(ここでは、図6(d)に示した構造体)が置かれる処理室の酸素濃度、紫外線波長及び照度によって決まる量の酸素活性種が生成される。そして、その酸素活性種がシリコーン膜と反応してSiO膜が形成され、めっき層40の上面42Aからシリコーン膜が除去される。ここで、上記紫外線光Lとしては、酸素の吸収が大きい、波長172nmの紫外線光(エキシマUV光)を好適に用いることができる。紫外線光LとしてエキシマUV光を用いる場合には、上記酸素濃度は例えば0.01〜5%程度とすることができる。また、エキシマUV光の照射量(=照度×照射時間)は、例えば500〜4000mJ/cm程度とすることができる。なお、照射量は、エキシマUV光を照射する照射ランプ(例えば、誘電体バリア放電エキシマランプ)とワーク表面との間の間隔と酸素濃度に依存している。
また、図6(d)に示した構造体に対して酸素プラズマ処理を施すことにより、シリコーン膜をシリカ膜(SiO)S1に変質させてシリコーン膜を除去するようにしてもよい。すなわち、酸素ガスのプラズマ(つまり、酸素をソースとしたプラズマ)により生成された酸素活性種を利用してめっき層40を表面処理するようにしてもよい。具体的には、酸素プラズマ処理では、高周波電界中に酸素ガスを導入すると、その酸素ガスが例えばプラズマ化されて解離され、酸素活性種が生成される。そして、その酸素活性種がシリコーン膜と反応してSiO膜が形成され、めっき層40の上面からシリコーン膜が除去される。なお、酸素プラズマ処理の条件としては、例えば、RF出力を250W、酸素流量を15sccm、真空度を20Pa、処理時間を30秒程度とすることができる。
なお、図6(d)に示した構造体に対して四フッ化炭素(CF)をソースとしたプラズマ処理を施すことによっても、Au層42上のシリコーン膜を除去することができる。但し、このようなプラズマ処理では、排気ガスのフッ酸を除去するためのシステムや、大気中に放出するCF4ガスを減らすために燃焼システムなどを設ける必要がある。また、CFガスをソースとしたプラズマ処理の場合には、Au層42上にシリカ膜S1も残存しなくなるが、シリコーンを含むAu層42の上面42A上及び絶縁層70上にフッ素が残留することになる。
以上の製造工程により、単位リードフレーム(配線基板)24がマトリクス状に複数個連設された構造、つまり図1及び図2に示したリードフレーム21が製造される。
次に、図7(b)に示す工程では、各単位リードフレーム24に1又は複数の発光素子81をワイヤボンディング実装する。詳述すると、まず、各単位リードフレーム24の発光素子搭載領域に形成された絶縁層71上に接着剤82を介して発光素子81を搭載する。続いて、発光素子81の電極(図示略)と、絶縁層70の開口部70Xから露出されためっき層40(つまり、接続パッドP1)とをボンディングワイヤ83により接続し、発光素子81と配線32とを電気的に接続する。具体的には、発光素子81の一方の電極を一方の接続パッドP1とボンディングワイヤ83により電気的に接続するとともに、発光素子81の他方の電極を他方の接続パッドP1とボンディングワイヤ83により電気的に接続する。
本工程においてボンディングワイヤ83をめっき層40に接続する際には、めっき層40の上面42Aの一部にシリカ膜S1は形成されているが、めっき層40の上面42Aにシリコーン膜は形成されていない。すなわち、上述した酸素活性種による表面処理によってめっき層40上からシリコーン膜が除去されているため、ボンディングワイヤ83をめっき層40に接続する際に、シリコーン膜に起因してワイヤボンディングの障害が起こることはない。但し、めっき層40上にはシリコーン膜の代わりに絶縁膜であるシリカ膜S1が形成されているため、このシリカ膜S1がワイヤボンディング障害を引き起こすとも考えられる。しかし、めっき層40上にシリカ膜S1を形成した場合には、後述する実験結果にも示すように、めっき層40上にシリコーン膜が形成されている場合よりもワイヤボンディング性を向上させることができる。すなわち、めっき層40上に形成されたシリコーン膜をシリカ膜S1に変質させることにより、めっき層40とボンディングワイヤ83との間で接合不良が発生しにくくなり、ワイヤボンディング強度を向上させることができる。これは、以下のように考察することができる。すなわち、SiOの分子構造は剛直であるため、ワイヤボンディングの超音波振動でめっき層40上に残存するシリカ(SiO)は容易に破壊される、と考えられる。そして、せん断破壊された分子がボンディングワイヤ83(Auワイヤ)やAu層42に散乱し、AuワイヤとAu層42の界面が一体化されるため、ワイヤボンディング強度の低下が抑制されるものと考察される。
次に、図7(c)に示す工程では、単位リードフレーム24上に実装された発光素子81及びボンディングワイヤ83を封止する封止樹脂84を形成する。例えば、一括モールディング方式により、樹脂充填領域23毎に、発光素子81が搭載されている側のリードフレーム21の面(図中の上面)の一部を封止樹脂84で封止する。これにより、各単位リードフレーム24に実装された発光素子81とボンディングワイヤ83とが封止樹脂84で封止される。この封止工程は、特に図示はしないが、例えばモールディング金型(1組の上型及び下型)の下型上に図7(b)に示した構造体を載せ、上方から上型で挟み込むようにして、モールドゲート部(図示略)から対応する樹脂充填領域23(図1(a)参照)に絶縁性樹脂を注入しながら加熱及び加圧することにより行われる。この封止樹脂84としては、例えばトランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
その後、破線で示した切断位置の絶縁層50,70及び放熱板60をダイシングブレード等によって切断する。これにより、単位リードフレーム24に発光素子81が実装されてなる発光装置80(図4参照)が複数個製造される。そして、その発光装置80を実装基板に実装する際に、絶縁層70の開口部70Yから露出されためっき層40に外部接続用ワイヤ85が接続される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
(1)配線基板24の最表層に、耐熱性及び耐光性に優れたシリコーンを含む絶縁層70を形成するようにした。これにより、配線基板24の最表層に、エポキシ系樹脂からなる絶縁層を形成する場合に比べて、耐熱性を向上させることができる。このため、実装部品(ここでは、発光素子81)の発熱温度が高くなった場合にも、上記シリコーンを含む絶縁層70を配線基板24の最表層の絶縁層に適用することができる。
(2)配線32の凹部32Xの底面上に電解めっき法によりめっき層40を形成した後に、そのめっき層40を露出させる開口部70X,70Yを有する絶縁層70を形成するようにした。この場合には、電解めっき法によりめっき層40を形成する際には、絶縁層70が形成されていないため、その絶縁層70の存在に起因してめっき液が劣化することを未然に防止することができる。これにより、めっき液の液寿命を延ばすことができ、そのめっき液を継続的に使用することができる。この結果、コスト削減に貢献することができる。
さらに、無電解めっきや電解めっきを行う際に絶縁層70がめっき槽のめっき液中に浸漬されることがないため、絶縁層70にめっき液が染み込むことを未然に防止することができる。これにより、絶縁層70の反射率が低下することを抑制することができる。
(3)絶縁層70に対する熱硬化処理の後であって発光素子81の搭載前に、めっき層40(具体的には、Au層42)の上面42Aに対して、酸素活性種による表面処理を施すようにした。これにより、上記熱硬化処理の際にAu層42の上面42Aにシリコーンが付着した場合であっても、上記表面処理によってシリコーン膜をシリカ膜S1に変質させて、Au層42上のシリコーンを除去することができる。したがって、ワイヤボンディング障害を引き起こすシリコーンをAu層42上から除去できるため、上記表面処理を施さない場合に比べて、ワイヤボンディング性を向上させることができる。
(4)紫外線処理や酸素プラズマ処理によってAu層42上のシリコーン膜を除去するようにした。これら紫外線処理や酸素プラズマ処理では、CFガスをソースとしたプラズマ処理のように燃焼システム等を設ける必要がないため、安価にシリコーン膜を除去することができる。このため、製造コストの削減に貢献することができる。
(5)高い反射率を有する絶縁層71上に発光素子81を搭載するようにした。これにより、発光素子81の発光効率を向上させることができる。
(6)発光素子81が搭載される絶縁層71の直下に配線31を形成するようにした。これにより、発光素子81から発生した熱を絶縁層71から配線31及び絶縁層50を通じて放熱板60に放熱することができる。ここで、配線31は絶縁層50よりも高い熱伝導率を有しているため、発光素子81から発生した熱を、絶縁層50上に絶縁層71が形成される場合よりも効率良く放熱板60に放熱することができる。これにより、発光素子81の発光効率の低下を好適に抑制することができる。
(7)各配線30の側面全面を覆うように絶縁層50を形成し、その絶縁層50によって各配線30を支持するようにした。これにより、従来のリードフレームでは、配線(リード)を支持するために必要であるサポートバーやセクションバー等を省略することができる。このため、図2に示した破線の位置で絶縁層50,70及び放熱板60を切断することにより単位リードフレーム24を個片化した場合に、切断面に配線30(基板フレーム22)の側面が露出されない。これにより、配線30の酸化を好適に抑制することができる。
さらに、個片化した単位リードフレーム24では、配線30の側面全面が絶縁層50によって覆われる。このため、単位リードフレーム24及びその単位リードフレーム24を用いた発光装置80における絶縁信頼性を向上させることができる。
(8)導電性基板90をテープ92に貼り付けた状態で、その導電性基板90をパターニングして基板フレーム22(配線30)を形成するようにした。このため、エッチングにより配線30のみを残すようにしても、つまり従来のリードフレームでは配線を支持するために必要であったセクションバーやサポートバーを残さずに配線30のみを残すようにしても、テープ92によって配線30を保持することができる。さらに、テープ92によって保持された配線30を封止するように絶縁層50を形成し、その後、テープ92を剥離するようにした。このように、配線30を支持する絶縁層50が形成された後に、テープ92が剥離される。このため、テープ92の剥離後においても、絶縁層50によって配線30を所定の位置に保持(支持)することができる。したがって、従来必要であった配線を支持するためのセクションバーやサポートバーを省略することができる。
(第1実施形態の変形例)
なお、上記第1実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第1実施形態における絶縁層71の形状に特に限定されない。例えば図8(a)に示すように、絶縁層71の上面に凹部71X(第3凹部)を形成するようにしてもよい。この凹部71Xは、絶縁層71の上面から絶縁層71の厚さ方向の中途位置まで形成されている。すなわち、各凹部71Xは、その底面が絶縁層71の厚さ方向の中途に位置するように形成されている。そして、発光素子81を上記凹部71Xの底面上に搭載するようにしてもよい。これにより、発光素子81を囲むように、高い反射率を有する絶縁層71を形成することができるため、発光装置80の発光効率を向上させることができる。
・上記第1実施形態における絶縁層70の形状に特に限定されない。例えば上記第1実施形態では、めっき層40の上面42Aの全面を露出するように絶縁層70を形成するようにしたが、図8(b)に示すように、めっき層40の上面42Aの一部を被覆するように絶縁層70(絶縁層71,72)を形成するようにしてもよい。また、上記第1実施形態では、絶縁層70(絶縁層72)の外側面を絶縁層50及び放熱板60の外側面と面一になるように形成したが、図8(b)に示すように、例えば絶縁層70(絶縁層72)を絶縁層50及び放熱板60の外側面から後退するように形成してもよい。
・図8(b)に示すように、上記第1実施形態の発光装置80及び配線基板24から配線31を省略するようにしてもよい。このような構造では、発光素子81の熱を絶縁層71を介して配線30に逃がすことができるため、発光素子81の発光効率の寿命を向上させることができる。
・上記第1実施形態及び上記各変形例では、配線32の凹部32Xの底面(第1面)上にめっき層40を形成するようにした。これに限らず、例えば図8(c)に示すように、配線32の上面32A(第1面)上にめっき層40を形成するようにしてもよい。
・上記第1実施形態及び上記各変形例では、絶縁層71上に発光素子81を搭載するようにした。これに限らず、例えば図8(d)に示すように、配線31上にめっき層40と同様のめっき層43を形成し、そのめっき層43上に発光素子81を搭載するようにしてもよい。例えば、発光素子81を、めっき層43上に接着剤82を介して接着するようにしてもよい。
・また、絶縁層71及びめっき層43を省略し、配線31上に発光素子81を搭載するようにしてもよい。あるいは、図8(b)に示した配線基板24から絶縁層71を省略し、絶縁層50上に発光素子81を搭載するようにしてもよい。
・上記図8(c)に示した変形例では、めっき層40を配線32の上面32Aにのみ形成した。これに限らず、例えば図8(d)に示すように、めっき層40を、配線32の上面32Aの一部を覆うように形成するとともに、隣接する配線30間に形成された絶縁層50の上面50Aの一部を覆うように形成するようにしてもよい。また、配線31上に形成しためっき層43を、配線31の上面を覆うように形成するとともに、隣接する配線30間に形成された絶縁層50の上面50Aの一部を覆うように形成するようにしてもよい。これにより、めっき層40とめっき層43との間の間隔を、配線31と配線32との間の間隔よりも狭くすることができる。
・図9(a)に示すように、絶縁層71上に複数(図9(a)では、4つ)の発光素子81を搭載するようにしてもよい。本例では、絶縁層71上で最も外側に搭載された発光素子81の電極(図示略)は、絶縁層70の開口部70Xから露出されためっき層40とボンディングワイヤ83を介して電気的に接続されている。そして、隣接する発光素子81の電極は、ボンディングワイヤ83を介して互いに電気的に接続されている。このように絶縁層71上に搭載される発光素子81の接続は本例のように直列接続であってもよいし、並列接続であってもよいし、直列接続及び並列接続の両方であってもよい。
・図9(b)に示すように、配線31の上面に凹部31Xを形成し、その凹部31Xの底面上にめっき層40と同様のめっき層44を形成し、そのめっき層44上に発光素子81を搭載するようにしてもよい。すなわち、配線31に埋め込まれるように形成されためっき層44上に発光素子81を搭載するようにしてもよい。
・上記第1実施形態では、各単位リードフレーム24に発光素子81をワイヤボンディング実装した後に、単位リードフレーム24(発光装置80)を個片化するようにした。これに限らず、例えば単位リードフレーム24を個片化した後に、各単位リードフレーム24に発光素子81をワイヤボンディング実装するようにしてもよい。この場合、Au層42の上面42Aに対する表面処理は、単位リードフレーム24に発光素子81を搭載する前であれば、単位リードフレーム24の個片化前に行ってもよいし、個片化後に行ってもよい。すなわち、Au層42の上面42Aに対する表面処理を、発光素子81を単位リードフレーム24に搭載する直前に行う必要はない。
・上記第1実施形態では、単位リードフレーム24がマトリクス状に複数個連設されたリードフレーム21に具体化したが、例えば単位リードフレーム24が帯状に複数個連設されたリードフレームに具体化してもよい。すなわち、単位リードフレームが複数個連設されたリードフレームであれば、その単位リードフレームの配列は特に限定されない。
・上記第1実施形態におけるリードフレーム21を、例えばQFN、BGA(Ball Grid Array)、LGA(Land Grid Array)、CSP(Chip Size Package)やSON(Small Out line Non-Lead Package)等のようなパッケージの一面に外部接続用の端子を複数露出させたタイプの表面実装型パッケージに用いてもよい。
(第2実施形態)
以下、第2実施形態を図10〜図15に従って説明する。先の図1〜図9に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図10(a)に示すように、発光装置100は、配線基板110と、その配線基板110に実装された複数(本例では16個)の発光素子81と、発光素子81等を封止する封止樹脂84とを有している。
配線基板110は、放熱板120と、放熱板120上に形成された絶縁層130と、絶縁層130上に形成された配線パターン140と、配線パターン140上の一部に形成されためっき層150と、配線パターン140及びめっき層150の一部を覆う絶縁層160とを有している。
放熱板120は、例えば平面視略矩形状の平板である。放熱板120の材料としては、放熱板60と同様に、例えば銅、アルミニウム、鉄などの熱伝導性に優れた金属を用いることができる。放熱板120の厚さは、例えば200〜2000μm程度とすることができる。
絶縁層130は、放熱板120の上面全面を覆うように形成されている。絶縁層130は、配線パターン140と放熱板120とを絶縁する機能と、配線パターン140と放熱板120とを接着する機能を有している。絶縁層130は、例えば平面視略矩形状の平板である。絶縁層130の材料としては、例えばポリイミド系樹脂やエポキシ系樹脂などの絶縁性樹脂、又はエポキシ系樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。絶縁層130の厚さは、例えば25〜200μm程度とすることができる。
配線パターン140は、絶縁層130の上面130A(第1面)に形成されている。この配線パターン140は、図12に示すように、絶縁層130の上面130Aを全体的に覆うように形成されている。具体的には、平面視帯状(平面視長方形状)の複数(図12では、5つ)の配線パターン140が平行に隣接して配置されている。そして、隣接する配線パターン140間には、下層の絶縁層130を露出する溝状の開口部140Xが形成されている。この開口部140Xによって複数の配線パターン140は互いに離間され、複数の配線パターン140は互いに電気的に独立している。なお、配線パターン140の材料としては、例えば銅や銅合金を用いることができる。配線パターン140の厚さは、例えば3〜105μm程度とすることができる。配線パターン140の長辺の長さは例えば5〜10mm程度とすることができ、配線パターン140の短辺の長さは例えば1〜5mm程度とすることができる。また、各配線パターン140間の幅(開口部140Xの幅)は、例えば0.1〜0.3mm程度とすることができる。
図10(b)に示すように、配線パターン140の上面140Aは粗面化されており、微細な凹凸形状が形成されている。この粗面化された配線パターン140の上面140Aの粗度は、例えば表面粗さRa値で55〜200nmとなるように設定されている。ここで、上記表面粗さRa値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。この表面粗さRa値は、例えば原子間力顕微鏡を使用して測定される。
図12に示すように、配線パターン140の上面140A(第1面)には、平面視略半円状のめっき層150が多数形成されている。これらのめっき層150は、平面視したときに、上記開口部140Xを挟んで略半円の直線部が互いに対向するように形成された2つのめっき層150で一つの組(一対)になるように形成されている。すなわち、一対のめっき層150は、互いに異なる配線パターン140の上面140Aに形成され、全体的には平面視略円形状になるように形成されている。そして、このような一対のめっき層150が配線パターン140上にマトリクス状(図12では4×4)に形成されている。各めっき層150は、発光素子81(図10(a)参照)が接合される接続パッドP11を有している。なお、図10(a)に示すように、各めっき層150は、配線パターン140の側面、つまり開口部140Xの側壁には形成されておらず、開口部140Xの側壁を構成する配線パターン140の縁から後退して形成されている。
図12に示すように、配線パターン140の上面140Aには、平面視略円状のめっき層151が一対形成されている。このめっき層151は、上記めっき層150よりも外側の配線パターン140の上面140Aに形成されている。具体的には、一対のめっき層151は、5つの配線パターン140のうち最も外側に配置された2つの配線パターン140上であって、それら配線パターン140に形成されためっき層150よりも外側に形成されている。このようなめっき層151は、外部から給電される電極端子P12を有している。
これらめっき層150,151の例としては、上記めっき層40と同様に、例えばNi層/Au層や、Ni層/Pd層/Au層や、Ni層/Pd層/Ag層や、Ni層/Pd層/Ag層/Au層などを挙げることができる。なお、本実施形態では、図10(a)に示すように、配線パターン140の上面140AにNi層152とAu層153とがこの順番で積層されて上記めっき層150,151が形成されている。なお、Ni層152の厚さは例えば0.1〜3μm程度とすることができ、Au層153の厚さは例えば0.01〜1μm程度とすることができる。
めっき層150,151の最表面であるAu層153の上面153Aには、シリカ(SiO)が一部に含まれている。すなわち、Au層153の上面153Aには、その一部にシリカ膜S1が形成されている。また、Au層153は、その上面153Aにシリコーン(Si−O)が含まれていない(シリコーン膜が形成されていない)ことが好ましい。例えば、Au層153の上面153AをESCAで分析したときに、シリコーンが検出されず、シリカが検出されるとともに、Au層153を構成する金属(ここでは、Au)が検出される。
絶縁層160は、配線パターン140の上面140A、絶縁層130の上面130A及びめっき層150,151の上面153Aの一部を被覆するように形成されている。図11及び図12に示すように、絶縁層160は、発光素子81が搭載される発光素子搭載領域CAとしてめっき層150、配線パターン140及び絶縁層130の一部を露出する開口部160Xと、電極端子P12としてめっき層151の一部を露出する開口部160Yとを有している。具体的には、開口部160Xから露出された領域が発光素子搭載領域CAとなり、その発光素子搭載領域CAに形成された一方のめっき層150上に発光素子81が搭載される。ここで、図11に示すように、開口部160X及び発光素子搭載領域CAの平面形状は、例えば円形状に形成されている。開口部160X及び発光素子搭載領域CAは、配線基板110上にマトリクス状(図11では、4×4)に配列されている。各発光素子搭載領域CAでは、溝状の開口部140Xによって分離された2つの配線パターン140の一部、及びそれら配線パターン140上に形成されためっき層150の一部が開口部160Xから露出されている。そして、各発光素子搭載領域CAにおいて、開口部160Xから露出されためっき層150が接続パッドP11として機能する。
また、上記開口部160Yの平面形状は例えば略円形状に形成されている。具体的には、各開口部160Yは、その平面形状が各めっき層151の平面形状よりも小さく形成されている。このため、開口部160Yからはめっき層151の一部が露出され、その露出されためっき層151が電極端子P12として機能する。この電極端子P12には、外部の電源から実装基板の配線等を介して給電される。なお、絶縁層130の上面130Aから絶縁層160の上面までの厚さは、例えば50〜150μm程度とすることができる。
絶縁層160の材料としては、耐熱性に優れた材料を用いることができる。例えば、絶縁層160の材料としては、耐熱性及び耐光性に優れたシリコーンを含む樹脂材を用いることができる。
さらに、絶縁層160は、高い反射率を有することが好ましい。例えば、絶縁層160は、波長が450nm〜700nmの間で50%以上(好適には80%以上)の反射率を有している。このような絶縁層160の材料としては、シリコーン系樹脂に白色の酸化チタンや硫酸バリウムからなるフィラーや顔料を含有した樹脂材を用いることができる。
各発光素子81は、配線基板110の各発光素子搭載領域CAに実装されている。具体的には、各発光素子81は、各発光素子搭載領域CAに形成された一方のめっき層150上に搭載されている。より具体的には、図10(a)に示すように、各発光素子81は、上記一方のめっき層150上に接着剤82を介して接着されている。また、各発光素子81は、一方の電極(図示略)がボンディングワイヤ83を介して上記一方のめっき層150に電気的に接続され、他方の電極(図示略)がボンディングワイヤ83を介して発光素子搭載領域CA内の他方のめっき層150に電気的に接続されている。これにより、各発光素子81の各電極は、ボンディングワイヤ83及びめっき層150を介して、配線パターン140と電気的に接続されている。このような接続により、本実施形態の発光装置100では、一対の電極端子P12間に4個の発光素子81が直列に接続されるとともに、それら直列に接続された発光素子81群が4つ並列に接続されることになる(図12参照)。そして、これら発光素子81は、外部の電源(図示略)から実装基板、電極端子P12や配線パターン140等を介して給電されて発光する。
図10(a)に示すように、封止樹脂84は、発光素子81及びボンディングワイヤ83等を封止するように配線基板110の上面に設けられている。なお、電極端子P12及びその電極端子P12周辺は、封止樹脂84に封止されていない。
次に、上記発光装置100の製造方法について説明する。
まず、配線基板110を製造するためには、例えば多数個取り基板(以下、単に「基板」ともいう。)120Aを用意する。基板120Aは、図示は省略するが、配線基板110が形成される領域である配線基板形成領域がマトリクス状(例えば、3×3)に形成された区画を複数(例えば、3つ)有している。この基板120Aは、配線基板形成領域に配線基板110に対応する構造体が形成された後、切断線D1に沿ってダイシングブレード等によって切断される。これにより、配線基板110に対応する構造体が個片化され、複数の配線基板110が製造されることになる。このとき、各配線基板110において、基板120Aは図10に示した放熱板120となる。このため、基板120Aの材料としては、放熱板120と同様に、例えば銅、アルミニウムや鉄などの熱伝導性に優れた金属を用いることができる。なお、以下に示す図13〜図15においては、説明の便宜上、一つの配線基板形成領域の構造を示している。
次に、図13(a)に示す工程では、基板120Aの上面全面を覆うように絶縁層130を形成するとともに、絶縁層130の上面130A全面を覆うように銅箔140Bを形成する。例えば絶縁層130の片面に銅箔140Bが被着された片面銅張り基板を基板120Aに接着することにより、基板120A上に絶縁層130及び銅箔140Bを形成する。また、例えば銅箔付き絶縁樹脂フィルムを基板120A上に積層することにより、基板120A上に絶縁層130及び銅箔140Bを形成するようにしてもよい。
また、図13(a)に示す工程では、銅箔140Bに対して粗化処理を施す。この粗化処理は、例えば、銅箔140Bの上面140Aの粗度が、表面粗さRa値で55〜200nmとなるように行われる。このような粗化処理により、銅箔140Bの上面140Aに微細な凹凸が形成されて、その上面140Aが粗面化される。粗化処理としては、例えば黒化処理、エッチング処理、めっき、ブラスト等によって行うことができる。
次に、図13(b)に示す工程では、粗面化された銅箔140Bの上面140Aに、所定の箇所に開口パターン170X,170Yを有するレジスト層170を形成する。この開口パターン170Xは、発光素子搭載領域CAに形成されるめっき層150(図10参照)に対応する部分の銅箔140Bを露出するように形成される。また、開口パターン170Yは、その一部が電極端子P2となるめっき層151(図10参照)に対応する部分の銅箔140Bを露出するように形成される。レジスト層170の材料としては、耐めっき性がある材料を用いることができ、例えば上記レジスト層91と同様の材料を用いることができる。また、レジスト層170は、レジスト層91と同様の方法により形成することができる。
続いて、図13(c)に示す工程では、上記レジスト層170をめっきマスクとして、銅箔140Bの上面140Aに、その銅箔140Bをめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層170の開口パターン170Xから露出された銅箔140Bの上面140Aに電解めっきを施すことにより、発光素子搭載領域CAに対応する部分の銅箔140B上にめっき層150を形成する。また、レジスト層170の開口パターン170Yから露出された銅箔140Bの上面に電解めっきを施すことにより、その銅箔140B上にめっき層151を形成する。ここで、めっき層150,151がNi層152とAu層153が積層された構造である場合には、電解めっき法により、レジスト層170の開口パターン170X,170Yから露出された銅箔140Bの上面にNi層152とAu層153を順に積層する。その後、レジスト層170を例えばアルカリ性の剥離液により除去する。
次に、図14(a)に示す工程では、銅箔140Bの上面140Aに、所定の箇所に開口部171Xを有するレジスト層171を形成する。このレジスト層171は、所要の配線パターン140に対応する銅箔140Bを被覆するように形成される。換言すると、レジスト層171は、開口部140Xに対応する位置に形成された開口部171Xを有している。レジスト層171の材料としては、耐エッチング性がある材料を用いることができ、例えば上記レジスト層91と同様の材料を用いることができる。また、レジスト層171は、レジスト層91と同様の方法により形成することができる。
続いて、レジスト層171をエッチングマスクとして銅箔140Bをエッチングし、銅箔140Bを所定形状にパターニングする。これにより、銅箔140Bに開口部140Xが形成され、絶縁層130の上面130Aに所要の配線パターン140が形成される。このとき、めっき層150,151が開口部140Xの側壁を構成する配線パターン140の縁から後退して形成される。その後、レジスト層171を例えばアルカリ性の剥離液により除去する。
次いで、図14(b)に示す工程では、絶縁層130上、配線パターン140上及びめっき層150,151上に、発光素子搭載領域CA及び電極端子P12にそれぞれ対応する開口部160X,160Yを有する絶縁層160を形成する。具体的には、絶縁層130上及び配線パターン140上に、めっき層150の上面の一部を接続パッドP11として露出するとともに、めっき層151の一部を電極端子P12として露出する絶縁層160を形成する。この絶縁層160は、例えば樹脂ペーストのスクリーン印刷法によって形成することができる。
続いて、絶縁層160を150℃程度の温度雰囲気でキュア(熱硬化処理)を行うことにより硬化させる。このとき、絶縁層160から低分子のシリコーン(Si−O)が揮発し、その揮発したシリコーンがめっき層150,151の上面153Aに付着する。このため、めっき層150,151の上面153Aの一部にはシリコーン膜が形成されることになる。
次いで、図14(c)に示す工程では、図14(b)に示した構造体に対して、酸素活性種による表面処理を施す。表面処理としては、例えば紫外線処理や酸素プラズマ処理を用いることができる。図14(c)の例では、先の図7(a)に示した工程と同様に、図14(b)に示した構造体の上面(少なくとも、めっき層150,151の上面153A)に紫外線光Lを照射するようにした。このような表面処理により、上記熱硬化処理でめっき層150,151の上面153Aに形成されたシリコーン膜をシリカ膜S1に変質させることができる。
次に、図15(a)に示す工程では、図14(c)に示した切断線D1に対応する部分の絶縁層160、絶縁層130及び基板120Aをダイシングブレード等によって切断する。これにより、本実施形態の配線基板110が製造される。なお、このとき、基板120Aが放熱板120になる。
続いて、図15(b)に示す工程では、配線基板110の各発光素子搭載領域CA内に発光素子81をワイヤボンディング実装する。詳述すると、まず、各発光素子搭載領域CAに形成された一方のめっき層150上に接着剤82を介して発光素子81を搭載する。続いて、発光素子81の電極(図示略)と、絶縁層160の開口部160Xから露出されためっき層150(つまり、接続パッドP11)とをボンディングワイヤ83により接続し、発光素子81と配線パターン140を電気的に接続する。具体的には、発光素子81の一方の電極を一方の接続パッドP11とボンディングワイヤ83により電気的に接続するとともに、発光素子81の他方の電極を他方の接続パッドP11とボンディングワイヤ83により電気的に接続する。このとき、めっき層150上には、シリコーン膜が形成されておらず、シリコーン膜の代わりにシリカ膜S1が形成されているため、めっき層150とボンディングワイヤ83とを良好に接合することができる。
次いで、図15(c)に示す工程では、配線基板110上にワイヤボンディング実装された複数の発光素子81及びボンディングワイヤ83を封止する封止樹脂84を形成する。
以上の製造工程により、本実施形態の発光装置100が製造される。なお、発光装置100を実装基板(図示略)に実装する際に、絶縁層160の開口部160Yから露出されためっき層151、つまり電極端子P12に外部接続用ワイヤ85が接続される。
以上説明した本実施形態によれば、上記第1実施形態の(1)〜(4)の効果と同様の効果を奏する。
(実験結果)
ここで、上述したように、酸化活性種による表面処理によってめっき層上のシリコーン膜がシリカ膜に変質すること、及び、そのようにシリコーン膜をシリカ膜に変質させることでワイヤボンディング性が向上することを裏付ける実験結果について、図16及び図17に従って説明する。
まず、上記実施形態と同様の製造方法により、図16に示した構造体200を製造する。詳述すると、厚さ1mmのアルミニウムからなる基板220の上面に厚さ0.1mmの絶縁層230を積層し、その絶縁層230の上面に厚さ0.1mmの銅箔240を積層した。続いて、銅箔240に対して粗化処理を施した後、電解めっき法により、銅箔240上にNi層252とAu層253を順に積層した。このとき、Ni層252の厚さは1.0μmであり、Au層253の厚さは0.1μmである。次いで、銅箔240を所定形状にパターニングし、絶縁層230上に銅箔240の一部を被覆し、Au層253の上面全面を露出する開口部260Xを有する絶縁層260を形成し、その絶縁層260を150℃の温度雰囲気でキュアして硬化させた。この絶縁層260の材料は、シリコーン系樹脂に白色の酸化チタンからなるフィラーを含有した樹脂材である。また、絶縁層230の上面から絶縁層260の上面までの厚さは120μmである。
次に、上記構造体200に対して紫外線処理を施した。紫外線処理は、処理対象である上記構造体200が置かれる処理室内の酸素濃度を5%とし、波長172nmの紫外線光(エキシマUV光)を上記構造体200の上面に照射した。このときのエキシマUV光の照射量を0.0mJ/cm(サンプル1)、520mJ/cm(サンプル2)、1300mJ/cm(サンプル3)、2340mJ/cm(サンプル4)、3900mJ/cm(サンプル5)と変化させて紫外線処理を施した5種類のサンプルを作成した。そして、各サンプル1〜5における上記Au層253の表面状態をESCA(X線光電子分光分析装置)で分析した。このESCAによる相対原子量分析結果を図17に示した。このESCAによる分析条件は、装置としてULVAC−PHI製のQuantera SXMを使用し、X線源としてAlKα(モノクロメータ)を使用し、光電子取り出し角度を45度とし、測定領域を直径約100μmの領域とし、帯電中和機構を使用するようにした。なお、エキシマUV光の照射量が0.0mJ/cmであるサンプル1は、上記構造体200に対して紫外線処理を施さなかったサンプルである。
続いて、上記サンプル1〜5の各Au層253に対してAuワイヤをファーストボンディング及びセカンドボンディングし、そのAuワイヤの引っ張り強度(ワイヤボンディング強度)を測定した。この結果を、上記ESCA分析結果と併せて図17に示した。
ここで、引っ張り強度は、Au層253にステッチボンディングを施した各サンプル1〜5に対して、Auワイヤステッチボンド部分の引っ張り試験を行い、その引っ張り試験においてAuワイヤが剥離又は破断した時の荷重を表わした値である。この荷重が大きいほど、引っ張り強度(ワイヤボンディング強度)が高く、Auワイヤの接続信頼性が高いことを示している。
図17の結果から明らかなように、エキシマUV光の照射量が増えるほど、Au層253の上面におけるシリコーン(Si−O)の量が減少し、シリカ(SiO)の量が増加する。これは、上述したように、Au層253にエキシマUV光を照射することにより、そのエキシマUV光により生成された酸素活性種とAu層253上に形成されたシリコーン膜とが反応してSiO膜が形成されたことによるものと考えられる。さらに、エキシマUV光の照射量が増えるほど、そのエキシマUV光により生成される酸素活性種の量が増加するため、Au層253上に形成されていたシリコーンが大量に変質され、その分だけシリカが大量に生成されたものと考えられる。そして、本実験結果では、エキシマUV光の照射量が2340mJ/cm以上になると、ESCA分析でAu層253の上面からシリコーンを検出できなくなった(サンプル4,5)。
また、サンプル1とサンプル2〜5とを比較すると明らかなように、ワイヤボンディング前にAu層253に対して紫外線処理を施すと(サンプル2〜5)、Au層253に対して紫外線処理を施さない場合(サンプル1)よりも、ワイヤボンディング強度を向上させることができる。さらに、サンプル2〜5の結果から、エキシマUV光の照射量が増えるほど、ワイヤボンディング強度が高くなることが分かる。そして、シリコーンが検出できなくなったサンプル4,5では、紫外線処理を実施しないサンプル1よりも、約1.7倍のワイヤボンディング強度を得ることができ、実用上、十分なワイヤボンディング強度を得ることができた。このようなワイヤボンディング強度の向上は、上述したAu層253上のシリコーンの量が減少したことに由来すると考えられる。
以上のことから、絶縁層260の熱硬化処理に伴ってAu層253上にシリコーン膜が形成された場合であっても、Au層253に対して紫外線処理を行うことにより、シリコーン膜をシリカ膜に変質させることができ、さらにワイヤボンディング性の低下を抑制することができる。すなわち、Au層253に対して紫外線処理を施すことにより、Au層253に対して紫外線処理を施さない場合よりも、ワイヤボンディング性を向上させることができる。このとき、エキシマUV光の照射量は、ワイヤボンディング性の向上という観点から、ESCA分析でAu層253の上面にシリコーンが検出できなくなる程度の照射量に設定することが好ましい。
(他の実施形態)
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第2実施形態では、配線基板110を個片化した後に、その配線基板110に発光素子81をワイヤボンディング実装するようにした。これに限らず、例えば配線基板110の個片化前に各発光素子搭載領域CAに発光素子81をワイヤボンディング実装し、その後、切断線D1に沿って切断して個々の発光装置を得るようにしてもよい。
・上記第2実施形態では、多数個取りの製造方法に具体化したが、単数個取り(一個取り)の製造方法に具体化してもよい。
・上記第1実施形態における配線31,32、凹部32Xやめっき層40の平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記第1実施形態における絶縁層70の開口部70X,70Yの平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記第2実施形態におけるめっき層150,151の平面形状は、半円形状や円形状に限らず、例えば矩形状や五角形状などの多角形状であってもよく、楕円状や半楕円状であってもよい。
・上記第2実施形態における配線パターン140の平面形状は、特に限定されない。
・上記第2実施形態における絶縁層160の開口部160X,160Yの平面形状は、円形状に限らず、例えば矩形状や五角形状などの多角形状、半円状、楕円状や半楕円状であってもよい。
・上記各実施形態における配線基板24,110及び発光装置80,100の平面形状は、矩形状に限らず、例えば三角形や五角形以上の多角形状であってもよく、円形状であってもよい。
・上記各実施形態の配線基板24,110に、発光素子81の代わりに、例えば発光素子サブマウントをワイヤボンディング実装するようにしてもよい。なお、発光素子サブマウントは、例えばセラミック等からなるサブマウント基板に発光素子が搭載され、その発光素子の周囲に反射板が配置され、発光素子が封止樹脂で封止された構造を有している。
21 リードフレーム
24 単位リードフレーム(配線基板)
31 配線(第2配線パターン)
32 配線(第1配線パターン)
32X 凹部(第2凹部)
40 めっき層
41 Ni層
42 Au層
50 絶縁層(第1絶縁層)
50X 凹部(第1凹部)
60 放熱板
70 絶縁層(第2絶縁層)
70X 開口部
71X 凹部(第3凹部)
80,100 発光装置
81 発光素子
83 ボンディングワイヤ
110 配線基板
130 絶縁層(第1絶縁層)
140 配線パターン(第1配線パターン)
150 めっき層
160 絶縁層(第2絶縁層)
160X 開口部
S1 シリカ膜
P1,P11 接続パッド

Claims (11)

  1. 第1絶縁層と、
    前記第1絶縁層の上面に互いに離間して形成された複数の第1凹部と、
    前記第1凹部底面上に形成され、互いに離間して形成された複数の配線パターンと、
    前記配線パターンの第1面上に形成されためっき層と、
    前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有し、シリコーンを含む第2絶縁層と、を有し
    前記第1絶縁層の上面と前記配線パターンの上面とは面一であり、
    前記めっき層の最表面には、シリカ膜が一部に形成されていることを特徴とする配線基板。
  2. 前記めっき層は、X線源としてAlKα(モノクロメータ)を用い、光電子取り出し角度を45度とし、測定領域を直径約100μmの領域とし、帯電中和機構を使用する条件で前記めっき層の最表面をESCA分析したときに、シリコーンが検出されないことを特徴とする請求項1に記載の配線基板。
  3. 前記配線パターンの上面には第2凹部が形成され、
    前記めっき層は、前記第2凹部の底面上に形成され、
    前記配線パターンの上面と前記めっき層の上面とは面一であることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記第2絶縁層は、波長が450〜700nmの間で50%以上の反射率を有することを特徴とする請求項1〜のいずれか1つに記載の配線基板。
  5. 請求項1〜のいずれか1つに記載の配線基板と、
    前記配線基板上に搭載され、前記めっき層とボンディングワイヤを介して電気的に接続された発光素子と、
    を有することを特徴とする発光装置。
  6. 前記配線パターンを第1配線パターンとしたときに、前記第1凹部底面上に前記第1配線パターンと離間して形成された第2配線パターンを有し、
    前記発光素子は、前記第2配線パターンの上面を被覆するように形成された前記第2絶縁層上に搭載されていることを特徴とする請求項に記載の発光装置。
  7. 前記発光素子が搭載される前記第2絶縁層の上面には第3凹部が形成され、
    前記発光素子は、前記第3凹部の底面上に搭載されていることを特徴とする請求項又はに記載の発光装置。
  8. 前記配線パターンを第1配線パターンとしたときに、前記第1凹部底面上に前記第1配線パターンと離間して形成された第2配線パターンを有し、
    前記発光素子は、前記第2配線パターンの上面に形成されためっき層上に搭載されていることを特徴とする請求項に記載の発光装置。
  9. 第1絶縁層と、前記第1絶縁層の上面に互いに離間して形成された複数の第1凹部と、前記第1凹部底面上に形成され、互いに離間して形成され複数の配線パターンと、前記配線パターンの第1面上に形成されためっき層と、を有する配線基板の製造方法であって、
    電解めっき法により、前記めっき層を形成する工程と、
    前記配線パターンの上面と上面が面一になるように前記第1絶縁層を形成する工程と、
    前記第1絶縁層上及び前記配線パターン上に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有し、シリコーンを含む第2絶縁層を形成する工程と、
    前記めっき層の最表面に酸素活性種を付着させる工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 前記酸素活性種は、紫外線光照射により生成された酸素活性種、又は酸素をソースとしたプラズマにより生成された酸素活性種であることを特徴とする請求項に記載の配線基板の製造方法。
  11. 第1絶縁層と、前記第1絶縁層の上面に互いに離間して形成された複数の第1凹部と、前記第1凹部底面上に形成され、互いに離間して形成され複数の配線パターンと、前記配線パターンの第1面上に形成されためっき層とを有する配線基板に発光素子が実装されてなる発光装置の製造方法であって、
    電解めっき法により、前記めっき層を形成する工程と、
    前記配線パターンの上面と上面が面一になるように前記第1絶縁層を形成する工程と、
    前記第1絶縁層上及び前記配線パターン上に、前記めっき層の少なくとも一部を接続パッドとして露出する開口部を有し、シリコーンを含む第2絶縁層を形成する工程と、
    前記めっき層の最表面に酸素活性種を付着させる工程と、
    前記シリコーンを除去する工程の後に、前記配線基板に発光素子を搭載する工程と、
    前記発光素子と前記めっき層とをボンディングワイヤで電気的に接続する工程と、
    を有することを特徴とする発光装置の製造方法。
JP2013024706A 2013-02-12 2013-02-12 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法 Active JP6068175B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013024706A JP6068175B2 (ja) 2013-02-12 2013-02-12 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
US14/177,599 US9137890B2 (en) 2013-02-12 2014-02-11 Wiring board and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013024706A JP6068175B2 (ja) 2013-02-12 2013-02-12 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014154768A JP2014154768A (ja) 2014-08-25
JP2014154768A5 JP2014154768A5 (ja) 2016-01-07
JP6068175B2 true JP6068175B2 (ja) 2017-01-25

Family

ID=51297316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013024706A Active JP6068175B2 (ja) 2013-02-12 2013-02-12 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法

Country Status (2)

Country Link
US (1) US9137890B2 (ja)
JP (1) JP6068175B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012216926A1 (de) * 2012-09-20 2014-03-20 Jumatech Gmbh Verfahren zur Herstellung eines Leiterplattenelements sowie Leiterplattenelement
US10237980B2 (en) * 2013-12-18 2019-03-19 Lumileds Llc Flexible substrate with conductive layer for mounting LED arrays
JP2015222741A (ja) * 2014-05-22 2015-12-10 京セラサーキットソリューションズ株式会社 多数個取り配線基板およびその製造方法
WO2016014762A1 (en) 2014-07-23 2016-01-28 Crystal Is, Inc. Photon extraction from ultraviolet light-emitting devices
JP6366467B2 (ja) * 2014-10-31 2018-08-01 シチズン時計株式会社 発光装置の製造方法
KR20170067426A (ko) 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
JP6736923B2 (ja) * 2016-03-17 2020-08-05 日亜化学工業株式会社 発光装置の製造方法
US9905498B2 (en) * 2016-05-06 2018-02-27 Atmel Corporation Electronic package
JP7067967B2 (ja) * 2018-03-09 2022-05-16 マクセル株式会社 回路部品
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
JP2006066409A (ja) * 2004-07-28 2006-03-09 Kyocera Corp 発光素子用配線基板および発光装置ならびに発光素子用配線基板の製造方法
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2007243076A (ja) * 2006-03-11 2007-09-20 Nichia Chem Ind Ltd 発光装置及び発光装置の製造方法
JP2007258317A (ja) * 2006-03-22 2007-10-04 Shin Etsu Chem Co Ltd 半導体装置の製造方法
JP4431123B2 (ja) * 2006-05-22 2010-03-10 日立電線株式会社 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2007324205A (ja) * 2006-05-30 2007-12-13 Toyoda Gosei Co Ltd 発光装置
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
US8436250B2 (en) * 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
JP5323371B2 (ja) * 2008-03-17 2013-10-23 シチズンホールディングス株式会社 Ledデバイスの製造方法
EP2448026A4 (en) * 2009-06-26 2013-08-14 Asahi Rubber Inc REFLECTIVE MATERIAL OF WHITE COLOR AND PRODUCTION PROCESS
JP2011096970A (ja) * 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Led素子載置部材、led素子載置基板およびその製造方法、ならびにled素子パッケージおよびその製造方法
JP2011189338A (ja) * 2010-02-22 2011-09-29 Hitachi High-Tech Instruments Co Ltd プラズマ洗浄方法
JP5242641B2 (ja) 2010-08-25 2013-07-24 シャープ株式会社 発光装置の製造方法
TWI419373B (zh) * 2010-10-22 2013-12-11 Paragon Sc Lighting Tech Co 使用定電壓電源供應器之多晶封裝結構
JP2012227249A (ja) * 2011-04-18 2012-11-15 Citizen Electronics Co Ltd Ledパッケージ
JP5801685B2 (ja) * 2011-10-24 2015-10-28 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2014154768A (ja) 2014-08-25
US20140226346A1 (en) 2014-08-14
US9137890B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
JP6068175B2 (ja) 配線基板、発光装置、配線基板の製造方法及び発光装置の製造方法
JP6116949B2 (ja) 発光素子搭載用の配線基板、発光装置、発光素子搭載用の配線基板の製造方法及び発光装置の製造方法
JP6050975B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9000474B2 (en) Wiring substrate, light emitting device, and manufacturing method of wiring substrate
US20120273826A1 (en) Led package and method for manufacturing same
US9029891B2 (en) Wiring substrate, light emitting device, and manufacturing method of wiring substrate
US9674938B2 (en) Flexible LED device for thermal management
JP6398554B2 (ja) 発光装置およびその製造方法
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
TW201126771A (en) LED package, method for manufacturing LED package, and packing member for LED package
JP2011146524A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2012033855A (ja) Ledモジュール、ledパッケージ、並びに配線基板およびその製造方法
KR20150013066A (ko) 발광 소자 패키지 및 발광 소자 탑재용 패키지
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
US9590154B2 (en) Wiring substrate and light emitting device
JP2012124248A (ja) Ledチップ搭載用リードフレーム基板及びその製造方法並びにledパッケージ
TWI472067B (zh) 光學封裝及其製造方法
JP2006100753A (ja) 半導体モジュールおよびその製造方法
JP2002084004A (ja) 光照射装置の製造方法
US11223000B2 (en) Method of manufacturing light emitting element mounting base member, method of manufacturing light emitting device using the light emitting element mounting base member, light emitting element mounting base member, and light emitting device using the light emitting element mounting base member
JP2014195127A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6464646B2 (ja) 発光装置およびその製造方法
JP6139979B2 (ja) 発光装置及び発光装置の製造方法
CN115241344A (zh) 发光装置及其制造方法
KR101367382B1 (ko) 발광 다이오드

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161222

R150 Certificate of patent or registration of utility model

Ref document number: 6068175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150