JP2011071454A - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP2011071454A
JP2011071454A JP2009254392A JP2009254392A JP2011071454A JP 2011071454 A JP2011071454 A JP 2011071454A JP 2009254392 A JP2009254392 A JP 2009254392A JP 2009254392 A JP2009254392 A JP 2009254392A JP 2011071454 A JP2011071454 A JP 2011071454A
Authority
JP
Japan
Prior art keywords
layer
plating
plating layer
package substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009254392A
Other languages
English (en)
Inventor
Jin Ho Kim
ホ キム，ジン
Seok Kyu Lee
キュ リ，ショック
Jae Joon Lee
ジュン リ，ゼ
Sung Won Jeong
ウォン ジョン，シュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011071454A publication Critical patent/JP2011071454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板のレイヤーに形成されたメッキ層のメッキ面積のバランスを合わせることにより、熱膨張係数の差による反りを最小化することが可能なパッケージ基板を提供する。
【解決手段】本発明のパッケージ基板は、マザーボードと連結されるレイヤーに形成された第１メッキ層１００ｂのメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、第１メッキ層１００ｂにはオープン部６００ａが形成されていることを特徴とする。
【選択図】図３Ａ

Description

本発明は、パッケージ基板に関する。
電子機器の高性能化、小型化に伴って例えば半導体チップ、ダイなどの電子部品の端子数は著しく増加しており、このような電子部品をマザーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）に容易に搭載し得るように電子部品とマザーボードとの間で相互間の電気的接続のための用途として使用されるパッケージ基板も薄型化されている実情である。
このような趨勢に伴い、コア基板を除去することにより信号伝達特性を向上させ且つ薄型化を実現することが可能なコアレス構造（ｃｏｒｅｌｅｓｓ ｓｔｒｕｃｔｕｒｅ）がパッケージ基板として多く採用されている。
図１は、従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。一例として、図１には、パッケージ基板が６層構造を持つものを示した。
図１に示すように、従来の技術に係るパッケージ基板は、絶縁層３００に陰刻または陽刻のメッキ層１００、２００が形成された多層のコアレス構造を持つ。
この際、第１レイヤー〜第３レイヤー１Ｌ、２Ｌ、３Ｌは、マザーボードに実装される下部レイヤーＬｂを構成し、絶縁層３００に下部メッキ層１００が形成された構造を持つ。
また、第４レイヤー〜第６レイヤー４Ｌ、５Ｌ、６Ｌは、電子部品が実装される上部レイヤーＬｕを構成し、絶縁層３００に上部メッキ層２００が形成された構造を持つ。
そして、最外層に形成された回路層を外部環境から保護するために、第１レイヤー１Ｌには、下部半田レジスト層４００ａが形成され、第６レイヤー６Ｌには、上部半田レジスト層４００ｂが形成され、最外層の上部メッキ層２００ｃには、電子部品実装のためのバンプ５００が形成される。
ところが、コアレス構造を持つ従来の技術に係るパッケージ基板は、コア基板を使用する構造に比べて強度が弱いため、反り（ｗａｒｐａｇｅ）が多く発生するという問題点があった。
このような反りは、互いに異なる機械的物性の材料が積層されてパッケージ基板が形成されるから、互いに異なる熱膨張係数ＣＴＥを有し、これによりリフロー（ｒｅｆｌｏｗ）工程時の熱履歴に対して互いに異なる熱的挙動を示すために発生する。
かかる問題点を解決するために、従来では別途の補強板を挿入し、あるいはダミー領域に別途のダミーパターンを形成し、あるいは半田レジスト層の厚さまたはオープン面積を調節しようとする試みがあった。このような試みは、ある程度効果は立証されたが、追加部材の使用または追加工程の随伴を行わなければならないという問題点があった。
一方、下記表１には、図１に示したパッケージ基板のレイヤー別メッキ面積およびメッキ面積比率が示されている。
表１から分かるように、下部レイヤーＬｂのメッキ面積が上部レイヤーＬｕのメッキ面積より大きいことが分かる。特に、電子部品実装領域のメッキ面積は、上部レイヤーＬｕと下部レイヤーＬｂとが約４０％程度互いに異なることが分かる。
一般に、パッケージ基板において、下部レイヤーＬｂはグラウンドの役割を行い、上部レイヤーＬｕは電子部品が実装される領域であって微細パターン構造を持つため、このようなメッキ面積差は必然的であるしかない。
Figure 2011071454
このように、下部メッキ層１００のメッキ面積と上部メッキ層２００のメッキ面積とが異なる場合、上部レイヤーＬｕと下部レイヤーＬｂとの間には熱膨張係数の差が発生するしかなく、これはパッケージ基板に反りを発生させる主要因子にならざるを得ない。
従来では、パッケージ基板において多くの部分を占めるメッキ層１００、２００に対しては排除したまま、別途の補強板の挿入または半田レジスタ層の厚さ調節のみによって反りを防止するための試みはあったが、これは付随的な部分の補強による間接的な反り防止方案に過ぎないものであった。
したがって、このような下部メッキ層１００のメッキ面積と上部メッキ層２００のメッキ面積との偏差から必然的に発生するしかないパッケージ基板の反りを防止するための対策が至急な実情である。
そこで、本発明は、上述した問題点を解決するためのもので、その目的とするところは、基板のレイヤーに形成されたメッキ層のメッキ面積のバランスを合わせることにより、熱膨張係数の差による反りを最小化することが可能なパッケージ基板を提供することにある。
上記目的を達成するために、本発明の好適な第１実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、前記第１メッキ層にはオープン部が形成されていることを特徴とする。
ここで、前記オープン部は、格子模様の形状を有することが好ましく、多数のオープンホールが形成された構造を持つことが好ましい。
また、前記オープン部は、第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることが好ましい。
そして、前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることが好ましい。
更に、前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることが好ましい。
本発明の好適な第２実施例に係るパッケージ基板は、電子部品と連結されるレイヤーの電子部品実装領域に形成された第２メッキ層のメッキ面積が、中立面を基準として前記電子部品実装領域に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積より小さいパッケージ基板において、前記第１メッキ層にはオープン部が形成されていることを特徴とする。
ここで、前記オープン部は、格子模様の形状を有することが好ましく、多数のオープンホールが形成された構造を持つことが好ましい。
また、前記オープン部は、前記第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように前記第１メッキ層に形成されることが好ましい。
そして、前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることが好ましい。
更に、前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることが好ましい。
本発明の特徴および利点らは、添付図面に基づいた次の詳細な説明からさらに明白になるであろう。
これに先立ち、本明細書および請求の範囲に使用された用語または単語は、通常的且つ辞典的な意味で解釈されてはならず、発明者が自分の発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則に基づき、本発明の技術的思想に符合する意味と概念で解釈されなければならない。
本発明によれば、マザーボードと連結される第１メッキ層にオープン部を形成して、電子部品に連結される第２メッキ層とメッキ面積のバランスを合わせることができる。これにより、レイヤーに形成されたメッキ層のメッキ面積偏差に起因した熱膨張係数の差を無くすことにより、パッケージ基板の反り発生を最小化することができる。
また、本発明によれば、各レイヤーに形成された第１メッキ層のメッキ面積を、これと対称になる第２メッキ層のメッキ面積と同一に調節することにより、各レイヤー別にメッキ面積の偏差を減らすことができる。これにより、パッケージ基板の層間メッキ面積の偏差による反り発生を最小化することができる。
更に、本発明によれば、電子部品実装領域に対応する領域の第１メッキ層にオープン部を形成することにより、電子部品実装領域の著しいメッキ面積偏差を減らしてパッケージ基板の反り発生を最小化することができる。
従来の技術に係るコアレス構造を持つパッケージ基板の断面図である。 本発明の好適な第１実施例に係るパッケージ基板の概略断面図である。 図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（１）である。 図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（２）である。 本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（１）である。 本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図（２）である。
本発明の目的、特定の利点および新規の特徴は添付図面に連関する以下の詳細な説明と好適な実施例からさらに明白になるであろう。本発明において、「第１」、「第２」などの用語は任意の量、順序または重要度を示すものではなく、構成要素を互いに区別するために使用されたもので、各図面の構成要素に参照番号を付加するにおいて、同一の構成要素については他の図面上に表示されても、出来る限り同一の番号を付することに留意すべきであろう。なお、本発明を説明するにおいて、関連した公知の技術に対する具体的な説明が本発明の要旨を無駄に乱すおそれがあると判断される場合、その詳細な説明は省略する。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。
図２は、本発明の好適な第１実施例に係るパッケージ基板の概略断面図、図３Ａおよび図３Ｂは、図２に示したパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図である。
以下、これらの図を参照して本実施例に係るパッケージ基板について説明する。
図２、図３Ａおよび図３Ｂに示すように、本発明の好適な実施例に係るパッケージ基板は、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００のメッキ面積が、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００のメッキ面積より大きいパッケージ基板において、第１メッキ層１００にオープン部６００が形成された構造を持つ。
ここで、メッキ面積は、絶縁層３００に形成された第１メッキ層１００と第２メッキ層２００の面積比率、すなわち平面上の面積比率を意味する。
一般に、パッケージ基板では、マザーボードに連結されるレイヤーＬｂのメッキ面積と電子部品に連結されるレイヤーＬｕのメッキ面積との偏差が発生するしかない。これは、マザーボードと連結されるレイヤーＬｂに形成された第１メッキ層１００は主にグラウンド機能を行うため銅箔層の形状を有するが、これに対し、電子部品と連結されるレイヤーＬｕに形成された第２メッキ層２００は電子部品の電極端子と連結されるようにパターニングされるので発生する現象である。このようなメッキ面積の偏差は、中立面ＮＰを基準として熱膨張係数の差をもたらすため、基板の反りを発生させる。
本発明では、第１メッキ層１００にオープン部６００を形成することにより、第１メッキ層１００のメッキ面積を第２メッキ層２００のメッキ面積と一致させることができるため、パッケージ基板の反り発生を最小化することができる。
ここで、オープン部６００は、第１メッキ層１００をパターニングする工程で形成できるため、実際の量産適用性は相当高い。具体的に、第１レイヤー１Ｌに形成された第１メッキ層１００ａ、第２レイヤー２Ｌに形成された第１メッキ層１００ｂ、および／または第３レイヤー３Ｌに形成された第１メッキ層１００ｃにオープン部６００を形成する。
この際、オープン部６００は、第１メッキ層１００のメッキ面積と第２メッキ層２００のメッキ面積との偏差を減らすことができるように、すなわち同一水準のメッキ面積を持つように第１メッキ層１００に所定の面積で形成されることが好ましい。ここで、オープン部６００の占有面積は、第１メッキ層１００のメッキ面積と第２メッキ層２００のメッキ面積との偏差を考慮して適切に調節できる。
例えば、オープン部６００は、横ラインと縦ラインとが交差して形成された格子模様の形状（図３Ａ参照）を持つが、多数のオープンホールが形成された構造（図３Ｂ）を持ってもよい。
ここで、オープン部６００は、形成位置の偏差によるパッケージ基板の反り発生を防止するために第１メッキ層１００に均一な分布を持つように形成されることが好ましい。図示の便宜上、第２レイヤー２Ｌに形成された第１メッキ層１００ｂにオープン部６００が形成された状態を示した。
一方、図３Ａおよび図３Ｂに示したオープン部６００の形状は、例示的なものであって、多様に変更できる。
また、パッケージ基板の反りは、最外層に形成されたメッキ層の影響を最も多く受けるため、レイヤーＬｂの最外層に形成された第１メッキ層１００ａのメッキ面積がレイヤーＬｕの最外層に形成された第２メッキ層２００ｃのメッキ面積と一致するように、第１メッキ層１００ａにオープン部６００を加工することが好ましい。
一方、第１メッキ層１００の各レイヤー別１Ｌ、２Ｌ、３Ｌのメッキ面積は、中立面ＮＰを基準として対称になる第２メッキ層２００の各レイヤー別４Ｌ、５Ｌ、６Ｌのメッキ面積と同一であるように、第１メッキ層１００の各レイヤー１Ｌ、２Ｌ、３Ｌにオープン部６００が形成されることが好ましい。
すなわち、第１レイヤー１Ｌに形成された第１メッキ層１００ａには、第６レイヤー６Ｌに形成された第２メッキ層２００ｃと同一のメッキ面積を持つようにオープン部６００が形成され、第２レイヤー２Ｌに形成された第１メッキ層１００ｂには、第５レイヤー５Ｌに形成された第２メッキ層２００ｂと同一のメッキ面積を持つようにオープン部６００が形成され、第３レイヤー３Ｌに形成された第１メッキ層１００ｃには、第４レイヤー４Ｌに形成された第２メッキ層２００ａと同一のメッキ面積を持つようにオープン部６００が形成されることが好ましい。
このように、対称となる各レイヤーに形成された第１メッキ層１００と第２メッキ層２００のメッキ面積を調節することにより、各レイヤー別にメッキ面積の偏差を減らすことができる。これにより、全体メッキ面積が同一であっても、層間メッキ面積の偏差から発生しうる反りの発生を最小化することができる。
図４Ａおよび図４Ｂは、本発明の好適な第２実施例に係るパッケージ基板のマザーボードと連結されるレイヤーに形成されたメッキ層の平面図である。
図４Ａおよび図４Ｂに示すように、本実施例は、電子部品と連結されるレイヤーの電子部品実装領域Ｃ４に形成された第２メッキ層２００のメッキ面積が、中立面ＮＰを基準として電子部品実装領域Ｃ４に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層１００のメッキ面積より小さいパッケージ基板において、第１メッキ層１００にオープン部６００が形成された構造を持つ。
本実施例は、電子部品実装領域Ｃ４を基準として電子部品に連結されるレイヤーのメッキ面積とマザーボードに連結されるレイヤーのメッキ面積との著しい偏差を考慮し、電子部品実装領域のメッキ偏差を改善することにより基板の全般的な反りを防止することが可能な構造を提案する。
表１から分かるように、メッキ面積比は、電子部品実装領域Ｃ４において第１メッキ層１００と第２メッキ層２００が最大４０％程度のメッキ面積偏差を持つ。よって、他の領域を除き、電子部品実装領域Ｃ４に対応する領域の第１メッキ層１００にオープン部６００を加工することにより、メッキ面積の偏差、熱膨張係数の偏差、および基板の反りを画期的に減らすことができる。
この際、オープン部６００は、横ラインと縦ラインとが交差されて形成された格子模様の形状（図４Ａ）を持つが、多数のオープンホールが形成された構造（図４Ｂ）を持ってもよい。
一方、本実施例においても、最外層メッキ層のメッキ面積を同一にすることが好ましい。また、各レイヤー別メッキ層のメッキ面積を同一にすることが好ましい。
以上、本発明を具体的な実施例によって詳細に説明したが、これは本発明を具体的に説明するためのものに過ぎず、本発明に係るパッケージ基板は、これらの実施例に限定されず、本発明の技術的思想内において、当該分野における通常の知識を有する者によって多様な変形と改良が可能である。
本発明の単純な変形ないし変更はいずれも本発明の領域に属するもので、本発明の具体的な保護範囲は特許請求の範囲によって明確になるであろう。
本発明は、電子部品とマザーボードとの間で相互間の電気的接続のための用途として使用されるパッケージ基板に適用可能である。
１００ 第１メッキ層
２００ 第２メッキ層
３００ 絶縁層
４００ａ、４００ｂ 半田レジスト層
５００ バンプ
６００ オープン部
Ｌｂ、Ｌｕ レイヤー
ＮＰ 中立面

Claims (12)

  1. マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積が、電子部品と連結されるレイヤーに形成された第２メッキ層のメッキ面積より大きいパッケージ基板において、
    前記第１メッキ層には、オープン部が形成されていることを特徴とするパッケージ基板。
  2. 前記オープン部は、格子模様の形状を有することを特徴とする請求項１に記載のパッケージ基板。
  3. 前記オープン部は、多数のオープンホールが形成された構造を持つことを特徴とする請求項１に記載のパッケージ基板。
  4. 前記オープン部は、第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることを特徴とする請求項１に記載のパッケージ基板。
  5. 前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることを特徴とする請求項１に記載のパッケージ基板。
  6. 前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることを特徴とする請求項１に記載のパッケージ基板。
  7. 電子部品と連結されるレイヤーの電子部品実装領域に形成された第２メッキ層のメッキ面積が、中立面を基準として前記電子部品実装領域に対応する領域の、マザーボードと連結されるレイヤーに形成された第１メッキ層のメッキ面積より小さいパッケージ基板において、
    前記第１メッキ層には、オープン部が形成されていることを特徴とするパッケージ基板。
  8. 前記オープン部は、格子模様の形状を有することを特徴とする請求項７に記載のパッケージ基板。
  9. 前記オープン部は、多数のオープンホールが形成された構造を持つことを特徴とする請求項７に記載のパッケージ基板。
  10. 前記オープン部は、前記第１メッキ層のメッキ面積が前記第２メッキ層のメッキ面積と同一であるように、前記第１メッキ層に形成されることを特徴とする請求項７に記載のパッケージ基板。
  11. 前記オープン部は、前記第１メッキ層の各レイヤー別メッキ面積が中立面を基準として対称になる前記第２メッキ層の各レイヤー別メッキ面積と同一であるように、前記第１メッキ層の各レイヤーに形成されることを特徴とする請求項７に記載のパッケージ基板。
  12. 前記オープン部は、前記マザーボードと連結される最外層レイヤーに形成された第１メッキ層に形成されることを特徴とする、請求項７に記載のパッケージ基板。
JP2009254392A 2009-09-23 2009-11-05 パッケージ基板 Pending JP2011071454A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090098A KR101037450B1 (ko) 2009-09-23 2009-09-23 패키지 기판

Publications (1)

Publication Number Publication Date
JP2011071454A true JP2011071454A (ja) 2011-04-07

Family

ID=43755647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009254392A Pending JP2011071454A (ja) 2009-09-23 2009-11-05 パッケージ基板

Country Status (3)

Country Link
US (1) US20110067901A1 (ja)
JP (1) JP2011071454A (ja)
KR (1) KR101037450B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195440A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体装置
JP2014199948A (ja) * 2014-06-30 2014-10-23 株式会社東芝 半導体装置およびシステム
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
JPWO2016035630A1 (ja) * 2014-09-03 2017-04-27 株式会社村田製作所 部品内蔵基板および基板探傷法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5302635B2 (ja) * 2008-11-13 2013-10-02 パナソニック株式会社 多層配線基板
KR101903554B1 (ko) * 2011-12-21 2018-10-04 삼성전기주식회사 인쇄회로기판
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby
JP2022054538A (ja) * 2020-09-28 2022-04-07 凸版印刷株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124612A (ja) * 1998-01-19 2000-04-28 Toshiba Corp 配線基板とその製造方法、その配線基板を具える電気機器
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP2005072515A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置
JP2009152282A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 集合配線基板及び半導体パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380633B1 (en) * 2000-07-05 2002-04-30 Siliconware Predision Industries Co., Ltd. Pattern layout structure in substrate
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3864093B2 (ja) * 2002-01-10 2006-12-27 シャープ株式会社 プリント配線基板、電波受信用コンバータおよびアンテナ装置
TWI229574B (en) * 2002-11-05 2005-03-11 Siliconware Precision Industries Co Ltd Warpage-preventing circuit board and method for fabricating the same
JP2004214271A (ja) 2002-12-27 2004-07-29 Ngk Spark Plug Co Ltd 片面積層配線基板及びその製造方法
JP4585416B2 (ja) 2005-09-22 2010-11-24 富士通株式会社 基板の反り低減構造および基板の反り低減方法
KR20070083021A (ko) * 2006-02-20 2007-08-23 삼성전자주식회사 휨 방지용 인쇄회로기판
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP5144222B2 (ja) * 2007-11-14 2013-02-13 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124612A (ja) * 1998-01-19 2000-04-28 Toshiba Corp 配線基板とその製造方法、その配線基板を具える電気機器
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP2005072515A (ja) * 2003-08-28 2005-03-17 Renesas Technology Corp 半導体装置
JP2009152282A (ja) * 2007-12-19 2009-07-09 Shinko Electric Ind Co Ltd 集合配線基板及び半導体パッケージ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195440A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体装置
JP2014199948A (ja) * 2014-06-30 2014-10-23 株式会社東芝 半導体装置およびシステム
JPWO2016035630A1 (ja) * 2014-09-03 2017-04-27 株式会社村田製作所 部品内蔵基板および基板探傷法
WO2017051809A1 (ja) * 2015-09-25 2017-03-30 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法
US10276515B2 (en) 2015-09-25 2019-04-30 Dai Nippon Printing Co., Ltd. Mounting component, wiring substrate, electronic device and manufacturing method thereof
US10672722B2 (en) 2015-09-25 2020-06-02 Dai Nippon Printing Co., Ltd. Mounting component and electronic device
JP2021061425A (ja) * 2015-09-25 2021-04-15 大日本印刷株式会社 実装部品、配線基板、電子装置、およびその製造方法

Also Published As

Publication number Publication date
US20110067901A1 (en) 2011-03-24
KR20110032550A (ko) 2011-03-30
KR101037450B1 (ko) 2011-05-26

Similar Documents

Publication Publication Date Title
JP2011071454A (ja) パッケージ基板
KR101973427B1 (ko) 전자부품 패키지 및 이를 포함하는 전자기기
US8759971B2 (en) Semiconductor apparatus
US10342135B2 (en) Printed circuit board and manufacturing method thereof, and semiconductor package including the printed circuit board
JP2015233085A (ja) 配線基板、半導体装置及び配線基板の製造方法
US8847369B2 (en) Packaging structures and methods for semiconductor devices
US20150373833A1 (en) Printed circuit board and method of manufacturing the same
JP2008218566A (ja) 半導体装置
JP2008085340A (ja) 反り防止のための回路基板及びその製造方法
JP6142499B2 (ja) 配線構造及びその製造方法
JP2011077492A (ja) パッケージ基板
JP7037521B2 (ja) 内蔵部品パッケージ構造、内蔵型パネル基板、およびその製造方法
CN112867240A (zh) 印刷电路板
US20150195902A1 (en) Printed circuit board and method of manufacturing the same
JP2013004843A (ja) 電子機器のランド構造
TWI501366B (zh) 封裝基板及其製法
US20160372408A1 (en) Methods of manufacturing printed circuit board and semiconductor package
KR102159547B1 (ko) 패키지 기판 및 그의 제조 방법
JP5409135B2 (ja) パッケージ基板
JP2008283114A (ja) 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
KR101099579B1 (ko) 적층 칩 반도체 패키지
JP2007109933A (ja) プリント配線板及びこれを用いた半導体の実装方法
JP2018019077A (ja) プリント回路基板
JP2013106029A (ja) プリント回路基板及びプリント回路基板の製造方法
US20140144693A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111220