JP5409135B2 - パッケージ基板 - Google Patents

パッケージ基板 Download PDF

Info

Publication number
JP5409135B2
JP5409135B2 JP2009145867A JP2009145867A JP5409135B2 JP 5409135 B2 JP5409135 B2 JP 5409135B2 JP 2009145867 A JP2009145867 A JP 2009145867A JP 2009145867 A JP2009145867 A JP 2009145867A JP 5409135 B2 JP5409135 B2 JP 5409135B2
Authority
JP
Japan
Prior art keywords
pad
substrate
package substrate
region
resist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009145867A
Other languages
English (en)
Other versions
JP2010141284A (ja
Inventor
リー ジェ−ジュン
アン ジン−ヨン
キム キ−ホアン
リー ソク−キュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010141284A publication Critical patent/JP2010141284A/ja
Application granted granted Critical
Publication of JP5409135B2 publication Critical patent/JP5409135B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明はパッケージ基板に関する。
近来、電子機器の高性能化、小型化に伴って半導体チップの端子数は著しく増加しており、これにより、信号伝達速度を向上させる目的でパッケージ基板として用いられているＦＣ−ＢＧＡ（flip Chip - Ball Grid Array）基板のコア（core）の厚さが薄くなりつつある。コアの厚さが薄くなることにより、ループインダクタンス（Loop inductance）値が小さくなって、信号伝達速度が大きく向上するという長所がある。
しかし、コアのないコアレス（coreless）製品の場合、反り（warpage）に抵抗する役割をするコア層がないため、反りやすくなる。反りは、様々な外力に対して基板が反応する現象であって、最も代表的な外力として熱的変化が挙げられる。
熱的変化に曝された基板は、中立面（neutral plane）を基準として、上下の熱的特性（熱膨張係数、ＣＴＥ）の差により反りが発生することがある。基板には、各層の銅占有率（Cu portion）、メッキの体積 、絶縁材の体積 、ソルダーレジストの体積などの要素があり、これら要素の幾何学的な上下の非対称構造は、基板上下の熱膨張係数に差を生じることがある。これは基板の反りに直結する問題である。
図１は、従来技術によるパッケージ基板を示す平面図であり、図２は、従来技術によるパッケージ基板を示す底面図であり、図３は、従来技術によるパッケージ基板を示す断面図である。図１から図３に示されたパッケージ基板はコアのないコアレスタイプである。
図３を参照すると、このようなパッケージ基板１０の上面には半導体チップ６が実装されるが、図１に示すように、半導体チップ６との電気的接続のために、ハンダボール１が装着されるハンダボールパッド２が中央部に集中して形成されており、図２に示すように、パッケージ基板１０の下面には、メイン基板との電気的接続のためのハンダボールパッド４が下面全体に亘って形成されている。
通常、パッケージ基板の上面に形成されるハンダボールは下面に形成されるハンダボールよりその直径が小さい。そのため、パッケージ基板の下面に形成されるハンダボールパッドがパッケージ基板の上面に形成されるハンダボールパッドよりも大きく形成される。例えば、このようなハンダボールパッドの面積の和の差が９倍になる場合もある。
図３に示すように、パッケージ基板１０の上下に形成されるハンダボールパッド２，４の面積の差は、最外層のソルダーレジスト層３，５の開放量の差だけだなく、パッケージ基板１０内部の回路パターンの体積比の差にもつながり得る。
さらに、パッケージ基板１０上層の回路パターンの形成密度は下層に比べて低いため、下層の銅占有率が高くなる。このように、パッケージ基板１０における構成要素の上下密度の差も反りを引き起こす要因となる。
こうした従来技術の問題点を解決するために、本発明は、反りを低減することができるパッケージ基板を提供することを目的とする。
本発明の一実施形態によれば、一面に半導体チップが実装され、他面がメイン基板に実装されるパッケージ基板であって、基板部と、 半導体チップと電気的に接続するように基板部の一面に形成される第１パッドと、第１パッドが露出するように基板部の一面に形成され、前記第１パッドが露出するパッド領域及びダミー領域に区画される第１ソルダーレジスト層と、を含み、ダミー領域が前記パッド領域より薄いパッケージ基板が提供される。
ここで、パッケージ基板は、メイン基板と電気的に接続するように基板部の他面に形成される第２パッドと、第２パッドが露出するように基板部の他面に形成される第２ソルダーレジスト層をさらに含むことができ、第１ソルダーレジスト層のパッド領域と第２ソルダーレジスト層の厚さは同じであることができる。
ダミー領域はパッド領域の周縁に沿って形成されてもよく、第１パッドの面積の和は第２パッドの面積の和より小さくてもよい。
本発明の実施形態によれば、パッケージ基板における上下の熱膨張係数の差を低減して反りを防止することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
従来技術によるパッケージ基板を示す平面図である。 従来技術によるパッケージ基板を示す底面図である。 従来技術によるパッケージ基板を示す断面図である。 本発明の一実施例によるパッケージ基板を示す断面図である。 本発明の一実施例によるパッケージ基板の一部を示す斜視図である。 図５のＡ−Ａ'線に沿って切断した部分を示す断面図である。 図５のＢ−Ｂ'線に沿って切断した部分を示す断面図である。
以下、本発明の特徴及び利点が以下の図面と発明の実施例により明確になるが、以下の実施例は特許請求の範囲にかかる発明を限定するものではない。また、実施例の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
また、本発明によるパッケージ基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
図４は、本発明の一実施例によるパッケージ基板を示す断面図である。図４に示すように、本発明の一実施例によるパッケージ基板１０００は、一面に半導体チップ５０が実装され、他面がメイン基板に実装されるパッケージ基板であって、基板部１００と、半導体チップと電気的に接続するように基板部の一面に形成される第１パッドと、第１パッドが露出するように基板部の一面に形成され、前記第１パッドが露出するパッド領域及びダミー領域に区画される第１ソルダーレジスト層とを含み、ダミー領域が前記パッド領域より薄いことを特徴とし、上下の熱膨張係数の差を低減して反りを防止することができる。
パッケージ基板１０００の一面には半導体チップ５０が実装され、パッケージ基板１０００そのものはメイン基板に実装されて、半導体チップ５０とメイン基板との電気的接続を容易にすることができる。ここで、メイン基板とは半導体チップ５０がパッケージ基板１０００を介して実装される基板であって、例えば、コンピュータなどに用いられるマザーボード（mother board）のようなメイン基板である。
基板部１００は、絶縁層１０２と、絶縁層１０２の内部に第１パッド１５２及び第２パッド１５４を電気的に接続させる回路パターン１０４とを含むことができる。
基板部１００は、信号伝達経路の短縮及び薄型化のために、強化ガラスが含まれるコア基板が省略された形態の、すなわちコアレスタイプで実現可能であり、回路パターン１０４が形成される複数の絶縁層１０２を積層して形成されることができる。
基板部１００の他面には、メイン基板と電気的に接続するように第２パッド１５４が形成されることができる。基板部１００とメイン基板はハンダボールを介して物理的及び電気的に接続され、第２パッド１５４はハンダボールを載置するためのハンダボールパッドの構造を取ることができる。第２パッド１５４は基板部１００の他面全体に亘って均一に分布するように形成されることができる。
基板部１００の他面には第２ソルダーレジスト層２２０が形成されることができる。第２ソルダーレジスト層２２０は基板部１００の他面に形成される回路パターン１０４をカバーして保護し、その一部は第２パッド１５４が露出するように開放され形成されることができる。
基板部１００の一面には半導体チップ５０との電気的接続のために第１パッド１５２が形成されることができる。パッケージ基板１０００と半導体チップ５０はハンダボール５２を介して物理的及び電気的に接続されることができ、第１パッド１５２はハンダボール５２を載置するためのハンダボールパッドの構造を取ることができる。
基板部１００の一面には第１ソルダーレジスト層２１０が形成されることができる。第１ソルダーレジスト層２１０は基板部１００の一面の一部をカバーして、第１パッド１５２は露出させ、基板部１００の一面に形成される回路パターン１０４は保護することができる。
図５は、本発明の一実施例によるパッケージ基板１０００の一部を示す斜視図である。図５に示すように、第１ソルダーレジスト層２１０はパッド領域２１２とダミー領域２１４に区画される。パッド領域２１２は第１パッド１５２が露出するように開放された領域をいい、ダミー領域２１４はパッド領域２１２の周縁に沿って形成され、基板部１００の一面の回路パターン１０４をカバーする領域をいう。
図６は、図５のＡ−Ａ'線に沿って切断した部分の断面図である。図６に示すように、パッド領域２１２の第１ソルダーレジスト層２１０は、第１パッド１５２上にハンダボール５２が載置される場合、ハンダボール５２の側面を支持するために一定の厚さｔ１を有することができる。
一方、ダミー領域２１４の第１ソルダーレジスト層２１０の厚さｔ２は、基板部１００の一面に形成される回路パターン１０４をカバーして保護する機能を行い、パッド領域２１２の第１ソルダーレジスト層２１０の厚さｔ１に比べて薄く形成されてもよい。
図７は、図５のＢ−Ｂ'線に沿って切断した部分の断面図である。図７に示すように、ダミー領域２１４の第１ソルダーレジスト層２１０は、基板部１００の一面の回路パターン１０４が露出しないように基板部１００の一面をカバーする機能を行うことができる。
したがって、上述したパッケージ基板１０００の全体的な構造を見ると、第１パッド１５２は半導体チップ５０のサイズを考慮して 基板部１００の中央に集中して形成されることができる。半導体チップ５０と結合するハンダボール５２はメイン基板と結合するハンダボールより小さくてもよく、これにより、一つの第１パッド１５２の面積も一つの第２パッド１５４の面積より小さくてもよい。
また、第１パッド１５２は基板部１００の一面の中央に集中して形成されるが、第２パッド１５４は基板部１００の他面全体に亘って形成されるため、第１パッド１５２の面積全体の和は第２パッド１５４の面積全体の和より小さくてもよい。
一方、回路パターン１０４と第１パッド１５２及び第２パッド１５４は銅を含むことができ、絶縁層１０２、第１ソルダーレジスト層２１０、及び第２ソルダーレジスト層２２０はポリマーを含むことができる。つまり、基板部１００一面におけるポリマー中の銅占有率は、基板部１００他面におけるポリマー中の銅占有率より小さくなってもよい。
パッケージ基板１０００の全体構成を単数化すると、銅とポリマーの組み合わせで形成されると見ることができ、このような構造体は上下の熱膨張係数が異なることから、反りが発生し得る。
ここで、ダミー領域２１４の厚さをパッド領域２１２の厚さより薄く形成して、パッケージ基板１０００の一面におけるポリマー量を低減することにより、パッケージ基板１０００における上下のポリマー中の銅占有率の差を小さくすることができる。したがって、パッケージ基板１０００における上下の熱膨張係数の差を低減することにより、パッケージ基板１０００の反りを防止することができる。
一方、第１ソルダーレジスト層２１０と第２ソルダーレジスト層２２０は、基板部１００の両面に同時に積層可能であり、その後、第１ソルダーレジスト層２１０のダミー領域２１４はレーザー加工や、グラインディング（grinding）などの追加工程により、第１ソルダーレジスト層２１０のパッド領域２１２を除いた部分、すなわちダミー領域２１４の第１ソルダーレジスト層２１０の一部を除去して形成することができる。
一方、別途の追加工程を施さなくてもよい第１ソルダーレジスト層２１０のパッド領域２１２の厚さは、第２ソルダーレジスト層２２０の厚さと同じであることができる。
上述したように、本発明の一実施例によるパッケージ基板１０００は、基板部１００の回路パターン１０４や、第１パッド１５２または第２パッド１５４の構造を変更することなく、ダミー領域２１４の第１ソルダーレジスト層２１０の一部を除去することにより、パッケージ基板１０００における上下の熱膨張係数の差を低減して反りを防止することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
５０ 半導体チップ
１００ 基板部
２１０ 第１ソルダーレジスト層
２１２ パッド領域
２１４ ダミー領域
２２０ 第２ソルダーレジスト層

Claims (2)

  1. 一面に半導体チップが実装され、他面がメイン基板に実装されるパッケージ基板であって、
    基板部と、
    前記半導体チップと電気的に接続するように、前記基板部の一面に形成される第１パッドと、
    前記第１パッドが形成される領域に対応するパッド領域及びダミー領域に区画され、前記第１パッドを覆わないように前記基板部の一面に形成される第１ソルダーレジスト層と、
    前記メイン基板と電気的に接続するように、前記基板部の他面に形成される第２パッドと、
    前記第２パッドが露出するように、前記基板部の他面に形成される第２ソルダーレジスト層と、
    を含み、
    前記第１パッドの面積の和が、前記第２パッドの面積の和より小さく、
    前記パッド領域と前記第２ソルダーレジスト層とは同じ厚さを有し、
    前記ダミー領域は前記パッド領域よりも薄いことを特徴とするパッケージ基板。
  2. 前記ダミー領域が、前記パッド領域の周縁に沿って形成されることを特徴とする請求項１に記載のパッケージ基板。
JP2009145867A 2008-12-11 2009-06-18 パッケージ基板 Expired - Fee Related JP5409135B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0125703 2008-12-11
KR1020080125703A KR101019161B1 (ko) 2008-12-11 2008-12-11 패키지 기판

Publications (2)

Publication Number Publication Date
JP2010141284A JP2010141284A (ja) 2010-06-24
JP5409135B2 true JP5409135B2 (ja) 2014-02-05

Family

ID=42239532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009145867A Expired - Fee Related JP5409135B2 (ja) 2008-12-11 2009-06-18 パッケージ基板

Country Status (3)

Country Link
US (1) US20100148348A1 (ja)
JP (1) JP5409135B2 (ja)
KR (1) KR101019161B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210078951A (ko) 2019-12-19 2021-06-29 삼성전기주식회사 전자부품 내장기판
DE102021115848A1 (de) 2021-06-18 2022-12-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplatte

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPH09260435A (ja) * 1996-03-26 1997-10-03 Toshiba Microelectron Corp 半導体装置
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP3857574B2 (ja) * 2001-11-21 2006-12-13 富士通株式会社 半導体装置及びその製造方法
TW583724B (en) * 2003-03-13 2004-04-11 Promos Technologies Inc Method to form nitride layer with different thicknesses
JP2005129818A (ja) * 2003-10-27 2005-05-19 Kyocera Corp 配線基板及びその実装構造
JP2005191244A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板及びその製造方法
CN100446205C (zh) * 2004-03-29 2008-12-24 日本电气株式会社 半导体装置和其制造方法
KR20070052044A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 두께 편차를 갖는 보호층이 형성된 배선기판을 이용한반도체 패키지
KR100685177B1 (ko) * 2006-03-10 2007-02-22 삼성전기주식회사 보드 온 칩 패키지 및 그 제조 방법
JP5026400B2 (ja) * 2008-12-12 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20100067231A (ko) 2010-06-21
JP2010141284A (ja) 2010-06-24
US20100148348A1 (en) 2010-06-17
KR101019161B1 (ko) 2011-03-04

Similar Documents

Publication Publication Date Title
KR100618892B1 (ko) 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
TWI539574B (zh) 具有嵌入式晶粒之半導體封裝體及其製造方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
KR101874057B1 (ko) 패키지 적층체를 구비한 집적회로 패키지 시스템 및 그 제조 방법
TWI381460B (zh) 具有堆疊插入件的可安裝之積體電路封裝件系統
KR100871709B1 (ko) 칩 스택 패키지 및 그 제조방법
KR101209980B1 (ko) 반도체 패키지 및 그 제조 방법
TWI764172B (zh) 封裝結構及其製造方法
US20120153509A1 (en) Semiconductor package and manufacturing method therefor
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
KR101037450B1 (ko) 패키지 기판
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
US20190139898A1 (en) Chip package structure and chip package structure array
US7667325B2 (en) Circuit board including solder ball land having hole and semiconductor package having the circuit board
US7663248B2 (en) Flip-chip component
JP2001210744A (ja) 回路基板
KR20100123664A (ko) 매입형 상호접속체를 구비하는 보강 봉입체를 포함하는 집적회로 패키징 시스템 및 그 제조 방법
US10685922B2 (en) Package structure with structure reinforcing element and manufacturing method thereof
KR102493463B1 (ko) 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
KR20070019475A (ko) 인쇄회로보드, 및 이를 이용한 반도체 패키지 및 멀티스택반도체 패키지
KR101959864B1 (ko) 리세스 깊이 조절이 가능한 초박형 인쇄회로기판 및 그 제조 방법
JP5409135B2 (ja) パッケージ基板
KR20150071934A (ko) 워페이지를 억제할 수 있는 패키지 온 패키지
KR100722634B1 (ko) 고밀도 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131105

LAPS Cancellation because of no payment of annual fees