JP2022054538A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2022054538A JP2022054538A JP2020161639A JP2020161639A JP2022054538A JP 2022054538 A JP2022054538 A JP 2022054538A JP 2020161639 A JP2020161639 A JP 2020161639A JP 2020161639 A JP2020161639 A JP 2020161639A JP 2022054538 A JP2022054538 A JP 2022054538A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- wiring board
- hole
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011521 glass Substances 0.000 claims abstract description 62
- 239000011162 core material Substances 0.000 claims abstract description 46
- 239000010949 copper Substances 0.000 claims abstract description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 13
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 238000007772 electroless plating Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 198
- 229920005989 resin Polymers 0.000 description 39
- 239000011347 resin Substances 0.000 description 39
- 239000003990 capacitor Substances 0.000 description 32
- 239000000758 substrate Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000004020 conductor Substances 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 10
- 238000007747 plating Methods 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PEEHTFAAVSWFBL-UHFFFAOYSA-N Maleimide Chemical compound O=C1NC(=O)C=C1 PEEHTFAAVSWFBL-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- AHHWIHXENZJRFG-UHFFFAOYSA-N oxetane Chemical compound C1COC1 AHHWIHXENZJRFG-UHFFFAOYSA-N 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09136—Means for correcting warpage
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Abstract
【課題】反りが少なく、小型で、接続信頼性の高い高周波モジュールを得る。【解決手段】第1面と、前記第1面と対向する第2面と、前記第1面から前記第2面まで貫通する貫通穴とを備えたガラス製のコア材と、前記第1面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第2面側の底部をふさぐようにして形成された第1の密着層と、前記第2面と、前記貫通穴の前記第2面側の底部をふさぐ第1の密着層に密着する第2の密着層と、前記第1の密着層に積層された第1の配線層と、前記第2の密着層に積層された第2の配線層と、を有し、前記第1の配線層の全面積をA、前記第1の配線層において銅が占める面積をBとした場合、前記第1の配線層の残銅率Cは、C=B/A(%)で表され、C=70~100%であり、前記第1の密着層の素材のヤング率が、前記第1の配線層の素材のヤング率の0.1~0.85倍である。【選択図】図5
Description
本発明は、配線基板に関する。
スマートフォンなどの高機能携帯端末の急激な普及を可能にしている無線通信システムは、RFフロントエンドモジュール(RFFM:Radio Frequency Front-end Module)の高機能化により支えられている。RFFMは、フィルタ・パワーアンプ(PA:Power amplifier)・ローノイズアンプ(LNA:Low Noise amplifier)・RFスイッチから構成されている。RFFMは、部品の統合化が進むにつれて回路が複雑になり、部品点数も増加する傾向にある。
特に、RFFMの小型、薄型、多機能化等に伴いRFFMに搭載する部品点数が増え、それに対応するためRFFM用パッケージの低背化の要求が高まっている。このようなRFFM用パッケージの低背化を実現するために、薄型多層配線基板を採用することが知られている。
従来、薄型多層配線基板の積層樹脂を薄くする手法によりRFFM全体の低背化を実現することが、広く行なわれていた。
ここで、半導体チップ等の電子部品を実装するための薄型多層配線基板として、様々な形状・構造のものが提案されている。例えば、特許文献1に示すように、内層配線層を中心にしてその内層配線層の上下両側に絶縁層が形成され、それら絶縁層にそれぞれ形成されたビア配線を介して内層配線層が接続される構造を有する薄型多層配線基板が知られている。
薄型多層配線基板において、接続信頼性をどのように確保するかという課題がある。特に、配線基板が薄くなることにより、基板の反りがより顕著になり、実装歩留まりの低下、信頼性の低下などの課題が発生している。
本発明は、かかる課題に鑑みてなされたものであり、例えば高機能携帯端末の低背化に対応でき、薄形でありながら基板の反りを低減し、接続信頼性に優れた配線基板を提供することを目的とする。
上記課題を解決するために、代表的な本発明の配線基板の一つは、
第1面と、前記第1面と対向する第2面と、前記第1面から前記第2面まで貫通する貫通穴とを備えたガラス製のコア材と、
前記第1面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第2面側の底部をふさぐようにして形成された第1の密着層と、
前記第2面と、前記貫通穴の前記第2面側の底部をふさぐ第1の密着層に密着する第2の密着層と、
前記第1の密着層に積層された第1の配線層と、
前記第2の密着層に積層された第2の配線層と、を有し、
前記第1の配線層の全面積をA、前記第1の配線層において銅が占める面積をBとした場合、前記第1の配線層の残銅率Cは、C=B/A(%)で表され、
C=70~100%のときに、前記第1の密着層の素材のヤング率を、前記第1の配線層の素材のヤング率の0.1~0.85倍とすることを特徴とする。
第1面と、前記第1面と対向する第2面と、前記第1面から前記第2面まで貫通する貫通穴とを備えたガラス製のコア材と、
前記第1面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第2面側の底部をふさぐようにして形成された第1の密着層と、
前記第2面と、前記貫通穴の前記第2面側の底部をふさぐ第1の密着層に密着する第2の密着層と、
前記第1の密着層に積層された第1の配線層と、
前記第2の密着層に積層された第2の配線層と、を有し、
前記第1の配線層の全面積をA、前記第1の配線層において銅が占める面積をBとした場合、前記第1の配線層の残銅率Cは、C=B/A(%)で表され、
C=70~100%のときに、前記第1の密着層の素材のヤング率を、前記第1の配線層の素材のヤング率の0.1~0.85倍とすることを特徴とする。
本発明によれば、例えば高機能携帯端末の低背化に対応でき、薄形でありながら基板の反りを低減し、接続信頼性に優れた配線基板を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
<実施形態>
以下に、本発明の実施形態について、図面を参照して説明する。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を記載されたものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
以下に、本発明の実施形態について、図面を参照して説明する。また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を記載されたものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
「配線層の残膜量」とは、基板を平面視したときの配線層のパターン面積と、配線層の膜厚とを掛け合わせて得られる体積を言う。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
「配線層の残膜量」とは、基板を平面視したときの配線層のパターン面積と、配線層の膜厚とを掛け合わせて得られる体積を言う。
また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、好ましくはLC回路の構成要素となる素子をいう。かかる回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するLCフィルタの部品であると好ましい。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等分波フィルタや、特定帯域のノイズを除去する、ノッチフィルタとして構成しても良い。
かかる配線基板において、該複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信(TDD: Time Division Duplex)に使用するバンドパスフィルタをLCフィルタで構成していると好ましい。該LCフィルタのリアクタンス素子は、少なくともその構造の一部を配線基板内に有すると好ましく、また該LCフィルタ以外のRF部品配線基板に実装することで、よりコンパクトな配線基板を実現できる。
本実施形態においては、配線基板に回路素子を内蔵することで、配線基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな配線基板を実現できる。
次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を片側ずつ形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例を、それぞれ説明する。
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図1に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層11の上に、下電極12を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層13を積層し、さらにその上に上電極14となる導体を積層したものである。下電極12と上電極14は、シード層と導電層からなる多層構造であっても良い。
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板に内蔵することができる。図2においては、2列に並んだ貫通穴を有する平行平板状のガラス板を透明化して図示している。図2において、ガラス板の表裏面において隣接する貫通穴の開口部同士を接続するように配線21,22を形成し、またガラス板の表裏面を連通する貫通穴23の内壁に導体層を形成し、TGVとする。
次に、基板内部に形成されるLC回路によるバンドパスフィルタ(BPF)について、説明する。BPFの基本的な回路図は、図3のようになる。そして、回路中のキャパシタの電気容量(以下キャパシタンス)とインダクタの誘導係数(以下インダクタンス)を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
図3の回路図に示したキャパシタとインダクタを、配線基板内部に形成した状態を示す模式図を、図4に示す。全体としてキャパシタC1~C3は、ガラスコア41の上表面上の絶縁樹脂層43に埋設されるようになっており、配線基板外部の電極と接続したい場合には、絶縁樹脂層43にビアホールを作り、その内部の導体を介して接続できる。
図4に示すように、インダクタL1~L3は、ガラスコア41内の貫通穴23内に形成されたTGVと、ガラスコア41の表裏面の配線21,22をつないでソレノイドコイルを作ることができる。図4において、詳細は後述するが、符号42,48は密着層を示している。インダクタL1~L3本体は、ガラスコア41の内部と、その表裏面の絶縁樹脂層43に埋設されるようになっており、配線基板最外層の電極との導通は、キャパシタC1~C3と同様に、絶縁樹脂層43内のビアホールを介して行うことができる。なお、インダクタL2は、バンドパスフィルタ間の干渉抑制調整回路用のリアクタンス素子である。
<配線基板の例>
図5は、本実施形態にかかる配線基板の一例を示す断面図である。
本実施形態の配線基板30は、第1面41aと、第1面41aと対向する第2面41bと、第1面41aから第2面41bまで貫通する貫通穴44とを備えたガラス製のコア材(ガラスコアともいう)41と、第1面41aと貫通穴44の内壁とに密着し、さらに貫通穴44の第2面41b側の底部をふさぐようにして形成された第1の密着層42と、第2面41bと、貫通穴44の第2面41b側の底部をふさぐ第1の密着層42に密着する第2の密着層48と、第1の密着層42に積層された第1の配線層45と、第2の密着層48に積層された第2の配線層50と、を有する。
図5は、本実施形態にかかる配線基板の一例を示す断面図である。
本実施形態の配線基板30は、第1面41aと、第1面41aと対向する第2面41bと、第1面41aから第2面41bまで貫通する貫通穴44とを備えたガラス製のコア材(ガラスコアともいう)41と、第1面41aと貫通穴44の内壁とに密着し、さらに貫通穴44の第2面41b側の底部をふさぐようにして形成された第1の密着層42と、第2面41bと、貫通穴44の第2面41b側の底部をふさぐ第1の密着層42に密着する第2の密着層48と、第1の密着層42に積層された第1の配線層45と、第2の密着層48に積層された第2の配線層50と、を有する。
第1の配線層45と第2の配線層50には、絶縁樹脂層43が積層され、その上には別の配線層が形成されている。
第1の配線層45上には、後述するようにして誘電体層51,シード層52、上電極54が形成され、これらにより図1に示すようなキャパシタが形成される。また、第1の配線層45と、絶縁樹脂層43を貫通するスルービア61内の導体層と,配線パターン62とで、図2に示すようなインダクタが形成される。特に説明しないが、キャパシタとインダクタは、第1の配線層45と第2の配線層50のいずれに形成してもよい。
図6は、本実施形態にかかる配線基板30の別な例を示す断面図である。図6に示すように、ガラスコア41の一方の面における導電性部材を、配線基板30に実装される高周波部品60に接続し、モールド樹脂58でモールドしてモジュール基板とすることができる。このとき、ガラスコア41の他方の面における導電性部材を、マザー基板(不図示)に接続することができる。
<基板作成プロセス>
次に、図7~21を用いて、ガラス基板を用いた配線基板作成プロセスの一例を示す。
次に、図7~21を用いて、ガラス基板を用いた配線基板作成プロセスの一例を示す。
(回路設計)
まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図3に示すような回路構成において、所望の特性を実現するための素子の仕様を表1、表2に示す。ここで、インダクタL1とL3については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
まず回路設計を行うため、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図3に示すような回路構成において、所望の特性を実現するための素子の仕様を表1、表2に示す。ここで、インダクタL1とL3については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
2499MHz以上、2690MHz以下の帯域用のBPFについても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う(数値については省略)。
(ガラスコアと支持体の接合、及びビア内へのシード層の形成)
以上の回路設計に基づいて、必要な配線基板を製作する。まず、低膨張のガラスコア41(厚さ300μm、CTE:3.5ppm/K)を準備し、次いで、かかるガラスコア41に開口径80μm~100μmの貫通穴44を形成する。形成にあたっては、第一段階として、貫通穴44の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。
以上の回路設計に基づいて、必要な配線基板を製作する。まず、低膨張のガラスコア41(厚さ300μm、CTE:3.5ppm/K)を準備し、次いで、かかるガラスコア41に開口径80μm~100μmの貫通穴44を形成する。形成にあたっては、第一段階として、貫通穴44の形成を所望する位置にUVレーザー光をパルス照射し、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液によるエッチングを行う。
これにより脆弱部が選択的にエッチングされ、高精度な貫通穴44が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち且つ凹凸のない内周面を有する貫通穴44を形成できることとなる。
次に、接着層46付きの支持体47を貼り合わせる。支持体47は、例えば光を透過する性質(透明性)を有する材料から構成される基板である。支持体47が透過する光の波長の範囲は、例えば300nm以上、2000nm以下でもよく、300nm以上、1100nm以下でもよい。支持体47は、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。
支持体47には、例えばガラス基板が好適に用いられる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。支持体47の主面47aの最大高さ粗さRzを0.01μm以上とすることによって、支持体47のコストを抑制することができる。支持体47の主面47aの最大高さ粗さRzを5μm以下とすることによって、主面47aの凹凸に起因した第1の配線層45の断線及び短絡等を抑制できる。
接着層46は、剥離層及び保護層を含み支持体47とガラスコア41とを互いに接着するための層である。剥離層は、支持体47の主面上に設けられており、光の照射により分解可能な樹脂を含んでいる。例えばレーザー光を用いて剥離層を剥離する場合、剥離層に含まれる樹脂として、所定波長のレーザー光が照射されることによって熱分解可能な樹脂が用いられる。
剥離層に含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。接着層46の厚さは、例えば20μm以上、100μm以下である。
(第1の密着層と第1の配線層の形成)
さらに、配線層の下およびガラスコア41の貫通穴44の内壁の第1の密着層42(シード層)の一部として、ガラスコア41の表面全面にTi膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス表面の導電化を行うことにより、図7の構成を得る。
さらに、配線層の下およびガラスコア41の貫通穴44の内壁の第1の密着層42(シード層)の一部として、ガラスコア41の表面全面にTi膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス表面の導電化を行うことにより、図7の構成を得る。
支持体47により貫通穴44の下面側開口が遮蔽されているため、スパッタリングによって、ガラスコア41の第1面41aおよび貫通穴44の内壁と、さらに貫通穴44の下面側開口をふさぐ支持体47に、密着層(第1の密着層42の一部)が成膜される。その膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。使用するスパッタリングのターゲットとしては、Ni、Crなども用いる事が可能である。これは、基板への密着性、膜応力、プロセス耐性、信頼性等を考慮して選定することが望ましい。
ついで、貫通穴44内壁のスパッタ膜の薄い部分を補完するためおよび、基板の反りを調整するために、無電解ニッケルめっきを施し、Ti/Cu/Niからなる密着層(第1の密着層42の残り)とする。加工はガラスコア41の表裏全面と貫通穴44内に対して行い、めっき厚さは0.2μmに設定した。以上により第1の密着層42が形成される。
図8に示すように、第1の密着層42をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの第1の配線層45を形成する。第1の配線層45に導体パターンを形成するために、図9に示すように、ガラスコア41の上面に、例えば日立化成株式会社製、商品名RY-3525(厚さ25μm)をラミネートしてドライフィルムレジスト層53を形成する。
ドライフィルムレジスト層53の形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してドライフィルムレジスト層53に露光し、現像によってレジスト層に配線パターン(開口部)を形成する。
次に、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である第1の配線層45を15μmの厚さで形成する。この段階において、ガラスコア41の貫通穴44内壁にも銅めっきが析出して、第1の配線層45の一部を構成する。
続いて、ドライフィルムレジストを剥離する。この段階において、図10に示すように、ガラスコア41の表面はTi/Cu/Niを含む第1の密着層42で覆われた部分と、さらにその上にCuが積層された第1の配線層45の部分が混在している。図10の工程で、導体パターンの所定の位置には、キャパシタの下電極が形成される。
このように、主導電層であるCuと異なる材料でシード層、この場合はTiとNiからなる層を形成することで、ガラスコア41に掛かる応力が調整しやすくなり反りを調整することが容易になる。また、前記ドライフィルムレジストの形成時に、Cuを含むダミー配線を所望の位置に形成しておくことで、より詳細に反りを調整することが可能となる。
図11に示すように、まずガラスコア41のキャパシタを形成する側の面全体に、CVD製膜法にて、厚さ200nm乃至400nmでSiN膜を形成してキャパシタの誘電体層51を形成する。
更に、図12に示すように、キャパシタの上電極を形成する際のシード層52として、スパッタ製膜法にて、Ti膜とCu膜をおのおの50nm、300nmにて、この順序で誘電体層51の上全体に製膜する。
続いて、図13に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみをドライフィルムレジスト層53から露出させた状態とする。ついで図14に示すように、電解銅めっきにて、厚さ9~10μmにて上電極54を形成する。その後、ドライフィルムレジスト層53を除去する。この時点では、キャパシタ以外にもSiN層などが積層されている。
そこで、余分な密着層、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極54上のみをドライフィルムレジスト(不図示)で保護する。
続いて、キャパシタの上電極54を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。そのあとで、キャパシタの上電極54を保護していたドライフィルムレジストを剥離除去する。
つぎに、キャパシタの下電極およびその他の、ガラスコア41の表面に形成されている導電層のシード層を除去すべく、Ni,Tiの順に、ウエットエッチング工法にて処理する。これにより、その下方にあるスパッタCu層も同時に除去される。一方、配線、キャパシタ電極などを形成しているCu層は、多少はエッチング液に溶けるが、その厚さが比較的大きいため、完全に除去されてしまうことはない。そのあとで、スパッタTi層をエッチングにて除去する。
ここまで工程を終えた構成を図15に示す。この段階で、配線、電極、ダミーパターンなどのない部分には、ガラスコア41が露出することとなる。以上の結果として、ガラスコア41の表面には、第1の配線層45、誘電体層51,シード層52,上電極54からなるキャパシタ(図1参照)が形成される。またインダクタを形成する連続する配線の一部を形成して、導体層TGVとつなぐこともできる。
つぎに、ガラスコア41の上面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂(商品名「ABF-GX-T31R」)を貼付して、絶縁樹脂層(樹脂ビルド層)43を形成する。加工は真空プレスラミネート装置にて、ガラスコア41の貫通穴44の内部にボイドなく絶縁樹脂を封入する。絶縁樹脂層43の厚さは35μm程度とし、キャパシタの上電極54まで確実に埋没するようにする。
(支持体の分離)
次に、図16に示すように、支持体47を介して接着層46にレーザー光Lを照射して、支持体47を分離する。支持体47全体に渡ってレーザー光Lを照射してもよいし、支持体47の所望の位置にレーザー光Lを照射してもよい。配線基板の製造では、接着層46内の樹脂を確実に分解する観点から、直線的に往復させながら支持体47全体にレーザー光Lを照射する。
次に、図16に示すように、支持体47を介して接着層46にレーザー光Lを照射して、支持体47を分離する。支持体47全体に渡ってレーザー光Lを照射してもよいし、支持体47の所望の位置にレーザー光Lを照射してもよい。配線基板の製造では、接着層46内の樹脂を確実に分解する観点から、直線的に往復させながら支持体47全体にレーザー光Lを照射する。
レーザー光Lは、例えば300nm以上、2000nm以下の波長を有してもよく、好ましくは300nm以上、1500nm以下の波長を有していてもよく、より好ましくは300nm以上、1100nm以下の波長を有していてもよい。レーザー光Lを出射する装置の一例として1064nmの波長の光を出射するYAGレーザー装置、532nmの波長の2倍高調波YAGレーザー装置、又は780nm以上1300nm以下の波長の光を出射する半導体レーザー装置等が挙げられる。
支持体47は透明性を有しており、レーザー光Lを透過する。よって、支持体47を透過したレーザー光Lのエネルギーは、接着層46に吸収される。吸収されたレーザー光Lのエネルギーは、接着層46内にて熱エネルギーに変換される。この熱エネルギーによって、接着層46の樹脂は熱分解温度に達し、熱分解する。これによって、接着層46が支持体47とガラスコア41とを接着する力が弱まる。
(第2の密着層と第2の配線層の形成)
次に、図17に示すように、ガラスコア41の下面および貫通穴44の底部に第2の密着層48として、Ti膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス下面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。
次に、図17に示すように、ガラスコア41の下面および貫通穴44の底部に第2の密着層48として、Ti膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス下面の導電化を行う。膜の厚さは、Ti膜を50nm、Cu膜を300nmに設定する。
図18に図示するように、第2の密着層48をシード層として、セミアディティブ法によって、インダクタの配線、キャパシタの下電極、外部接続用のパッドなどの第2の配線層50を形成する。さらに第2の配線層50に導体パターンを形成するために、ガラスコア41の下面に、例えば日立化成株式会社製の商品名RY-3525(厚さ25μm)をラミネートしてドライフィルムレジスト層53を形成する。
ドライフィルムレジスト層53の形成は、液状レジスト塗布でもよい。その後、フォトリソグラフィー法により、導体パターンすなわち配線パターンを形成するためのマスクを介してドライフィルムレジスト層53に露光し、現像によってドライフィルムレジスト層53に配線パターン(開口部)を形成する。
次に、図19に示すように、電解銅めっきによって上記開口部に銅を析出させ、導電性部材である第2の配線層50を15μmの厚さで形成する。この段階において、ガラスコア41の貫通穴44の底部(第1の密着層42でふさがれた部位)にも銅めっきが析出する。
続いて、図20に示すように、余分な配線部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層を除去すべく、基板をドライエッチング法にて処理する。
より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層を、ドライエッチングにて除去する。そのあとで、第2の配線層50を保護していたドライフィルムレジスト層53を剥離除去する。
つぎに、図21に示すように、ガラスコア41の下面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂(商品名「ABF-GX-T31R」)を貼付して、絶縁樹脂層(樹脂ビルド層)43を形成する。加工は真空プレスラミネート装置にて、第2の配線層50の配線パターンにボイドなく絶縁樹脂を封入する。絶縁樹脂層43の厚さは35μm程度とし、第2の配線層50の配線パターンまで確実に埋没するようにする。
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層43を貫通させ、図5に示すように、ガラスコアの配線層に達するスルーホール56を形成する。スルーホール56の直径は60μm程度が好ましい。
図示していないが、ガラスコア41の表裏面の絶縁樹脂層43を、アルカリ系の表面粗化液にて処理し、算術表面粗さRa=60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
つぎに、ガラスコア41の表裏面の絶縁樹脂層43に無電解銅めっきを施し、導電シード層57を形成する。その厚さは0.6μmとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層57が形成される。
図示していないが、基板両面にドライフィルムレジストDRを貼付し、フォトリソグラフィー法によって、配線を設けたい部分に開口部を設ける。ついで、基板に電解めっきを施し、厚さ15μmにて配線を形成する。また、この電解めっき処理において、絶縁樹脂層43内のスルーホール56の内部も銅で満たされ、ガラスコア41表面の第2の配線層50との導通も確保される。
その後、不要な導電シード層をエッチングで除去する。以上をもって、図5に示すような、LC回路用の内蔵素子を含む基本的な配線基板30が完成する。なお、図中、ガラスコア41の下側のビルドアップ配線については、配線基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の配線基板では必ずしもそうである必要はなく、配線基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
このあと、必要に応じて、上記の工程を繰り返して、絶縁層、導体配線層を積層し、電子部品を実装してよい。また、ガラスコア41又は絶縁樹脂層43の表面に平面状(たとえば渦巻き状)のリアクタンス素子(コイル)を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。
ここで、第1の配線層45の全面積をA、第1の配線層45において銅が占める面積をBとした場合、第1の配線層45の残銅率Cは、C=B/A(%)で表され、ここではC=70~100%である。なお、第1の配線層45にダミー配線がある場合には、ダミー配線を考慮して、C=75~85%とすることが多い。比較的薄いガラスコアを有する配線基板30の反りに与える第1の配線層45の影響は、第1の配線層45の残銅率Cが支配的となって生じる。
実際の配線基板設計において、基板の反りに最も影響を与えるのは残銅率である。そのため、基板の表裏での残銅率に極力差が生じないように、ダミーパターン等を形成して、例えば表裏の残銅率差が10%以内になるように調整する。かかる調整が設計通りであれば、基板の反りはそれほど大きくはならないが、より基板の反りを抑えたい場合もある。かかる場合には、本実施形態を適用して反りの微調整を行うことができる。
実際の配線基板設計において、基板の反りに最も影響を与えるのは残銅率である。そのため、基板の表裏での残銅率に極力差が生じないように、ダミーパターン等を形成して、例えば表裏の残銅率差が10%以内になるように調整する。かかる調整が設計通りであれば、基板の反りはそれほど大きくはならないが、より基板の反りを抑えたい場合もある。かかる場合には、本実施形態を適用して反りの微調整を行うことができる。
一例として、第1の密着層42の素材のヤング率(Ti=106GPa、Ni=199.5GPa)を、第1の配線層45の素材のヤング率(Cu=129.8GPa)よりも低くすることにより、第1の密着層42の剛性を相対的に高めることで、配線基板30の反りを抑えることができる。しかしながら、第1の密着層42のヤング率を低くしすぎると、脆性化することでクラックなどが発生するおそれがある。
そこで本実施形態では、第1の密着層42の素材のヤング率を、第1の配線層45の素材のヤング率の0.1~0.85倍となるように設定することとした。このように、最適なヤング率を設定することで、配線基板30の反りの抑制が有効となる。第2の配線基板50においても、同様な調整を行うと好ましい。
また、第1の密着層42と第1の配線層45の膜厚及び、膜厚比率を調整することで、より詳細にガラスコア41に掛かる膜応力を調整することが可能となり、配線基板30の反りを調整することが可能となる。
特に、ガラスコア41の表裏に所望の配線パターンが形成されたとき、一般的には、各層のパターンや膜厚が異なるため、反りの要因となってしまう。本実施形態によれば、第1の密着層42と第1の配線層45の構成が異なることにより、ガラスコア41に掛かるトータルの膜応力を調整し、反りを調整することが可能となる。具体的には第1の密着層42の膜数を変更したり、さらに第1の密着層42の各層の膜厚を変更するなどが可能である。
11・・・絶縁樹脂層、
12・・・キャパシタの下電極、
13・・・キャパシタの誘電体層、
14・・・キャパシタの上電極、
21、22・・・配線、
23・・・貫通穴、
30・・・配線基板、
41・・・ガラスコア、
42・・・第1の密着層、
43・・・絶縁樹脂層、
44・・・貫通穴、
45・・・第1の配線層、
46・・・接着層、
47・・・支持体、
48・・・第2の密着層、
50・・・第2の配線層、
51・・・誘電体層、
52・・・シード層、
53・・・ドライフィルムレジスト層、
54・・・キャパシタの上電極、
56・・・貫通穴
57・・・導電シールド層
58・・・モールド樹脂
60・・・高周波部品
12・・・キャパシタの下電極、
13・・・キャパシタの誘電体層、
14・・・キャパシタの上電極、
21、22・・・配線、
23・・・貫通穴、
30・・・配線基板、
41・・・ガラスコア、
42・・・第1の密着層、
43・・・絶縁樹脂層、
44・・・貫通穴、
45・・・第1の配線層、
46・・・接着層、
47・・・支持体、
48・・・第2の密着層、
50・・・第2の配線層、
51・・・誘電体層、
52・・・シード層、
53・・・ドライフィルムレジスト層、
54・・・キャパシタの上電極、
56・・・貫通穴
57・・・導電シールド層
58・・・モールド樹脂
60・・・高周波部品
Claims (4)
- 第1面と、前記第1面と対向する第2面と、前記第1面から前記第2面まで貫通する貫通穴とを備えたガラス製のコア材と、
前記第1面と前記貫通穴の内壁とに密着し、さらに前記貫通穴の前記第2面側の底部をふさぐようにして形成された第1の密着層と、
前記第2面と、前記貫通穴の前記第2面側の底部をふさぐ第1の密着層に密着する第2の密着層と、
前記第1の密着層に積層された第1の配線層と、
前記第2の密着層に積層された第2の配線層と、を有し、
前記第1の配線層の全面積をA、前記第1の配線層において銅が占める面積をBとした場合、前記第1の配線層の残銅率Cは、C=B/A(%)で表され、
C=70~100%のときに、前記第1の密着層の素材のヤング率を、前記第1の配線層の素材のヤング率の0.1~0.85倍とすることを特徴とする配線基板。 - 前記第1の密着層は、Ni、Ti、Crの少なくとも1つを含み、前記第1の配線層は、Cuを含むことを特徴とする請求項1に記載の配線基板。
- 前記第1の密着層の一部及び前記第1の配線層が無電解めっきにより形成されたことを特徴とする請求項1または2に記載の配線基板。
- 前記第1の配線層は、ダミー配線を有することを特徴とする請求項1~3のいずれか一項に記載の配線基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020161639A JP2022054538A (ja) | 2020-09-28 | 2020-09-28 | 配線基板 |
PCT/JP2021/034064 WO2022065184A1 (ja) | 2020-09-28 | 2021-09-16 | 配線基板 |
CN202180065590.4A CN116210352A (zh) | 2020-09-28 | 2021-09-16 | 布线基板 |
EP21872314.6A EP4221471A4 (en) | 2020-09-28 | 2021-09-16 | CIRCUIT BOARD |
US18/127,295 US20230240009A1 (en) | 2020-09-28 | 2023-03-28 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020161639A JP2022054538A (ja) | 2020-09-28 | 2020-09-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022054538A true JP2022054538A (ja) | 2022-04-07 |
Family
ID=80846645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020161639A Pending JP2022054538A (ja) | 2020-09-28 | 2020-09-28 | 配線基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230240009A1 (ja) |
EP (1) | EP4221471A4 (ja) |
JP (1) | JP2022054538A (ja) |
CN (1) | CN116210352A (ja) |
WO (1) | WO2022065184A1 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004200265A (ja) * | 2002-12-17 | 2004-07-15 | Nikon Corp | プリント配線板 |
JP2010087402A (ja) * | 2008-10-02 | 2010-04-15 | Hitachi Chem Co Ltd | プリント配線板用多層基板の製造方法 |
KR101037450B1 (ko) * | 2009-09-23 | 2011-05-26 | 삼성전기주식회사 | 패키지 기판 |
JP2017005205A (ja) * | 2015-06-15 | 2017-01-05 | シャープ株式会社 | 配線基板および配線基板の製造方法 |
JP2019106429A (ja) * | 2017-12-11 | 2019-06-27 | 凸版印刷株式会社 | ガラス配線基板、その製造方法及び半導体装置 |
EP3893610A4 (en) * | 2018-12-04 | 2022-02-09 | Toppan Printing Co., Ltd. | SWITCHBOARD |
WO2020137763A1 (ja) * | 2018-12-27 | 2020-07-02 | デンカ株式会社 | 蛍光体基板、発光基板及び照明装置 |
-
2020
- 2020-09-28 JP JP2020161639A patent/JP2022054538A/ja active Pending
-
2021
- 2021-09-16 EP EP21872314.6A patent/EP4221471A4/en active Pending
- 2021-09-16 CN CN202180065590.4A patent/CN116210352A/zh active Pending
- 2021-09-16 WO PCT/JP2021/034064 patent/WO2022065184A1/ja active Application Filing
-
2023
- 2023-03-28 US US18/127,295 patent/US20230240009A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4221471A4 (en) | 2024-03-20 |
EP4221471A1 (en) | 2023-08-02 |
WO2022065184A1 (ja) | 2022-03-31 |
US20230240009A1 (en) | 2023-07-27 |
CN116210352A (zh) | 2023-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101076061B1 (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
KR20180090527A (ko) | 반도체 패키지와 그 제조 방법 | |
KR101740816B1 (ko) | 칩 인덕터 | |
JP7063390B2 (ja) | 電子部品モジュール | |
TWI649841B (zh) | High frequency module and manufacturing method thereof | |
US20220346226A1 (en) | Circuit board | |
WO2020116228A1 (ja) | 回路基板 | |
US11303261B2 (en) | Circuit board | |
US10129972B2 (en) | Frame elements for package structures comprising printed circuit boards (PCBs) | |
WO2022065184A1 (ja) | 配線基板 | |
WO2021205986A1 (ja) | 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法 | |
WO2005101934A1 (ja) | 複合型電子部品及びその製造方法 | |
JP7383215B2 (ja) | 回路基板 | |
KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
TWI785868B (zh) | 線路基板及其製造方法 | |
JP2021114582A (ja) | 電子部品搭載用回路基板 | |
CN115776778A (zh) | 一种基于ltcc技术的变频电路基板制作方法及变频电路 | |
JP2021007127A (ja) | ガラスコア多層配線基板 | |
JP2005310841A (ja) | 回路モジュール体及びその製造方法 | |
JP2005191142A (ja) | 配線基板 |