JP7383215B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP7383215B2 JP7383215B2 JP2018233665A JP2018233665A JP7383215B2 JP 7383215 B2 JP7383215 B2 JP 7383215B2 JP 2018233665 A JP2018233665 A JP 2018233665A JP 2018233665 A JP2018233665 A JP 2018233665A JP 7383215 B2 JP7383215 B2 JP 7383215B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- hole
- coil
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011521 glass Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 32
- 230000005855 radiation Effects 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 103
- 239000011162 core material Substances 0.000 description 46
- 239000003990 capacitor Substances 0.000 description 38
- 238000000034 method Methods 0.000 description 36
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 31
- 239000004020 conductor Substances 0.000 description 26
- 238000004891 communication Methods 0.000 description 24
- 239000010949 copper Substances 0.000 description 23
- 239000011347 resin Substances 0.000 description 23
- 229920005989 resin Polymers 0.000 description 23
- 238000007747 plating Methods 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 11
- 238000010897 surface acoustic wave method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000010267 cellular communication Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかるに、デジタルセルラー通信開始当初は、端末・基地局同期精度が低く、送信期間と受信期間の間に広いブランク期間を設ける必要があり、有限資源である電波利用効率からFDD方式の普及が進んだという経緯がある。
スマートフォンは、ノイズとなる外来通信波から使用通信帯域を隔離する為に、帯域毎にバンドパスフィルタ(以下、BPFと略する、または、周波数フィルタと呼ぶ場合がある)を使用する。
AWフィルタには、SAW(Surface Acoustic Wave)フィルタとBAW(Balk Acoustic Wave)フィルタとがある。SAWフィルタは、圧電体の上に櫛歯型対向電極を形成し、表面弾性波の共振を利用するフィルタである。BAWフィルタは圧電体フィルムの下にMEMS技術を用い、キャビティを設けバルク弾性波の共振を利用するフィルタである。一般的にBAWフィルタに比較し、SAWフィルタは安価である。
低周波帯域 (~1.0GHz):SAWフィルタを使用
中周波帯域(1.0GHz~2.3GHz):SAWフィルタ又はBAWフィルタを使用
高周波帯域(2.3GHz~3.5GHz):BAWフィルタを使用
世界各国で使用可能なハイエンド・スマートフォンは、各国地域と通信キャリアとに応じて使用帯域を切り替える為に、10~20帯域分の複雑なRF(Radio Frequency)回路を有し、従ってハイエンド・スマートフォンのRF回路の実装には極めて高い集積度が要求される。また、高集積度の部品実装では、基板配線の複雑化が様々な信号干渉の要因となる為、モジュール化による配線単純化が必要となる。
リアクタンス素子とキャパシタンス素子を組み合わせたLCフィルタも、周波数フィルタである。ここで、従来主流であった隣接した帯域を同時に使用するFDD方式では、要求特性として閾値の急峻性を示すスカート特性が最重要であり、LCフィルタをセルラー通信の周波数フィルタとして用いることは困難であった。しかしながら、スカート特性の要求が緩和されるTDD方式では、LCフィルタを周波数フィルタとして用いる事が可能である。
また、CA(Carrier Aggregation)方式は、複数周波数帯の同時使用による高速化通信技術である。従来の周波数フィルタは主に外来信号から通信周波数帯を隔離する事が目的であったが、CA方式では同時使用する自らの通信信号から各々の周波数帯を隔離する必要がある。この為、CA方式単位でのモジュール化による回路適正化が要求される。
ここで、上記電気絶縁性基材は、いわゆるガラスエポキシ基板等であり、貫通穴をドリル等の機械加工で形成しているため、貫通穴の内周にガラス繊維の端部が露出し、それにより内周面が凹凸状となっている。また、ガラスエポキシ基板の表面も本来的に凹凸を有する粗面である。したがって、上述したようにコイルパターンを形成できたとしても、その配線の幅や径が局所的に変化するので、コイルの電気的特性が悪く、また高周波モジュールにおけるAWフィルタの発熱という問題がある。
また、シリコン基板にコイルを内蔵する試みもあるが、シリコンは完全な絶縁体でないため、回路基板として使用するには絶縁膜を形成しなくてはならず、コストが高くなるという問題がある。
以下に、本発明の実施形態について、図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。
さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
図1において、受信された電波は、まずダイプレクサ1によって、約1000MHzより小さい帯域Lのものと、約1000MHz以上の帯域Hのものとに分離される。帯域Lの電波は比較的低い周波数のものとして、SAWフィルタ2aによって受信用の帯域の電波(約925MHz~960MHz)と送信用の帯域の電波(約880MHz~915MHz)とに分離され、それぞれ周波数分割複信(以下、FDDという)方式によって処理される。
本実施形態に係る回路基板は、LC回路5、6を構成する回路素子の一部又は全部を基板内部に内蔵したものであり、ダイプレクサ1、BAWフィルタ3及び4、SAWフィルタ2a及び2b、スイッチ7及び8などは、受動部品として回路基板表面に実装される。
本実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。
キャパシタについては、二枚の導体板の間に誘電体を挟んだ構造とする。キャパシタの例としては、図2の端面図に示すように、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層11の上に、下電極12を積層して導体パターンを形成し、かかる導体パターンの上に誘電体層13を積層し、さらにその上に上電極14となる導体を積層したものがあげられる。下電極12と上電極14は、シード層と導電層からなる多層構造であっても良い。
図4の回路図に示したキャパシタとインダクタとを、回路基板内部に形成した状態を示す模式図を、図5に示す。図中C1~C3がキャパシタ、L1~L3がインダクタを示す。キャパシタC1~C3は、図5において、ガラスコア(ガラス基板からなるコア部材)31の上表面に下電極33を配置し、誘電体35を挟んで、上電極34を積層することにより形成されている。全体としてキャパシタC1~C3は、ガラスコア31の上表面上に積層された絶縁樹脂層32に埋設されるようになっており、回路基板外部の電極と接続したい場合には、絶縁樹脂層32にビアホールを作ることで、ビアホールの内面の導体を介して接続することができる。
図5では、電極37に、高周波用部品36が実装され、高周波用部品36はモールド樹脂38によって回路基板と一体に封止されている。図5中、39はサーマルビアである。
高周波用部品36とは、例えば、スイッチ回路、BAWフィルタ、増幅器(アンプ)等といった、高周波フィルタ、或いは高周波フィルタを構成する素子を含む。
次に、図6~図13を用いて、ガラス基板をコア部材として用いた図4に示すバンドパスフィルタを実現するための回路基板の作成プロセスの一例を示す。
まず回路設計を行うため、バンドパスフィルタの、通過又は遮断する電波の周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域の電波に対し、図4に示すような回路構成を有するBPF(図1のLC回路6に相当)において、所望の特性を実現するための各素子の仕様を表1及び表2に示す。ここで、インダクタL1とL3については、インダクタンスが非常に小さいため、コイルの形状にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
以上の回路設計に基づいて、図4に示すバンドパスフィルタを実現するために必要な回路基板を製作する。
ついで、図6(d)に示すように、貫通穴43内壁のスパッタ膜の薄い部分を補完するため、無電解ニッケルめっきを施してニッケルめっき層45を形成し、Ti/Cu/Niからなる密着層44とニッケルめっき層45との積層体を形成する。無電解ニッケルめっき加工はガラスコア42の表裏全面と貫通穴43内壁に対して行い、めっき厚さは0.2μmに設定する。これによりニッケルめっき層45からなるシード層が形成される。
続いて、図8(a)に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみを露出させた状態でドライフィルムレジストDRを形成する。次いで図8(b)に示すように、電解銅めっきにて、厚さ9μm~10μmにて上電極49を形成する。これにより、ドライフィルムレジストDRが形成されていない部分に銅めっきが析出する。その後、図8(c)に示すように、ドライフィルムレジストDRを除去する。この時点では、キャパシタ以外にもSiN層などが積層されている。
続いて、キャパシタの上電極49を製膜する際のスパッタCu層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、続いて、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
より具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層(誘電体層47)とを、ドライエッチングにて除去する。そのあとで、キャパシタの上電極49を保護していたドライフィルムレジスト50を剥離除去する。図9(b)に示すように、この時点で、まだガラスコア42直上のシード層(ニッケルめっき層45)は残っている。
さらにレーザー加工によって、導通をとりたい位置に絶縁樹脂層51を貫通させ、図10(c)に示すように、ガラスコア42の配線層に達する孔(スルーホール)52を形成する。孔52の直径は60μm程度が好ましい。
つぎに、図11(a)に示すように、ガラスコア42の表裏面の絶縁樹脂層51に無電解銅めっきを施し、導電シード層53を形成する。その厚さは0.6μmとすると好ましい。この処理によって、表裏面のみならず、先にレーザー加工にて形成した孔の内壁にも導電シード層53が形成される。
その後、不要な導電シード層をエッチングで除去する。以上をもって、キャパシタC1~C3とインダクタL1~L3とを有するLC回路206用の内蔵素子を含む基本的な回路基板41が完成する。なお、図中、ガラスコア42の下側のビルドアップ配線については、回路基板に内蔵されるキャパシタ、インダクタにとって、グランドとなる場合を想定して、あたかも銅層があるように示しているが、実際の回路基板では必ずしもそうである必要はなく、回路基板完成時に所定のキャパシタ、インダクタが接地されていればよい。
また、ガラスコア42に銅の導体パターン46を積層した場合において、応力バランスの崩れからガラスコア42の反りや割れが生じることを防ぐべく、例えばガラスコア42の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の導体パターン46の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
そのため、図13中に破線で囲んだように、高周波用部品201は、一方の面側から見て導体配線層54a、配線54及びサーマルビア204を介して、ガラスコア42の他方の面に設けられた導体配線層54aに熱的に接続され、図13中に破線で示すように、ガラスコア42を挟んで、一方の面側に配置された高周波用部品201から他方の面側に配置された導体配線層54aに熱的につながる放熱経路205が形成される。導体配線層54aを例えば図示しないマザー基板に熱的に接続することにより、マザー基板からの放熱が可能となるため、高周波用部品201の放熱を効率よく行うことができ、放熱に優れた回路基板を実現することができる。
さらに、このとき、貫通穴の内壁に形成した導電性部材(TGV)とガラス基板上に形成した配線とを接続することで、コイルを作製してLC回路206のインダクタLとして機能させ、インダクタLのTGVを、放熱経路205の一部として利用するようにしているため、別途放熱経路205を設ける場合に比較して、回路基板41の小型化を図ることができる。
12・・・キャパシタの下電極
13・・・キャパシタの誘電体層
14・・・導体(キャパシタの上電極)
21、22・・・配線
23・・・貫通穴
31・・・ガラスコア
32・・・絶縁樹脂層
33・・・下電極
34・・・上電極
35・・・誘電体
36・・・高周波用部品
37・・・電極
38・・・モールド樹脂
39・・・サーマルビア
41・・・回路基板
42・・・ガラスコア
43・・・貫通穴
44・・・密着層(Ni/Cuスパッタ層)
45・・・ニッケルメッキ(Ni)層
46・・・導体パターン(ガラス直上銅配線:キャパシタ下電極を含む)
47・・・誘電体層
48・・・シード層(誘電体層上Ni/Cuスパッタ層)
49・・・キャパシタの上電極、
50・・・キャパシタ保護用のドライフィルムレジスト層
51・・・絶縁樹脂層
52・・・絶縁樹脂層の孔
101・・・キャパシタ
102・・・インダクタ
201・・・高周波用部品
203・・・モールド樹脂
204・・・サーマルビア
205・・・放熱経路
206・・・LC回路
Claims (1)
- 表裏面を貫通する貫通穴を有するガラス基板と、
前記貫通穴の内面及び前記ガラス基板の前記表裏面に形成された導電性部材を含むLC回路と、を備えた多層構造の回路基板であって、
当該回路基板の外層に配置され前記LC回路に含まれる前記導電性部材と電気的に接続される所定の高周波用部品と、
前記貫通穴の内面に形成された前記導電性部材及び前記所定の高周波用部品と熱的に接続されるサーマルビアと、
を備え、
前記LC回路はインダクタとしてコイルを有し、前記貫通穴の内面に形成された前記導電性部材は前記コイルの一部をなし、
前記サーマルビアは、前記所定の高周波用部品と、前記コイルの一部をなす前記貫通穴の内面に形成された前記導電性部材と、を熱的に接続し、且つ、前記所定の高周波用部品の放熱を、当該所定の高周波用部品が配置された側の面とは逆側の面まで伝達するように設けられ、
前記コイルの一部をなす前記貫通穴の内面に形成された前記導電性部材と前記サーマルビアとは、前記ガラス基板の表裏面側から見て重なるように配置されており、
前記高周波用部品は、前記回路基板の外層の、縦断面視で、前記コイルの一部をなす少なくとも二つの前記貫通穴の内面に形成された前記導電性部材に挟まれた領域の上方となる位置に配置され、
前記コイルの一部をなす前記少なくとも二つの前記貫通穴の内面に形成された前記導電性部材は、それぞれ同一の前記高周波用部品と熱的に接続されていることを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018233665A JP7383215B2 (ja) | 2018-12-13 | 2018-12-13 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018233665A JP7383215B2 (ja) | 2018-12-13 | 2018-12-13 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020096106A JP2020096106A (ja) | 2020-06-18 |
JP7383215B2 true JP7383215B2 (ja) | 2023-11-20 |
Family
ID=71085652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018233665A Active JP7383215B2 (ja) | 2018-12-13 | 2018-12-13 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7383215B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061448A1 (ja) | 2012-10-17 | 2014-04-24 | 株式会社村田製作所 | 高周波モジュール |
JP2015070169A (ja) | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 配線基板および配線基板製造方法 |
JP2016096262A (ja) | 2014-11-14 | 2016-05-26 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
JP2018107419A (ja) | 2016-12-27 | 2018-07-05 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018120932A (ja) | 2017-01-24 | 2018-08-02 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018160607A (ja) | 2017-03-23 | 2018-10-11 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018182283A (ja) | 2017-04-07 | 2018-11-15 | 大日本印刷株式会社 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6341827B2 (ja) * | 2014-10-01 | 2018-06-13 | AvanStrate株式会社 | ガラス基板の製造方法、及び、ガラス基板の製造装置 |
-
2018
- 2018-12-13 JP JP2018233665A patent/JP7383215B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014061448A1 (ja) | 2012-10-17 | 2014-04-24 | 株式会社村田製作所 | 高周波モジュール |
JP2015070169A (ja) | 2013-09-30 | 2015-04-13 | 凸版印刷株式会社 | 配線基板および配線基板製造方法 |
JP2016096262A (ja) | 2014-11-14 | 2016-05-26 | 凸版印刷株式会社 | 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法 |
JP2018107419A (ja) | 2016-12-27 | 2018-07-05 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018120932A (ja) | 2017-01-24 | 2018-08-02 | 大日本印刷株式会社 | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018160607A (ja) | 2017-03-23 | 2018-10-11 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 |
JP2018182283A (ja) | 2017-04-07 | 2018-11-15 | 大日本印刷株式会社 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020096106A (ja) | 2020-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7068124B2 (en) | Integrated passive devices fabricated utilizing multi-layer, organic laminates | |
US6972646B2 (en) | Filter circuit device and method of manufacturing the same | |
JP7409031B2 (ja) | ガラスコア多層配線基板及びその製造方法 | |
US11303261B2 (en) | Circuit board | |
US20210298172A1 (en) | Circuit board | |
KR100955948B1 (ko) | 다중대역 송신단 모듈 및 이의 제조 방법 | |
JP7383215B2 (ja) | 回路基板 | |
JP2021100026A (ja) | ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板 | |
EP4089724A1 (en) | Circuit board | |
JP7188101B2 (ja) | 高周波モジュール用電子基板 | |
JP7509035B2 (ja) | 回路基板 | |
JP7351113B2 (ja) | ガラスコア多層配線基板 | |
WO2022065184A1 (ja) | 配線基板 | |
JP7512594B2 (ja) | 回路基板 | |
JP2004282175A (ja) | ダイプレクサ内蔵配線基板 | |
KR20040060050A (ko) | 듀플렉서 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7383215 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |