JP2015233085A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP2015233085A
JP2015233085A JP2014119592A JP2014119592A JP2015233085A JP 2015233085 A JP2015233085 A JP 2015233085A JP 2014119592 A JP2014119592 A JP 2014119592A JP 2014119592 A JP2014119592 A JP 2014119592A JP 2015233085 A JP2015233085 A JP 2015233085A
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
plane
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014119592A
Other languages
English (en)
Other versions
JP6298722B2 (ja
Inventor
清水　規良
Noriyoshi Shimizu
規良 清水
大井　淳
Atsushi Oi
淳 大井
清水　雄一郎
Yuichiro Shimizu
雄一郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014119592A priority Critical patent/JP6298722B2/ja
Priority to US14/730,743 priority patent/US9859201B2/en
Publication of JP2015233085A publication Critical patent/JP2015233085A/ja
Application granted granted Critical
Publication of JP6298722B2 publication Critical patent/JP6298722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0326—Organic insulating material consisting of one material containing O
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H05K1/0346—Organic insulating material consisting of one material containing N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】絶縁層の剥離を抑制しつつも、配線層の微細化に対応できる配線基板を提供する。【解決手段】配線基板１０は、絶縁層３５とビア配線３６とを有する配線構造１１と、配線構造１１の上面に積層された配線構造１２と、を有する。配線構造１２は、絶縁層３５の上面３５Ａ及びビア配線３６の上端面３６Ａに形成された配線層５０を有する。配線構造１２は、厚さ方向に貫通する複数の貫通孔６０Ｘを有し、少なくとも一部が平面視格子状に形成されるとともに、絶縁層３５上に積層されたプレーン層６０と、絶縁層３５上に積層され、貫通孔６０Ｘを充填するとともに、プレーン層６０及び配線層５０を被覆する絶縁層５１とを有する。配線構造１２の配線密度は、配線構造１１の配線密度よりも高い。各貫通孔６０Ｘは、上側の開口端の開口幅が下側の開口端の開口幅よりも狭く形成されている。【選択図】図１

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
従来、半導体素子等の電子部品が搭載される配線基板として、配線パターンを高密度化するため、ビルドアップ法によりコア基板の上下両面に複数の配線層及び絶縁層を積層した配線基板が知られている（例えば、特許文献１，２参照）。
この種の配線基板では、配線形成時の平坦性の確保や特性インピーダンスの整合等を目的として、配線層の直下にプレーン層（例えば、電源プレーンやグランド（ＧＮＤ）プレーン）がべた状に形成されている。また、プレーン層を有する配線基板では、プレーン層とそのプレーン層を被覆する絶縁層との間の密着力を向上させるために、プレーン層に対して粗化処理が施されている。
特開２００３−０２３２５２号公報 特開２００３−０２３２５３号公報
ところが、プレーン層と同一平面上に形成された配線層の微細化が進むと、上述した粗化処理によって配線層の形状が大きく変化し、配線層が所望の平面形状を維持できないという問題がある。これに対し、粗化処理を省略すると、プレーン層とそのプレーン層を被覆する絶縁層との間の密着力が低下するため、プレーン層から絶縁層が剥離しやすくなるという問題がある。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する第１貫通孔を充填し、前記第１絶縁層から露出された上端面を有するビア配線とを有する第１配線構造と、前記第１配線構造の上面に積層された第２配線構造と、を有し、前記第２配線構造は、前記第１絶縁層の上面及び前記ビア配線の上端面に形成された第１配線層と、厚さ方向に貫通する複数の第２貫通孔を有し、少なくとも一部が平面視格子状に形成されるとともに、前記第１絶縁層上に積層された第１プレーン層と、前記第１絶縁層上に積層され、前記第２貫通孔を充填するとともに、前記第１プレーン層及び前記第１配線層を被覆する第２絶縁層と、を有し、前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、前記各第２貫通孔は、上側の開口端の開口幅が下側の開口端の開口幅よりも狭く形成されている。
本発明の一観点によれば、絶縁層の剥離を抑制しつつも、配線層の微細化に対応できるという効果を奏する。
第１実施形態の配線基板を示す概略断面図。 プレーン層の一部を拡大した拡大断面図。 プレーン層を示す概略平面図。 第１実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 （ａ）は、第１実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、（ａ）に示した構造体の一部を拡大した拡大断面図。 第１実施形態の配線基板の製造方法を示す概略断面図。 第１実施形態の半導体装置の製造方法を示す概略断面図。 第２実施形態の配線基板を示す概略断面図。 第３実施形態の配線基板を示す概略断面図。 第４実施形態の配線基板を示す概略断面図。 第５実施形態の配線基板を示す概略断面図。 第５実施形態の配線基板の適用例を示す概略断面図。 第５実施形態の配線基板の適用例を示す概略断面図。 第５実施形態の配線基板の適用例を示す概略断面図。 変形例のプレーン層を示す拡大断面図。 （ａ），（ｂ）は、変形例のプレーン層を示す概略平面図。 変形例のプレーン層を示す概略平面図。 変形例のプレーン層を示す拡大断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
（第１実施形態）
以下、図１〜図１６に従って第１実施形態を説明する。
図１に示すように、配線基板１０は、配線構造１１と、配線構造１１の一方の側の面（ここでは、上面）に積層された配線構造１２と、配線構造１１の他方の側の面（ここでは、下面）に積層されたソルダレジスト層１３とを有している。配線基板１０の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線基板１０の平面形状は、２０ｍｍ×２０ｍｍ〜４０ｍｍ×４０ｍｍ程度の正方形状とすることができる。
まず、配線構造１１（第１配線構造）の構造について説明する。
配線構造１１は、配線構造１２よりも配線密度の低い配線層が形成された低密度配線層である。この配線構造１１の厚さ方向の略中心部には、コア基板２０が設けられている。コア基板２０としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ系樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ基板を用いることができる。補強材としてはガラスクロスに限らず、例えば、ガラス不織布、アラミド織布、アラミド不織布、液晶ポリマ（Liquid Crystal Polymer：ＬＣＰ）織布やＬＣＰ不織布を用いることができる。熱硬化性の絶縁性樹脂としてはエポキシ樹脂に限らず、例えば、ポリイミド樹脂やシアネート樹脂などの樹脂材を用いることができる。また、コア基板２０は、例えば、シリカ（ＳｉＯ２）やアルミナ（Ａｌ２Ｏ３）等のフィラーを含有していてもよい。なお、コア基板２０の厚さは、例えば、８０〜８００μｍ程度とすることができる。
コア基板２０には、所要の箇所（図１では４箇所）に貫通孔２０Ｘが設けられている。貫通孔２０Ｘは、コア基板２０の上面２０Ａから下面２０Ｂまでを貫通するように形成されている。貫通孔２０Ｘ内には、コア基板２０を厚さ方向に貫通する貫通電極２１が形成されている。貫通電極２１は、貫通孔２０Ｘ内に充填されている。貫通孔２０Ｘ及び貫通電極２１は、図示は省略するが、例えば平面視略円形状に形成されている。これら貫通孔２０Ｘ及び貫通電極２１の直径は、例えば、５０〜１００μｍ程度とすることができる。貫通孔２０Ｘ及び貫通電極２１のピッチは、例えば、１００〜２００μｍ程度とすることができる。なお、貫通電極２１の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
コア基板２０の上面２０Ａには配線層２２が形成され、コア基板２０の下面２０Ｂには配線層２３が形成されている。これら配線層２２，２３は貫通電極２１を介して相互に電気的に接続されている。なお、配線層２２，２３の材料としては、例えば、銅や銅合金を用いることができる。配線層２２，２３の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層２２，２３のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。ここで、ラインアンドスペースとは、配線の幅と、隣り合う配線同士の間隔とを示す。
コア基板２０の上面２０Ａには、絶縁層３１と、配線層３２と、絶縁層３３と、配線層３４と、絶縁層３５と、ビア配線３６が順に積層されている。絶縁層３１，３３，３５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層３１，３３，３５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層３２，３４及びビア配線３６の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層３１，３３，３５の厚さは、例えば、２０〜４５μｍ程度とすることができる。配線層３２，３４の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層３２，３４のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。
絶縁層３１は、コア基板２０の上面２０Ａに、配線層２２を被覆するように形成されている。絶縁層３１には、所要の箇所に、当該絶縁層３１を厚さ方向に貫通して配線層２２の上面の一部を露出する貫通孔３１Ｘが形成されている。
配線層３２は、絶縁層３１の上面に積層されている。配線層３２は、貫通孔３１Ｘ内に充填されたビア配線を介して配線層２２と電気的に接続されている。この配線層３２は、例えば、貫通孔３１Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層３３は、絶縁層３１の上面に、配線層３２を被覆するように形成されている。絶縁層３３には、所要の箇所に、当該絶縁層３３を厚さ方向に貫通して配線層３２の上面の一部を露出する貫通孔３３Ｘが形成されている。
配線層３４は、絶縁層３３の上面に積層されている。配線層３４は、貫通孔３３Ｘ内に充填されたビア配線を介して配線層３２と電気的に接続されている。この配線層３４は、例えば、貫通孔３３Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層３５（第１絶縁層）は、配線構造１１における最上層の絶縁層である。絶縁層３５は、絶縁層３３の上面に、配線層３４を被覆するように形成されている。絶縁層３５には、当該絶縁層３５の上面３５Ａの所要の箇所に開口し、当該絶縁層３５を厚さ方向に貫通して配線層３４の上面の一部を露出する貫通孔３５Ｘ（第１貫通孔）が形成されている。
絶縁層３５の上面３５Ａは、凹凸が少ない平滑面（低粗度面）である。例えば、絶縁層３５の上面３５Ａは、貫通孔３５Ｘの内側面よりも表面粗度が低くなっている。絶縁層３５の上面３５Ａの粗度は、表面粗さＲａ値で例えば１５〜４０ｎｍ程度となるように設定されている。また、貫通孔３５Ｘの内側面の粗度は、表面粗さＲａ値で例えば３００〜４００ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
ここで、貫通孔３１Ｘ，３３Ｘ，３５Ｘは、図１において下側（コア基板２０側）から上側（配線構造１２側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔３１Ｘ，３３Ｘ，３５Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。貫通孔３１Ｘ，３３Ｘ，３５Ｘの上側の開口端の開口径は、例えば、６０〜７０μｍ程度とすることができる。
貫通孔３５Ｘ内には、配線層３４と、絶縁層３５の上面３５Ａ上に形成された配線層５０とを電気的に接続するビア配線３６が形成されている。ビア配線３６は、配線構造１１における最上層の配線層である。このビア配線３６は、絶縁層３５を厚さ方向に貫通するように形成されている。ビア配線３６は、貫通孔３５Ｘと同様に、図１において下側（配線層３４側）から上側（配線層５０側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、ビア配線３６は、上端面３６Ａが下端面よりも大径となる略逆円錐台形状に形成されている。ビア配線３６の上端面３６Ａは、絶縁層３５から露出されている。例えば、ビア配線３６の上端面３６Ａは、絶縁層３５の上面３５Ａと略面一に形成されている。そして、ビア配線３６の上端面３６Ａは配線層５０に直接接合されている。なお、ビア配線３６の上端面３６Ａの直径は、例えば、６０〜７０μｍ程度とすることができる。
コア基板２０の下面２０Ｂには、絶縁層４１と、配線層４２と、絶縁層４３と、配線層４４と、絶縁層４５と、最外層（ここでは、最下層）の配線層４６とが順に積層されている。絶縁層４１，４３，４５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層４１，４３，４５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層４２，４４，４６の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層４１，４３，４５の厚さは、例えば、２０〜４５μｍ程度とすることができる。配線層４２，４４，４６の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層４２，４４，４６のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。
絶縁層４１は、コア基板２０の下面２０Ｂに、配線層２３を被覆するように形成されている。絶縁層４１には、所要の箇所に、当該絶縁層４１を厚さ方向に貫通して配線層２３の下面の一部を露出する貫通孔４１Ｘが形成されている。
配線層４２は、絶縁層４１の下面に積層されている。配線層４２は、貫通孔４１Ｘ内に充填されたビア配線を介して配線層２３と電気的に接続されている。この配線層４２は、例えば、貫通孔４１Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層４３は、絶縁層４１の下面に、配線層４２を被覆するように形成されている。絶縁層４３には、所要の箇所に、当該絶縁層４３を厚さ方向に貫通して配線層４２の下面の一部を露出する貫通孔４３Ｘが形成されている。
配線層４４は、絶縁層４３の下面に積層されている。配線層４４は、貫通孔４３Ｘ内に充填されたビア配線を介して配線層４２と電気的に接続されている。この配線層４４は、例えば、貫通孔４３Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層４５は、絶縁層４３の下面に、配線層４４を被覆するように形成されている。絶縁層４５は、配線構造１１の最下層に形成された絶縁層である。絶縁層４５には、所要の箇所に、当該絶縁層４５を厚さ方向に貫通して配線層４４の下面を露出する貫通孔４５Ｘが形成されている。
ここで、貫通孔４１Ｘ，４３Ｘ，４５Ｘは、図１において上側（コア基板２０側）から下側（ソルダレジスト層１３側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔４１Ｘ，４３Ｘ，４５Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも大径となる円錐台形状に形成されている。貫通孔４１Ｘ，４３Ｘ，４５Ｘの下側の開口端の開口径は、例えば、６０〜７０μｍ程度とすることができる。
配線層４６は、絶縁層４５の下面に積層されている。配線層４６は、配線構造１１の最下層（最外層）に形成された配線層である。配線層４６は、貫通孔４５Ｘ内に充填されたビア配線を介して配線層４４と電気的に接続されている。この配線層４６は、例えば、貫通孔４５Ｘ内に充填されたビア配線と一体に形成されている。
次に、配線構造１２（第２配線構造）の構造について説明する。
配線構造１２は、配線構造１１よりも配線密度の高い配線層が形成された高密度配線層である。配線構造１２は、絶縁層３５上に積層された配線層５０及びプレーン層６０と、絶縁層５１と、配線層５２と、プレーン層６２と、絶縁層５３と、配線層５４と、プレーン層６４と、絶縁層５５と、配線層５６とが順に積層された構造を有している。配線構造１２の厚さ、具体的には配線構造１２内の全ての絶縁層を合わせた厚さ（つまり、絶縁層３５の上面３５Ａから絶縁層５５の上面までの厚さ）は、例えば、２０〜４０μｍ程度とすることができる。
ここで、配線層５０，５２，５４，５６及びプレーン層６０，６２，６４の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層５１，５３，５５の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等を主成分とする感光性の絶縁性樹脂を用いることができる。これら絶縁層５１，５３，５５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
配線層５０，５２，５４，５６は、配線構造１１の配線層よりも微細に形成された配線層である。例えば、配線層５０，５２，５４，５６のラインアンドスペース（Ｌ／Ｓ）は、例えば、１０μｍ／１０μｍ未満とすることができる。また、配線層５０，５２，５４，５６及びプレーン層６０，６２，６４は、配線構造１１の配線層よりも薄い配線層である。配線層５０，５２，５４及びプレーン層６０，６２，６４の厚さは、例えば、１〜３μｍ程度とすることができる。配線層５６の厚さは、例えば、１０〜１５μｍ程度とすることができる。また、絶縁層５１，５３，５５は、配線構造１１の絶縁層よりも薄い絶縁層である。絶縁層５１，５３，５５の厚さは、例えば、５〜１０μｍ程度とすることができる。
また、配線層５０，５２，５４，５６の表面粗度は、配線構造１１の配線層の表面粗度よりも低くなっている。例えば、配線層５０，５２，５４，５６の表面粗度は、表面粗さＲａ値で例えば１〜１０ｎｍ程度とすることができ、配線構造１１の配線層２２，２３，３２，３４，４２，４４，４６の表面粗度は、表面粗さＲａ値で例えば１００〜３００ｎｍ程度とすることができる。
配線層５０（第１配線層）は、ビア配線３６の上端面３６Ａと接続するように、絶縁層３５の上面３５Ａ上に積層されている。すなわち、配線層５０の下面の一部がビア配線３６の上端面３６Ａと接しており、配線層５０とビア配線３６とが電気的に接続されている。換言すると、配線層５０とビア配線３６とは電気的に接続されているが、一体的ではない。例えば、配線層５０は、ビア配線３６の上端面３６Ａ上に形成されたシード層５０Ａと、そのシード層５０Ａ上に形成された金属層５０Ｂ（第１金属層）とを有している。すなわち、金属層５０Ｂは、シード層５０Ａを介してビア配線３６に接続されている。
図２に示すように、シード層５０Ａは、ビア配線３６の上端面３６Ａを被覆するとともに、その上端面３６Ａ周辺の絶縁層３５の上面３５Ａを被覆するように形成されている。シード層５０Ａとしては、例えば、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層５０Ａとしては、例えば、ビア配線３６の上端面３６Ａ及び絶縁層３５の上面３５Ａ上に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合、Ｔｉ層の厚さは例えば２０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜３００ｎｍ程度とすることができる。なお、Ｔｉ層は、Ｃｕ層や金属層５０Ｂ（例えば、Ｃｕ層）から絶縁層３５に銅が拡散することを抑制する金属バリア膜として機能する。金属バリア膜として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
金属層５０Ｂは、シード層５０Ａの上面全面を被覆するように形成されている。金属層５０Ｂとしては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。なお、金属層５０Ｂの材料としては、例えば、銅や銅合金を用いることができる。
プレーン層６０（第１プレーン層）は、絶縁層３５の上面３５Ａ上に積層されている。プレーン層６０は、配線層５０から露出した絶縁層３５の上面３５Ａを被覆するように平面的に形成されたプレーン層（例えば、電源プレーンやＧＮＤプレーン）である。
例えば図３に示すように、プレーン層６０は、平面視略格子状（メッシュ状、網目状）に形成されている。換言すると、プレーン層６０には、所要の箇所に、当該プレーン層６０を厚さ方向に貫通する多数の貫通孔６０Ｘ（第２貫通孔）が平面視において例えばマトリクス状に形成されている。貫通孔６０Ｘの平面配置はマトリクス状に限定されず、例えば、多数の貫通孔６０Ｘを平面視において千鳥状に配列するようにしてもよい。各貫通孔６０Ｘの平面形状は、任意の形状とすることができる。各貫通孔６０Ｘの平面形状は、例えば、矩形状とすることができる。なお、貫通孔６０Ｘは、絶縁層３５の平面上の全面に配置されていても良く、外周のみなどのように部分的に配置されていても良い。
また、プレーン層６０には、所要の箇所に、当該プレーン層６０を厚さ方向に貫通する貫通孔６０Ｙが形成されている。例えば、平面視格子状に形成されたプレーン層６０は、一部の配線層５０と絶縁され（例えば、一部の配線層５０と所定の間隔を空けて形成され）、且つ、その一部の配線層５０を囲むように形成されている。換言すると、プレーン層６０の所要の箇所に、当該プレーン層６０を厚さ方向に貫通する貫通孔６０Ｙが形成され、その貫通孔６０Ｙ内に配線層５０が配置されている。各貫通孔６０Ｙの平面形状は、任意の形状とすることができる。各貫通孔６０Ｙの平面形状は、例えば、略円形状とすることができる。その一方で、プレーン層６０は、一部の配線層５０（例えば、図中右下の配線層５０参照）と電気的に接続されている。換言すると、互いに電気的に接続された配線層５０とプレーン層６０との間には、貫通孔６０Ｙが形成されていない。
図２に示すように、プレーン層６０は、配線層５０と同様に、絶縁層３５の上面３５Ａ上に形成されたシード層６０Ａと、そのシード層６０Ａ上に形成された金属層６０Ｂ（第２金属層）とを有している。シード層６０Ａとしては、例えば、シード層５０Ａと同様の構造及び材料からなる金属膜を用いることができる。また、金属層６０Ｂとしては、例えば、金属層５０Ｂと同様の構造及び材料からなる金属層を用いることができる。
プレーン層６０（特に、金属層６０Ｂ）は、図２において下側（絶縁層３５側）から上側（絶縁層５１の上面側）に向かうに連れて幅が広くなるテーパ状に形成されている。例えば、プレーン層６０の断面形状は、上面の幅Ｌ１が下面の幅Ｌ２よりも広くなる略逆台形状に形成されている。また、貫通孔６０Ｘは、図２において下側（絶縁層３５側）から上側（絶縁層５１の上面側）に向かうに連れて開口幅が狭くなるテーパ状に形成されている。例えば、貫通孔６０Ｘの断面形状は、上側の開口端の開口幅Ｄ１が下側の開口端の開口幅Ｄ２よりも狭くなる略台形状に形成されている。このように、貫通孔６０Ｘは、上側の開口部に対して下側の開口部が拡開されたテーパ状に形成されている。
換言すると、プレーン層６０の側面の一部（例えば、金属層６０Ｂの側面の上方）が、平面視においてシード層６０Ａから露出された絶縁層３５の上面の一部と重なるように、貫通孔６０Ｘの中心に向かって突出するように形成されている。
なお、各貫通孔６０Ｘの開口幅Ｄ１は、例えば、プレーン層６０上に形成された絶縁層５１の厚さＴ１よりも長いことが好ましい。例えば、開口幅Ｄ１は２〜５μｍ程度とすることができ、厚さＴ１は１〜２μｍ程度とすることができる。
絶縁層３５の上面３５Ａ上には、配線層５０及びプレーン層６０を被覆するように絶縁層５１（第２絶縁層）が形成されている。絶縁層５１は、プレーン層６０の貫通孔６０Ｘ，６０Ｙを充填するように形成されている。これにより、絶縁層５１は、プレーン層６０（シード層６０Ａ及び金属層６０Ｂ）の側面及び配線層５０（シード層５０Ａ及び金属層５０Ｂ）の側面を被覆するように形成されている。具体的には、貫通孔６０Ｘ内に充填された絶縁層５１は、シード層６０Ａの側面よりも貫通孔６０Ｘの中心に向かって突出する金属層６０Ｂの側面に上方から接し、その金属層６０Ｂの側面の下方に潜り込むように形成されている。すなわち、貫通孔６０Ｘ内に充填された絶縁層５１は、金属層６０Ｂの下に食い込むように形成されている。
図１に示すように、絶縁層５１には、所要の箇所に、当該絶縁層５１を厚さ方向に貫通して配線層５０の上面の一部を露出する貫通孔５１Ｘが形成されている。
配線層５２（第２配線層）は、絶縁層５１の上面に積層されている。配線層５２は、貫通孔５１Ｘ内に充填されたビア配線を介して配線層５０と電気的に接続されている。この配線層５２は、例えば、貫通孔５１Ｘ内に充填されたビア配線と一体に形成されている。
プレーン層６２（第２プレーン層）は、絶縁層５１の上面に積層されている。プレーン層６２は、配線層５２から露出した絶縁層５１の上面を被覆するように平面的に形成されたプレーン層（例えば、電源プレーンやＧＮＤプレーン）である。プレーン層６２は、図示は省略するが、プレーン層６０と同様に平面視略格子状に形成されている。換言すると、プレーン層６２には、所要の箇所に、当該プレーン層６２を厚さ方向に貫通する多数の貫通孔６２Ｘ（第３貫通孔）が平面視で例えばマトリクス状に形成されている。また、プレーン層６２の断面形状はプレーン層６０の断面形状と同様であり、貫通孔６２Ｘの断面形状は貫通孔６０Ｘの断面形状と同様である。
プレーン層６２には、所要の箇所に、当該プレーン層６２を厚さ方向に貫通する貫通孔６２Ｙが形成されている。この貫通孔６２Ｙ内に一部の配線層５２が配置され、その一部の配線層５２とプレーン層６２とは電気的に絶縁されている。図示は省略するが、プレーン層６２は、一部の配線層５２と電気的に接続されている。
絶縁層５１の上面には、配線層５２及びプレーン層６２を被覆するように絶縁層５３（第３絶縁層）が形成されている。絶縁層５３は、プレーン層６２の貫通孔６２Ｘ，６２Ｙを充填するように形成されている。これにより、絶縁層５３は、プレーン層６２の側面及び配線層５２の側面を被覆するように形成されている。また、絶縁層５３には、所要の箇所に、当該絶縁層５３を厚さ方向に貫通して配線層５２の上面の一部を露出する貫通孔５３Ｘが形成されている。
配線層５４は、絶縁層５３の上面に積層されている。配線層５４は、貫通孔５３Ｘ内に充填されたビア配線を介して配線層５２と電気的に接続されている。この配線層５４は、例えば、貫通孔５３Ｘ内に充填されたビア配線と一体に形成されている。
プレーン層６４は、絶縁層５３の上面に積層されている。プレーン層６４は、配線層５４から露出した絶縁層５３の上面を被覆するように平面的に形成されたプレーン層（例えば、電源プレーンやＧＮＤプレーン）である。プレーン層６４は、図示は省略するが、プレーン層６０と同様に平面視略格子状に形成されている。換言すると、プレーン層６４には、所要の箇所に、当該プレーン層６４を厚さ方向に貫通する多数の貫通孔６４Ｘが平面視で例えばマトリクス状に形成されている。また、プレーン層６４の断面形状はプレーン層６０の断面形状と同様であり、貫通孔６４Ｘの断面形状は貫通孔６０Ｘの断面形状と同様である。
プレーン層６４には、所要の箇所に、当該プレーン層６４を厚さ方向に貫通する貫通孔６４Ｙが形成されている。この貫通孔６４Ｙ内に一部の配線層５４が配置され、その一部の配線層５４とプレーン層６４とは電気的に絶縁されている。図示は省略するが、プレーン層６４は、一部の配線層５４と電気的に接続されている。
絶縁層５３の上面には、配線層５４及びプレーン層６４を被覆するように絶縁層５５が形成されている。絶縁層５５は、プレーン層６４の貫通孔６４Ｘ，６４Ｙを充填するように形成されている。これにより、絶縁層５５は、プレーン層６４の側面及び配線層５４の側面を被覆するように形成されている。絶縁層５５には、所要の箇所に、当該絶縁層５５を厚さ方向に貫通して配線層５４の上面の一部を露出する貫通孔５５Ｘが形成されている。
ここで、貫通孔５１Ｘ，５３Ｘ，５５Ｘは、図１において下側（配線構造１１側）から上側（配線層５６側）に向かうに連れて径が大きくなるテーパ状に形成されている。例えば、貫通孔５１Ｘ，５３Ｘ，５５Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。貫通孔５１Ｘ，５３Ｘ，５５Ｘの上側の開口端の開口径は、例えば、１０〜２０μｍ程度とすることができる。
配線層５６は、絶縁層５５の上面に積層されている。配線層５６は、貫通孔５５Ｘ内に充填されたビア配線を介して配線層５４と電気的に接続されている。この配線層５６は、例えば、貫通孔５５Ｘ内に充填されたビア配線と一体に形成され、絶縁層５５の上面から突出するパッドＰ１を有している。パッドＰ１の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、パッドＰ１の平面形状は、直径が２０〜３０μｍ程度の円形状とすることができる。パッドＰ１のピッチは、例えば、４０〜６０μｍ程度とすることができる。このパッドＰ１は、半導体チップ等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、パッドＰ１の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、パッドＰ１の表面（上面及び側面、又は上面のみ）に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
一方、ソルダレジスト層１３は、配線基板１０の最外層（ここでは、最下層）の最外絶縁層である。ソルダレジスト層１３は、配線構造１１の下面（具体的には、配線構造１１の最下層に形成された絶縁層４５の下面）に、最下層の配線層４６を被覆するように形成されている。
ソルダレジスト層１３には、最下層の配線層４６の一部を外部接続用パッドＰ２として露出させるための開口部１３Ｘが形成されている。この外部接続用パッドＰ２には、配線基板１０をマザーボード等の実装基板に実装する際に使用されるはんだボールやリードピン等の外部接続端子が接続されるようになっている。なお、必要に応じて、開口部１３Ｘから露出する配線層４６上に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）や、Ｎｉ層／Ｐｄ層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層を用いることができる。また、外部接続用パッドＰ２の下面に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部１３Ｘから露出する配線層４６（あるいは、配線層４６上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
外部接続用パッドＰ２及び開口部１３Ｘの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、外部接続用パッドＰ２及び開口部１３Ｘの平面形状は、直径が２００〜３００μｍ程度の円形状とすることができる。なお、ソルダレジスト層１３の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いることができる。ソルダレジスト層１３は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。
ソルダレジスト層１３の厚さ、つまり絶縁層４５の下面からソルダレジスト層１３の下面までの厚さは、配線構造１２の厚さと等しい、又は、配線構造１２の厚さよりも厚く設定されている。このようにソルダレジスト層１３の厚さを設定することにより、配線基板１０の反り量を低減することができる。
次に、図４に従って、半導体装置７０の構造について説明する。
半導体装置７０は、配線基板１０と、１又は複数の半導体チップ８１と、アンダーフィル樹脂８５と、外部接続端子８６とを有している。
半導体チップ８１は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ８１の回路形成面（ここでは、下面）に配設されたバンプ８２を、配線基板１０のパッドＰ１に接合することにより、半導体チップ８１は、バンプ８２を介して配線層５６と電気的に接続されている。
半導体チップ８１としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ８１としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ８１を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
半導体チップ８１の大きさは、例えば、平面視で３ｍｍ×３ｍｍ〜１２ｍｍ×１２ｍｍ程度とすることができる。また、半導体チップ８１の厚さは、例えば、５０〜１００μｍ程度とすることができる。
バンプ８２としては、例えば、金バンプやはんだバンプを用いることができる。はんだバンプの材料としては、例えば、鉛（Ｐｂ）を含む合金、錫（Ｓｎ）とＡｕの合金、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
アンダーフィル樹脂８５は、配線基板１０と半導体チップ８１との隙間を充填するように設けられている。アンダーフィル樹脂８５の材料としては、例えば、エポキシ系樹脂などの絶縁性樹脂を用いることができる。
外部接続端子８６は、配線基板１０の外部接続用パッドＰ２上に形成されている。この外部接続端子８６は、例えば、図示しないマザーボード等の実装基板に設けられたパッドと電気的に接続される接続端子である。外部接続端子８６としては、例えば、はんだボールやリードピンを用いることができる。なお、本例では、外部接続端子８６として、はんだボールを用いている。
次に、配線基板１０の製造方法について説明する。なお、以下の説明では、配線基板１０となる複数の部分を一括して製作した後に、個片化して多数の配線基板１０を製造する、いわゆる多数個取りの製造方法について説明する。
まず、図５（ａ）に示す工程では、例えばコア基板２０となる銅張積層板（Copper Clad Laminate：ＣＣＬ）に貫通孔２０Ｘを形成し、電解めっきやペースト充填等の方法により貫通孔２０Ｘ内に貫通電極２１を形成する。その後、サブトラクティブ法により、コア基板２０の上面２０Ａに配線層２２を形成するとともに、コア基板２０の下面２０Ｂに配線層２３を形成する。このとき、コア基板２０としては、配線基板１０が多数個取れる大判の基板が使用される。詳述すると、コア基板２０は、配線基板１０に対応する構造体が形成される領域Ａ１を複数個有している。このコア基板２０は、領域Ａ１に配線基板１０に対応する構造体が形成された後、切断線Ａ２に沿ってスライサー等によって切断される。これにより、配線基板１０に対応する構造体が個片化され、複数の配線基板１０が製造されることになる。
次に、図５（ｂ）に示す工程では、コア基板２０の上面２０Ａ及び配線層２２を被覆する絶縁層３１を形成するとともに、コア基板２０の下面２０Ｂ及び配線層２３を被覆する絶縁層４１を形成する。絶縁層３１，４１として樹脂フィルムを用いる場合には、例えば、コア基板２０の上面２０Ａ及び下面２０Ｂに樹脂フィルムをラミネートする。そして、樹脂フィルムを押圧しながら硬化温度以上の温度（例えば、１３０〜２００℃程度）で熱処理して硬化させることにより、絶縁層３１，４１を形成することができる。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂のフィルムを用いることができる。また、絶縁層３１，４１として液状又はペースト状の絶縁性樹脂を用いる場合には、コア基板２０の上面２０Ａ及び下面２０Ｂに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布する。そして、塗布した絶縁性樹脂を硬化温度以上の温度で熱処理して硬化させることにより、絶縁層３１，４１を形成することができる。なお、液状又はペースト状の絶縁性樹脂としては、例えば、エポキシ系樹脂を主成分とする熱硬化性樹脂を用いることができる。
なお、絶縁層３１，４１を形成する前に、配線層２２，２３に対して粗化処理を施すようにしてもよい。この粗化処理により配線層２２，２３の表面を粗化することによって、絶縁層３１，４１と配線層２２，２３との密着性を高めることができる。なお、粗化処理としては、例えば、黒化処理、エッチング処理、めっき、ブラスト等によって行うことができる。
続いて、図５（ｃ）に示す工程では、配線層２２の上面の一部が露出されるように絶縁層３１の所定箇所に貫通孔３１Ｘを形成するとともに、配線層２３の下面の一部が露出されるように絶縁層４１の所定箇所に貫通孔４１Ｘを形成する。これら貫通孔３１Ｘ，４１Ｘは、例えば、ＣＯ２レーザやＵＶ−ＹＡＧレーザ等によるレーザ加工法によって形成することができる。次いで、貫通孔３１Ｘ，４１Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔３１Ｘ，４１Ｘの底部に露出する配線層２２，２３の露出面に付着した樹脂スミアを除去する。
続いて、図６（ａ）に示す工程では、絶縁層３１の貫通孔３１Ｘに充填されたビア配線と、そのビア配線を介して配線層２２と電気的に接続され、絶縁層３１の上面に積層された配線層３２とを形成する。また、絶縁層４１の貫通孔４１Ｘに充填されたビア配線と、そのビア配線を介して配線層２３と電気的に接続され、絶縁層４１の下面に積層された配線層４２を形成する。これら配線層３２，４２は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
次に、図５（ｂ）〜図６（ａ）に示した工程と同様の工程を再度実行することにより、図６（ｂ）に示すように、絶縁層３１の上面に絶縁層３３と配線層３４を積層するとともに、絶縁層４１の下面に絶縁層４３と配線層４４を積層する。
また、図７（ａ）に示す工程では、図５（ｂ）及び図５（ｃ）に示した工程と同様の工程を再度実行することにより、絶縁層３３の上面に、貫通孔３５Ｘを有する絶縁層３５を積層するとともに、絶縁層４３の下面に、貫通孔４５Ｘを有する絶縁層４５を積層する。
次いで、貫通孔３５Ｘ，４５Ｘをレーザ加工法によって形成した場合には、デスミア処理を行って、貫通孔３５Ｘ，４５Ｘの底部に露出する配線層３４，４４の露出面に付着した樹脂スミアを除去する。このデスミア処理により、貫通孔３５Ｘの内側面及び絶縁層３５の上面３５Ａが粗化されるとともに、貫通孔４５Ｘの内側面及び絶縁層４５の下面が粗化される。
次に、図７（ｂ）に示す工程では、絶縁層４５の貫通孔４５Ｘに充填されたビア配線と、そのビア配線を介して配線層４４と電気的に接続され、絶縁層４５の下面に積層された配線層４６とを形成する。この配線層４６は、例えば、セミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
また、図７（ｂ）に示す工程では、貫通孔３５Ｘの内面を含む絶縁層３５の表面全面を被覆するシード層（図示略）を形成し、そのシード層を給電層とする電解めっき法を施す。例えば、絶縁層３５の表面全面を被覆するシード層を無電解銅めっき法により形成し、そのシード層を給電層とする電解銅めっき法を施して導電層９１を形成する。これにより、貫通孔３５Ｘを充填するとともに、絶縁層３５の上面３５Ａ全面を被覆する導電層９１が形成される。
続いて、例えばＣＭＰ法（Chemical Mechanical Polishing）等により、絶縁層３５の上面３５Ａから突出する導電層９１を研磨するとともに、粗化面である絶縁層３５の上面３５Ａの一部を研磨する。これにより、図８（ａ）に示すように、貫通孔３５Ｘ内に充填されたビア配線３６が形成され、そのビア配線３６の上端面３６Ａが絶縁層３５の上面３５Ａと略面一になるように形成される。また、絶縁層３５の上面３５Ａの一部を研磨することにより、絶縁層３５の上面３５Ａが平滑化される。例えば、研磨前における絶縁層３５の上面３５Ａの粗度が表面粗さＲａ値で３００〜４００ｎｍ程度であるのに対し、研磨により絶縁層３５の上面３５Ａの粗度を表面粗さＲａ値で１５〜４０ｎｍ程度とすることができる。換言すると、本工程では、絶縁層３５の上面３５Ａが平滑化される（例えば、表面粗さＲａ値で１５〜４０ｎｍ程度となる）ように、絶縁層３５の上面３５Ａが研磨される。なお、貫通孔３５Ｘの内側面は粗面化された状態のままであるため、絶縁層３５の上面３５Ａは貫通孔３５Ｘの内側面よりも表面粗度が低くなる。本工程の研磨により、絶縁層３５の上面３５Ａ及びビア配線３６の上端面３６Ａは研磨面となる。
以上の製造工程により、各領域Ａ１に配線構造１１に対応する構造体が製造される。
以下に説明する図８（ｂ）〜図１４（ａ）に示す工程は、絶縁層３５上に配線構造１２を形成する工程であるため、図８（ｂ）〜図１４（ａ）では、コア基板２０の下面２０Ｂ側の構造の図示を省略している。
次に、図８（ｂ）に示す工程では、絶縁層３５の上面３５Ａ全面及びビア配線３６の上端面３６Ａ全面を被覆するようにシード層９２を形成する。このシード層９２は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、本工程では、絶縁層３５の上面３５Ａが平滑面であるため、その上面３５Ａに対してスパッタ法によりシード層９２を均一に形成することができ、シード層９２の上面を平滑に形成することができる。このため、粗化面に対してスパッタ法によりシード層９２を形成する場合に比べて、シード層９２を薄く形成することができる。例えば、スパッタ法によりシード層９２を形成する場合には、まず、絶縁層３５の上面３５Ａ及びビア配線３６の上端面３６Ａを被覆するように、それら上面３５Ａ及び上端面３６Ａ上にチタン（Ｔｉ）をスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層９２を形成することができる。このとき、Ｔｉ層の厚さは例えば２０〜５０ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００〜３００ｎｍ程度とすることができる。このように、シード層９２の下層にＴｉ層を形成することにより、絶縁層３５とシード層９２との密着性を向上させることができる。なお、Ｔｉ層を窒化チタン（ＴｉＮ）からなるＴｉＮ層に変更し、ＴｉＮ層とＣｕ層からなる２層構造のシード層９２を形成するようにしてもよい。ここで、チタンや窒化チタンは、銅よりも耐腐食性の高い金属であり、銅よりも絶縁層３５との密着性が高い金属である。また、無電解めっき法によりシード層９２を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層９２を形成することができる。
なお、シード層９２を形成する前に、絶縁層３５の上面３５Ａに、Ｏ２プラズマアッシング等のプラズマ処理を施すようにしてもよい。プラズマ処理を施すことにより、絶縁層３５の上面３５Ａを粗化できる。絶縁層３５の上面３５Ａを粗化することにより、シード層９２と絶縁層３５との密着性を高めることができる。但し、絶縁層３５の上面３５Ａの粗度を低減して平滑度を向上することにより上面３５Ａ上に微細配線の形成が可能となるため、プラズマ処理では、後工程での微細配線の形成に支障のない程度に絶縁層３５の上面３５Ａを粗化する。
次いで、図９（ａ）に示す工程では、シード層９２上に、所定の箇所に開口パターン９３Ｘ，９３Ｙを有するレジスト層９３を形成する。開口パターン９３Ｘ（第１開口パターン）は、配線層５０（図１参照）の形成領域に対応する部分のシード層９２を露出するように形成される。また、開口パターン９３Ｙ（第２開口パターン）は、プレーン層６０（図１参照）の形成領域に対応する部分のシード層９２を露出するように形成される。換言すると、レジスト層９３は、プレーン層６０に形成される貫通孔６０Ｘ，６０Ｙ（図１参照）に対応する部分のシード層９２を被覆するように形成される。レジスト層９３の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層９３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。
例えば、まず、図９（ｂ）に示すように、シード層９２の上面全面を被覆するレジスト層９３を形成する。レジスト層９３の材料として感光性のドライフィルムレジストを用いる場合には、例えば、シード層９２の上面にドライフィルムを熱圧着によりラミネートすることによりレジスト層９３を形成することができる。また、レジスト層９３の材料として液状又はペースト状のフォトレジストを用いる場合には、シード層９２の上面に液状又はペースト状のフォトレジストをスピンコート法などにより塗布することによりレジスト層９３を形成することができる。
続いて、例えばフォトリソグラフィ法により、図９（ｃ）に示すように、レジスト層９３の所要箇所に、当該レジスト層９３を厚さ方向に貫通してシード層９２の上面を露出する開口パターン９３Ｘ，９３Ｙを形成する。本工程では、レジスト層９３の断面形状が、上面の幅Ｌ３が下面の幅Ｌ４よりも狭くなる略台形状に形成される。換言すると、本工程では、開口パターン９３Ｘ，９３Ｙの断面形状が、上側の開口端の開口幅Ｄ３が下側の開口端の開口幅Ｄ４よりも広くなる略逆台形状に形成される。すなわち、本工程で形成される開口パターン９３Ｘ，９３Ｙは、下側の開口部に対して上側の開口部が拡開されたテーパ状に形成される。例えば、フォトリソグラフィ法における露光量（露光時間）や現像時間等を調整することにより、レジスト層９３及び開口パターン９３Ｘ，９３Ｙの断面形状を調整することができる。例えば、レジスト層９３がポジ型レジストである場合には、露光量を小さくし、現像時間を短く設定することにより、開口パターン９３Ｘを上側の開口部が拡開されたテーパ状に形成することができる。なお、本工程において、レジスト層９３が形成されるシード層９２の上面が平滑面になっているため、レジスト層９３にパターニング欠陥が生じることを抑制することができる。すなわち、レジスト層９３に開口パターン９３Ｘ，９３Ｙを高精度に形成することができる。
次に、図１０（ａ）及び図１０（ｂ）に示す工程では、レジスト層９３をめっきマスクとして、シード層９２の上面に、そのシード層９２をめっき給電層に利用する電解めっき法を施す。具体的には、レジスト層９３の開口パターン９３Ｘ，９３Ｙから露出されたシード層９２の上面に電解めっき法（ここでは、電解銅めっき法）を施す。これにより、開口パターン９３Ｘから露出されたシード層９２の上面に金属層５０Ｂ（電解めっき金属層）が形成され、開口パターン９３Ｙから露出されたシード層９２の上面に金属層６０Ｂ（電解めっき金属層）が形成される。このとき、図１０（ｂ）に示すように、金属層５０Ｂ，６０Ｂは、上面の幅が下面の幅よりも広くなる断面視略逆台形状に形成される。
続いて、レジスト層９３を例えばアルカリ性の剥離液により除去する。次いで、金属層５０Ｂ，６０Ｂをエッチングマスクとして、不要なシード層９２をエッチングにより除去する。これにより、図１１（ａ）及び図１１（ｂ）に示すように、ビア配線３６の上端面３６Ａ及び絶縁層３５の上面３５Ａ上に配線層５０が形成され、その配線層５０から露出された絶縁層３５の上面３５Ａ上に平面視略格子状に形成されたプレーン層６０が形成される。配線層５０は、図１１（ｂ）に示すように、ビア配線３６の上端面３６Ａと接合されたシード層５０Ａと、そのシード層５０Ａ上に形成された金属層５０Ｂとから構成されている。また、プレーン層６０は、上面３５Ａ上に形成されたシード層６０Ａと、そのシード層６０Ａ上に形成された金属層６０Ｂとから構成されている。このように、配線層５０及びプレーン層６０は、セミアディティブ法によって形成される。また、本工程により、レジスト層９３が形成されていた位置に貫通孔６０Ｘ，６０Ｙが形成される。
次に、図１２（ａ）に示す工程では、絶縁層３５の上面３５Ａ上に、配線層５０の上面の一部を露出する貫通孔５１Ｘを有する絶縁層５１を形成する。図１２（ｂ）に示すように、絶縁層５１は、貫通孔６０Ｘ，６０Ｙを充填するように形成され、配線層５０の側面全面及びプレーン層６０の側面全面を被覆するように形成される。このとき、貫通孔６０Ｘの上側の開口端の開口幅Ｄ１が狭くなると、その貫通孔６０Ｘに対する絶縁層５１の充填性が低下する。これに対し、本例では、貫通孔６０Ｘの開口幅Ｄ１を、プレーン層６０上に形成される絶縁層５１の厚さＴ１よりも広く設定するようにした。これにより、貫通孔６０Ｘ内に絶縁層５１を好適に充填することができる。
例えば、絶縁層５１として樹脂フィルムを用いる場合には、絶縁層３５の上面３５Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層５１を形成する。このとき、樹脂フィルムを真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止することができる。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、絶縁層５１として液状又はペースト状の絶縁性樹脂を用いる場合には、例えば、絶縁層３５の上面３５Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層５１を形成する。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。
なお、このような感光性樹脂からなる絶縁層５１の上面の粗度は、例えば、表面粗さＲａ値で２〜１０ｎｍ程度とすることができる。すなわち、絶縁層５１の上面は、貫通孔３５Ｘの内側面よりも表面粗度が低く、且つ絶縁層３５の上面３５Ａよりも表面粗度が低い。
続いて、図１３（ａ）に示す工程では、貫通孔５１Ｘに充填されたビア配線と、そのビア配線を介して配線層５０と電気的に接続され、絶縁層５１上に積層された配線層５２と、絶縁層５１上に積層されたプレーン層６２とを形成する。図１３（ｂ）に示すように、配線層５２及びビア配線は、貫通孔５１Ｘの内面及び貫通孔５１Ｘ周辺の絶縁層５１の上面を被覆するシード層５２Ａと、そのシード層５２Ａ上に形成された金属層５２Ｂ（電解銅めっき層）とから構成されている。また、プレーン層６２は、絶縁層５１の上面に形成されたシード層６２Ａと、そのシード層６２Ａ上に形成された金属層６２Ｂ（電解銅めっき層）とから構成されている。このとき、プレーン層６２（特に、金属層６２Ｂ）は、プレーン層６０と同様に、上面の幅が下面の幅よりも広くなる断面視略逆台形状に形成される。また、プレーン層６２に形成された貫通孔６２Ｘ，６２Ｙは、上側の開口部に対して下側の開口部が拡開されたテーパ状に形成されている。
なお、配線層５２及びプレーン層６２は、例えば、図８（ｂ）〜図１１（ｂ）に示した工程と同様に、セミアディティブ法を用いて形成することができる。シード層５２Ａ，６２Ａは、シード層９２（シード層５０Ａ，６０Ａ）と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
次に、図１４（ａ）に示す工程では、図１２に示した工程と同様に、絶縁層５１上に、配線層５２の上面の一部を露出する貫通孔５３Ｘを有する絶縁層５３を形成する。絶縁層５３は、貫通孔６２Ｘ，６２Ｙを充填するように形成され、配線層５２の側面全面及びプレーン層６２の側面全面を被覆するように形成される。
続いて、図１３に示した工程と同様に、例えばセミアディティブ法により、貫通孔５３Ｘに充填されたビア配線と、そのビア配線を介して配線層５２と電気的に接続され、絶縁層５３上に積層された配線層５４と、絶縁層５３上に積層されたプレーン層６４とを形成する。配線層５４及びビア配線は、図１４（ｂ）に示すように、貫通孔５３Ｘの内面及び貫通孔５３Ｘ周辺の絶縁層５３の上面を被覆するシード層５４Ａと、そのシード層５４Ａ上に形成された金属層５４Ｂ（電解銅めっき層）とから構成されている。また、プレーン層６４は、絶縁層５３の上面に形成されたシード層６４Ａと、そのシード層６４Ａ上に形成された金属層６４Ｂ（電解銅めっき層）とから構成されている。このとき、プレーン層６４（特に、金属層６４Ｂ）は、プレーン層６０と同様に、上面の幅が下面の幅よりも広くなる断面視略逆台形状に形成される。また、プレーン層６４に形成された貫通孔６４Ｘ，６４Ｙは、上側の開口部に対して下側の開口部が拡開されたテーパ状に形成されている。なお、シード層５４Ａ，６４Ａは、シード層９２（シード層５０Ａ，６０Ａ）と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
次に、図１２に示した工程と同様に、絶縁層５３上に、配線層５４の上面の一部を露出する貫通孔５５Ｘを有する絶縁層５５を形成する。絶縁層５５は、貫通孔６４Ｘ，６４Ｙを充填するように形成され、配線層５４の側面全面及びプレーン層６４の側面全面を被覆するように形成される。
続いて、図１３に示した工程と同様に、例えばセミアディティブ法により、貫通孔５５Ｘに充填されたビア配線と、そのビア配線を介して配線層５４と電気的に接続され、絶縁層５５上に積層された配線層５６とを形成する。このとき、配線層５６は、貫通孔５５Ｘの内面及び貫通孔５５Ｘ周辺の絶縁層５５の上面を被覆するシード層５６Ａと、そのシード層５６Ａ上に形成された金属層５６Ｂ（電解銅めっき層）とから構成されている。なお、必要に応じて、配線層５６のパッドＰ１の表面に表面処理層を形成するようにしてもよい。また、シード層５６Ａは、シード層９２（シード層５０Ａ，６０Ａ）と同様に、例えば、スパッタ法や無電解めっき法により形成することができる。
以上の製造工程により、配線構造１１の最上層に形成された絶縁層３５の上面３５Ａ上に配線構造１２を積層することができる。
次に、図１５に示す工程では、配線構造１１の最下層の配線層４６の所要箇所に画定される外部接続用パッドＰ２を露出させるための開口部１３Ｘを有するソルダレジスト層１３を、絶縁層４５の下面に積層する。このとき、ソルダレジスト層１３の厚さ（絶縁層４５の下面からソルダレジスト層１３の下面までの厚さ）は、配線構造１２の厚さ（絶縁層３５の上面３５Ａから絶縁層５５の上面までの厚さ）と等しい、又は配線構造１２の厚さよりも厚く設定されている。ソルダレジスト層１３は、感光性のフェノール系樹脂やポリイミド系樹脂からなる。このソルダレジスト層１３は、例えば、感光性のソルダレジストフィルムをラミネートし、又は液状のソルダレジストを塗布し、当該レジストを所要の形状にパターニングすることにより形成することができる。これにより、ソルダレジスト層１３の開口部１３Ｘから配線層４６の一部が外部接続用パッドＰ２として露出される。
なお、必要に応じて、外部接続用パッドＰ２上に表面処理層を形成するようにしてもよい。また、ソルダレジスト層１３は、最下層の配線層４６を形成した後であればいつ形成してもよい。例えば、図６（ｂ）に示した工程の後にソルダレジスト層１３を形成するようにしてもよい。
以上の製造工程により、各領域Ａ１に配線基板１０に対応する構造体が製造される。
次に、図１５に示した構造体を、スライサー等を用いて切断線Ａ２に沿って切断することにより、個片化された複数の配線基板１０を得る。
次に、半導体装置７０の製造方法について説明する。
図１６に示す工程では、外部接続用パッドＰ２上に外部接続端子８６を形成する。例えば、外部接続用パッドＰ２上に、適宜フラックスを塗布した後、外部接続端子８６（ここでは、はんだボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
また、図１６に示す工程では、配線基板１０に半導体チップ８１を実装する。具体的には、配線基板１０のパッドＰ１上に、半導体チップ８１のバンプ８２をフリップチップ接合する。続いて、フリップチップ接合された半導体チップ８１と配線基板１０との間に、アンダーフィル樹脂８５（図４参照）を充填し、そのアンダーフィル樹脂８５を硬化する。以上の製造工程により、図４に示した半導体装置７０を製造することができる。
以上説明した本実施形態によれば、以下の作用効果を奏することができる。
（１）プレーン層６０に多数の貫通孔６０Ｘを形成し、その貫通孔６０Ｘを充填するように絶縁層３５の上面３５Ａ上に絶縁層５１を形成するようにした。これにより、貫通孔６０Ｘを通じて絶縁層３５，５１が接続されるため、プレーン層６０と絶縁層３５，５１との密着性を向上させることができる。また、多数の貫通孔６０Ｘを形成することにより、プレーン層６０を、絶縁層５１との剥離が生じやすいベタパターンに代えて、細かなメッシュ状のパターンにすることができる。これらにより、絶縁層５１がプレーン層６０から剥離することを好適に抑制できる。
（２）さらに、貫通孔６０Ｘの断面形状を、上側の開口端の開口幅Ｄ１が下側の開口端の開口幅Ｄ２よりも狭くなる形状とした。このため、貫通孔６０Ｘ内に充填される絶縁層５１が、プレーン層６０の一部（例えば、金属層６０Ｂ）の下に食い込むように形成される。これにより、大きなアンカー効果が得られるようになり、絶縁層５１とプレーン層６０との密着性をより向上させることができる。したがって、絶縁層５１がプレーン層６０から剥離することをより好適に抑制できる。
（３）配線層５０に対して粗化処理を施すことなく、絶縁層５１がプレーン層６０から剥離することを好適に抑制できる。このため、配線層５０に対する粗化処理を省略できるため、配線層５０の微細化にも容易に対応することができる。
（４）貫通孔６０Ｘの上側の開口端の開口幅Ｄ１を、プレーン層６０上に形成された絶縁層５１の厚さＴ１よりも広く設定した。これにより、貫通孔６０Ｘ内に絶縁層５１を充填するための開口幅を十分に確保できるため、貫通孔６０Ｘ内に絶縁層５１を好適に充填することができる。
（５）絶縁層３５の上面３５Ａを、その絶縁層３５の貫通孔３５Ｘの内側面よりも平滑な面とした。このため、例えばスパッタ法により、絶縁層３５の上面３５Ａに金属膜（例えば、シード層９２）を均一に形成することができる。したがって、粗化面にシード層９２を形成する場合に比べて、シード層９２を薄く形成することができる。さらに、絶縁層３５の上面３５Ａは凹凸の少ない平滑面であるため、絶縁層３５の上面３５Ａが凹凸の大きい粗化面である場合に比べて、シード層９２をエッチング除去する際の残渣の発生を抑制することができる。これらにより、絶縁層３５の上面３５Ａに積層される配線層５０の微細化が進んだ場合であっても、その配線層５０の微細化に容易に対応することができる。
（６）配線基板１０は、コア基板２０を中心として絶縁層及び配線層が上下略対称に形成された配線構造１１を有している。また、配線基板１０は、配線構造１１の上面に配線層（プレーン層）及び絶縁層が複数層積層された配線構造１２が形成され、配線構造１１の下面にソルダレジスト層１３が形成されており、配線構造１１を中心として上下非対称の構造になっている。具体的には、外部接続用パッドＰ２が設けられる配線層４６は配線密度が低いため、その配線層４６と配線構造１２との間で配線密度の差が生じ、配線構造１１を中心として上下非対称の構造になっている。このため、配線基板１０は、反りが発生し易い構造になっている。
これに対し、配線基板１０では、配線構造１２内のプレーン層６０，６２，６４に多数の貫通孔６０Ｘ，６２Ｘ，６４Ｘをそれぞれ形成するようにした。これにより、プレーン層６０，６２，６４がベタパターンである場合に比べて、プレーン層６０，６２，６４の体積を小さくでき、配線構造１２内の金属層（配線層５０，５２，５４，５６及びプレーン層６０，６２，６４）の体積を小さくできる。このため、配線構造１１の最下層の絶縁層４５の下方における配線密度と、配線構造１１の最上層の絶縁層３５の上方における配線密度との差を小さくできる。したがって、配線基板１０を上下方向（厚さ方向）に見たときに、コア基板２０を中心とした物性値（熱膨張係数や弾性率等）の分布が上下対称に近づく。この結果、配線基板１０に反りやうねりが発生することを好適に抑制することができる。
（７）ソルダレジスト層１３の厚さを、配線構造１２内の全ての絶縁層を合わせた厚さと等しい、又は配線構造１２の厚さよりも厚く形成するようにした。これにより、配線基板１０を上下方向（厚さ方向）に見たときの物性値の分布を、コア基板２０を中心にして上下対称に近づけることができる。したがって、コア基板２０を中心とした上下の物性値のバランスが良好となり、熱収縮などに伴って配線基板１０に反りや変形が発生することを好適に抑制することができる。
（第２実施形態）
以下、図１７に従って第２実施形態を説明する。この実施形態の配線基板１０Ａは、配線構造１１が配線構造１１Ａに置換された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１６に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１７に示すように、配線基板１０Ａは、配線構造１１Ａと、配線構造１１Ａの上側に積層された配線構造１２と、配線構造１１Ａの下側に積層されたソルダレジスト層１３とを有している。
配線構造１１Ａは、配線構造１２よりも配線密度の低い配線層が形成された低密度配線層である。配線構造１１Ａでは、コア基板２０の上面２０Ａに絶縁層３５及びビア配線３６が積層され、コア基板２０の下面２０Ｂに絶縁層４５及び配線層４６が積層されている。
絶縁層３５，４５の材料としては、例えばコア基板２０と同様に、ガラスクロス等の補強材に熱硬化性樹脂を含浸させた絶縁性樹脂を用いることができる。すなわち、絶縁層３５，４５は、補強材入りの絶縁層であって、機械的強度（剛性や硬度等）の高い絶縁層である。
絶縁層３５には、当該絶縁層３５を厚さ方向に貫通して配線層２２の上面の一部を露出する貫通孔３５Ｘが形成されている。貫通孔３５Ｘ内には、配線層２２と配線構造１２内の配線層５０とを電気的に接続するビア配線３６が形成されている。ビア配線３６は、貫通孔３５Ｘを充填するように形成されている。
これら絶縁層３５の上面３５Ａ上及びビア配線３６の上端面３６Ａ上には、配線構造１２が積層されている。
絶縁層４５には、当該絶縁層４５を厚さ方向に貫通して配線層２３の下面の一部を露出する貫通孔４５Ｘが形成されている。配線層４６は、絶縁層４５の下面に積層されている。配線層４６は、貫通孔４５Ｘ内に充填されたビア配線を介して配線層２３と電気的に接続されている。
このようにコア基板２０の上下両面に絶縁層と配線層とが多層に積層されていない場合であっても、上記第１実施形態の（１）〜（７）の効果と同様の効果を奏することができる。
（第３実施形態）
以下、図１８に従って第３実施形態を説明する。この実施形態の配線基板１０Ｂは、配線構造１１が配線構造１１Ｂに置換された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１７に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１８に示すように、配線基板１０Ｂは、配線構造１１Ｂと、配線構造１１Ｂの上側に積層された配線構造１２Ｂと、配線構造１１Ｂの下側に積層されたソルダレジスト層１３とを有している。
配線構造１１Ｂは、絶縁層と配線層とが多層に積層された積層構造を有しない配線構造であり、配線構造１２Ｂよりも配線密度の低い配線層が形成された低密度配線層である。この配線構造１１Ｂでは、コア基板２０の上面２０Ａに絶縁層３７のみが積層され、コア基板２０の下面２０Ｂに絶縁層４７及び配線層４８が積層されている。絶縁層３７，４７の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層３７，４７は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層４８の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層３７と絶縁層４７とは、例えば、同一の厚さとすることができる。例えば、絶縁層３７，４７の厚さは、２０〜４５μｍ程度とすることができる。配線層４８の厚さは、例えば、１５〜３５μｍ程度とすることができる。
コア基板２０、絶縁層３７及び絶縁層４７には、それらコア基板２０及び絶縁層３７，４７を厚さ方向に貫通する貫通孔２０Ｙが形成されている。この貫通孔２０Ｙには、貫通電極２１が形成されている。貫通電極２１は、例えば、貫通孔２０Ｙを充填するように形成されている。貫通電極２１の上端面は絶縁層３７の上面から露出され、貫通電極２１の下端面は絶縁層４７の下面から露出されている。例えば、貫通電極２１の上端面は絶縁層３７の上面と略面一になるように形成され、貫通電極２１の下端面は絶縁層４７の下面と略面一になるように形成されている。そして、貫通電極２１の上端面は、配線構造１２Ｂ内の配線層５２と一体に形成されたビア配線Ｖ１と直接接合されている。貫通電極２１の下端面は、配線層４８と直接接合されている。
配線構造１２Ｂは、配線層５０及びプレーン層６０を有さず、ビア配線Ｖ１の下端面が貫通電極２１の上端面と直接接合されている。絶縁層５１は、絶縁層３７の上面全面を被覆するように形成されている。絶縁層５１の上面には、ビア配線Ｖ１と一体に形成された配線層５２と、プレーン層６２とが積層されている。
ソルダレジスト層１３は、絶縁層４７の下面に、最下層の配線層４８を被覆するように形成されている。ソルダレジスト層１３には、最下層の配線層４８の一部を外部接続用パッドＰ２として露出させるための開口部１３Ｘが形成されている。ソルダレジスト層１３の厚さ（絶縁層４７の下面からソルダレジスト層１３の下面までの厚さ）は、配線構造１２Ｂの厚さ（絶縁層３７の上面から絶縁層５５の上面までの厚さ）と等しい、又は配線構造１２Ｂの厚さよりも厚く設定されている。
このように配線構造１１Ｂが絶縁層と配線層とが多層に積層された積層構造を有しない場合であっても、上記第１実施形態の（１）〜（７）の効果と同様の効果を奏することができる。
（第４実施形態）
以下、図１９に従って第４実施形態を説明する。この実施形態の配線基板１０Ｃは、配線構造１１が配線構造１１Ｃに置換された点が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１８に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図１９に示すように、配線構造１１Ｃは、コア基板２０を有していない配線構造であり、配線構造１２よりも配線密度の低い配線層が形成された低密度配線層である。配線構造１１Ｃは、配線層１００と、絶縁層１０１と、配線層１０２と、絶縁層１０３と、配線層１０４と、絶縁層１０５と、ビア配線１０６とが順に積層された構造を有している。絶縁層１０１，１０３，１０５の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。これら絶縁層１０１，１０３，１０５は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。配線層１０２，１０４及びビア配線１０６の材料としては、例えば、銅や銅合金を用いることができる。また、絶縁層１０１，１０３，１０５の厚さは、例えば、２０〜４５μｍ程度とすることができる。配線層１００，１０２，１０４の厚さは、例えば、１５〜３５μｍ程度とすることができる。配線層１００，１０２，１０４のラインアンドスペース（Ｌ／Ｓ）は、例えば、２０μｍ／２０μｍ程度とすることができる。
配線層１００は、配線構造１１Ｃの最下層の配線層である。例えば、配線層１００の下面は、絶縁層１０１から露出されている。配線層１００の下面は、例えば、絶縁層１０１の下面と略面一になるように形成されている。例えば、配線層１００としては、第１導電層（例えば、Ｃｕ層）と、第２導電層（例えば、Ｎｉ層／Ａｕ層）とが積層された構造を採用することができる。この場合に、配線層１００は、Ａｕ層が絶縁層１０１から露出するように形成されている。
絶縁層１０１は、配線層１００の上面及び側面を被覆し、配線層１００の下面を露出するように形成されている。絶縁層１０１には、所要の箇所に、当該絶縁層１０１を厚さ方向に貫通して配線層１００の上面の一部を露出する貫通孔１０１Ｘが形成されている。
配線層１０２は、絶縁層１０１の上面に積層されている。配線層１０２は、貫通孔１０１Ｘ内に充填されたビア配線を介して配線層１００と電気的に接続されている。配線層１０２は、例えば、貫通孔１０１Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層１０３は、絶縁層１０１の上面に、配線層１０２を被覆するように形成されている。絶縁層１０３には、所要の箇所に、当該絶縁層１０３を厚さ方向に貫通して配線層１０２の上面の一部を露出する貫通孔１０３Ｘが形成されている。
配線層１０４は、絶縁層１０３の上面に積層されている。配線層１０４は、貫通孔１０３Ｘ内に充填されたビア配線を介して配線層１０２と電気的に接続されている。配線層１０４は、貫通孔１０３Ｘ内に充填されたビア配線と一体に形成されている。
絶縁層１０５は、絶縁層１０３の上面に、配線層１０４を被覆するように形成されている。絶縁層１０５には、当該絶縁層１０５の上面の所要の箇所に開口し、当該絶縁層１０５を厚さ方向に貫通して配線層１０４の上面の一部を露出する貫通孔１０５Ｘが形成されている。
ここで、貫通孔１０１Ｘ，１０３Ｘ，１０５Ｘは、図１９において下側（ソルダレジスト層１３側）から上側（配線構造１２側）に向かうに連れて径が大きくなるテーパ状に形成されている。すなわち、配線構造１１Ｃに形成された貫通孔１０１Ｘ，１０３Ｘ，１０５Ｘの全てが、ソルダレジスト層１３側の開口部に対して配線構造１２側の開口部が拡開されたテーパ状に形成されている。なお、貫通孔１０１Ｘ，１０３Ｘ，１０５Ｘの上側の開口端の開口径は、例えば、６０〜７０μｍ程度とすることができる。
貫通孔１０５Ｘ内には、配線層１０４と絶縁層１０５の上面１０５Ａ上に形成された配線層５０とを電気的に接続するビア配線１０６が形成されている。ビア配線１０６は、例えば、貫通孔１０５Ｘ内に充填されている。このため、ビア配線１０６は、貫通孔１０５Ｘと同様の形状に形成されている。ビア配線１０６の上端面１０６Ａは、例えば、絶縁層１０５の上面１０５Ａと略面一になるように形成されている。
これら絶縁層１０５の上面１０５Ａ及びビア配線１０６の上端面１０６Ａ上には、配線構造１２が積層されている。例えば、配線構造１２の配線層５０は、ビア配線１０６の上端面１０６Ａと接続するように、絶縁層１０５の上面１０５Ａ上に積層されている。また、貫通孔６０Ｘ，６０Ｙを有するプレーン層６０は、絶縁層１０５の上面１０５Ａ上に積層されている。ここで、絶縁層１０５の上面１０５Ａ及びビア配線１０６の上端面１０６Ａを、例えば、上記第１実施形態の絶縁層３５の上面３５Ａ及びビア配線３６の上端面３６Ａ（図１参照）と同様に、研磨面としてもよい。
一方、ソルダレジスト層１３は、絶縁層１０１の下面に、最下層の配線層１００を被覆するように形成されている。ソルダレジスト層１３には、最下層の配線層１００の一部を外部接続用パッドＰ２として露出させるための開口部１３Ｘが形成されている。
このように配線構造１１Ｃがコア基板２０を有しない場合であっても、上記第１実施形態の（１）〜（５），（７）の効果と同様の効果を奏することができる。
なお、配線構造１１Ｃは、公知の製造方法により製造することが可能であるため、図示を省略して説明を割愛するが、例えば以下のような方法で製造される。まず、支持体としての仮基板を用意し、この仮基板の上に、配線層１００と、絶縁層１０１と、配線層１０２と、絶縁層１０３と、配線層１０４と、絶縁層１０５とを順に積層し、絶縁層１０５にビア配線１０６を形成する。これにより、仮基板上に配線構造１１Ｃに対応する構造体が製造される。そして、図８（ｂ）〜図１４（ｂ）に示した工程と同様に、配線構造１１Ｃの上面に配線構造１２を積層した後、仮基板を除去し、絶縁層１０１の下面にソルダレジスト層１３を形成することにより、配線基板１０Ｃを製造することができる。
（第５実施形態）
以下、図２０に従って第５実施形態を説明する。この実施形態の配線基板１０Ｄは、最上層の配線層の構造が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、先の図１〜図１９に示した部材と同一の部材にはそれぞれ同一の符号を付して示し、それら各要素についての詳細な説明は省略する。
図２０に示すように、配線基板１０Ｄでは、図１に示した配線基板１０における最上層に、パッドＰ１を有する配線層５６と併せて、他の配線基板や他の半導体装置と電気的に接続される接続パッドＰ３を有する配線層５８を設けるようにした。
配線層５８は、貫通孔５５Ｙ内に形成されている。ここで、貫通孔５５Ｙは、絶縁層５５を厚さ方向に貫通して配線層５４の上面の一部を露出するように形成されている。貫通孔５５Ｙは、貫通孔５５Ｘよりも外側の領域に形成されている。貫通孔５５Ｙは、例えば、上側の開口端の開口径が下側の開口端の開口径よりも大径となる逆円錐台形状に形成されている。また、貫通孔５５Ｙは、貫通孔５５Ｘよりもアスペクト比が小さい値に設定されている。貫通孔５５Ｘのアスペクト比は、例えば０．０５〜０．１程度とすることができ、貫通孔５５Ｙのアスペクト比は、例えば０．０１〜０．０２程度とすることができる。
配線層５８は、アスペクト比の小さい貫通孔５５Ｙの内側面及び底面に沿って形成されるとともに、貫通孔５５Ｙ内から絶縁層５５の上面に延出するように形成されている。すなわち、配線層５８は、貫通孔５５Ｙ内に形成された凹状の接続パッドＰ３を有している。
接続パッドＰ３は、例えば、パッドＰ１よりも外側の領域に形成されている。複数の接続パッドＰ３は、例えば、最上層の絶縁層５５の上面に平面視でペリフェラル状に配置されている。各接続パッドＰ３の平面形状は、任意の形状及び任意の大きさとすることができる。各接続パッドＰ３の平面形状は、例えば、パッドＰ１の平面形状よりも大きく形成されている。例えば、各接続パッドＰ３の平面形状は、直径が１２０〜１７０μｍ程度の円形状とすることができる。
このように配線層５６に接続パッドＰ３を設けた場合であっても、配線構造１２の各層にプレーン層６０，６２，６４を設けることにより、上記第１実施形態の（１）〜（７）の効果と同様の効果を奏することができる。
次に、図２１〜図２３に従って、配線基板１０Ｄの適用例について説明する。
（適用例１）
まず、図２１に従って、配線基板１０Ｄに他の半導体パッケージ２００を搭載した半導体装置７１について説明する。
半導体装置７１は、配線基板１０Ｄと、配線基板１０Ｄに実装された１又は複数（図２１では、２つ）の半導体チップ８１と、配線基板１０Ｄに積層接合された半導体パッケージ２００と、外部接続端子８６とを有している。
次に、半導体パッケージ２００の構造について簡単に説明する。
半導体パッケージ２００は、配線基板２１０と、その配線基板２１０に実装された１又は複数の半導体チップ２２０と、配線基板２１０と半導体チップ２２０との間に形成されたアンダーフィル樹脂２２５とを有している。
配線基板２１０は、コア基板２１１と、コア基板２１１に設けられた貫通電極２１２と、コア基板２１１の下面に形成された最下層の配線層２１３と、コア基板２１１の上面に形成された最上層の配線層２１４と、ソルダレジスト層２１５，２１６とを有している。配線層２１３，２１４は、貫通電極２１２を介して相互に電気的に接続されている。
ソルダレジスト層２１５は、配線層２１３の一部を覆うようにコア基板２１１の下面に積層されている。ソルダレジスト層２１５には、配線層２１３の一部を接続パッドＰ４として露出させるための開口部２１５Ｘが形成されている。この接続パッドＰ４は、配線基板１０Ｄの接続パッドＰ３と電気的に接続されるパッドであり、接続パッドＰ３の各々に対向するように設けられている。
ソルダレジスト層２１６は、配線層２１４の一部を覆うようにコア基板２１１の上面に積層されている。ソルダレジスト層２１６には、配線層２１４の一部をパッドＰ５として露出させるための開口部２１６Ｘが形成されている。このパッドＰ５は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板２１０は、コア基板２１１を有する配線基板に限らず、コア基板２１１を含まないコアレス基板を用いてもよい。
半導体チップ２２０は、以上説明した配線基板２１０にフリップチップ実装されている。すなわち、半導体チップ２２０の回路形成面（図２１では、下面）に配設されたバンプ２２１をパッドＰ５に接合することにより、半導体チップ２２０は、バンプ２２１を介して配線層２１４と電気的に接続されている。このようにフリップチップ接合された配線基板２１０と半導体チップ２２０との隙間には、アンダーフィル樹脂２２５が形成されている。
配線基板１０Ｄの接続パッドＰ３上には、はんだボール２３０が接合されている。はんだボール２３０は、配線基板１０Ｄと半導体パッケージ２００との間に介在して設けられ、その一端が接続パッドＰ３に接合され、他端が接続パッドＰ４に接合されている。はんだボール２３０としては、例えば、導電性コアボール（銅コアボールなど）や樹脂コアボールの周囲をはんだで覆った構造を有するはんだボールを用いることができる。なお、はんだボール２３０としては、導電性コアボールや樹脂コアボールを省略したはんだボールを用いることもできる。
このように、配線基板１０Ｄと半導体パッケージ２００とがはんだボール２３０を介して積層接合され、ＰＯＰ（Package on Package）構造の半導体装置７１が形成されている。
（適用例２）
次に、図２２に従って、配線基板１０Ｄを電子部品内蔵基板７２に適用した場合について説明する。
電子部品内蔵基板７２は、配線基板１０Ｄと、配線基板１０Ｄに実装された１又は複数（図２２では、２つ）の半導体チップ８１と、配線基板１０Ｄに搭載された他の配線基板２１０と、配線基板１０Ｄと配線基板２１０との間の空間に形成された封止樹脂２４０とを有している。
電子部品内蔵基板７２では、配線基板１０Ｄと配線基板２１０とがはんだボール２３０を介して積層接合されている。配線基板１０Ｄと配線基板２１０との間の空間には、封止樹脂２４０が充填されている。この封止樹脂２４０によって、配線基板２１０が配線基板１０Ｄに対して固定されるとともに、配線基板１０Ｄに実装された半導体チップ８１が封止される。すなわち、封止樹脂２４０は、配線基板１０Ｄと配線基板２１０とを接着する接着剤として機能するとともに、半導体チップ８１を保護する保護層として機能する。
このように、電子部品内蔵基板７２は、配線基板１０Ｄと配線基板２１０との間の空間に電子部品である半導体チップ８１が内蔵された構造を有している。
（適用例３）
次に、図２３に従って、電子部品内蔵基板７２に、他の半導体パッケージ３００を搭載した半導体装置７３について説明する。
半導体装置７３は、配線基板１０Ｄを有する電子部品内蔵基板７２と、その電子部品内蔵基板７２に積層接合された半導体パッケージ３００と、外部接続端子８６とを有している。電子部品内蔵基板７２の配線基板２１０に形成されたパッドＰ５は、他の配線基板や他の半導体装置と電気的に接続されるパッドとして機能する。
次に、半導体パッケージ３００の構造について簡単に説明する。
半導体パッケージ３００は、配線基板３１０と、その配線基板３１０に実装された１又は複数の半導体チップ３２０と、配線基板３１０と半導体チップ３２０との間に形成されたアンダーフィル樹脂３２５とを有している。
配線基板３１０は、コア基板３１１と、コア基板３１１に設けられた貫通電極３１２と、コア基板３１１の下面に形成された最下層の配線層３１３と、コア基板３１１の上面に形成された最上層の配線層３１４と、ソルダレジスト層３１５，３１６とを有している。配線層３１３，３１４は、貫通電極３１２を介して相互に電気的に接続されている。
ソルダレジスト層３１５は、配線層３１３の一部を覆うようにコア基板３１１の下面に積層されている。ソルダレジスト層３１５には、配線層３１３の一部を接続パッドＰ６として露出させるための開口部３１５Ｘが形成されている。この接続パッドＰ６は、電子部品内蔵基板７２のパッドＰ５と電気的に接続されるパッドであり、パッドＰ５の各々に対向するように設けられている。
ソルダレジスト層３１６は、配線層３１４の一部を覆うようにコア基板３１１の上面に積層されている。ソルダレジスト層３１６には、配線層３１４の一部をパッドＰ７として露出させるための開口部３１６Ｘが形成されている。このパッドＰ７は、半導体チップや受動素子等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、配線基板３１０は、コア基板３１１を有する配線基板に限らず、コア基板３１１を含まないコアレス基板を用いてもよい。
半導体チップ３２０は、以上説明した配線基板３１０にフリップチップ実装されている。すなわち、半導体チップ３２０の回路形成面（図２３では、下面）に配設されたバンプ３２１をパッドＰ７に接合することにより、半導体チップ３２０は、バンプ３２１を介して配線層３１４と電気的に接続されている。このようにフリップチップ接合された配線基板３１０と半導体チップ３２０との隙間には、アンダーフィル樹脂３２５が形成されている。
半導体パッケージ３００は、はんだボール３３０を介して電子部品内蔵基板７２上に積層接合されている。はんだボール３３０は、電子部品内蔵基板７２と半導体パッケージ３００との間に介在して設けられ、その一端が電子部品内蔵基板７２のパッドＰ５に接合され、他端が接続パッドＰ６に接合されている。
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第２〜第４実施形態の配線基板１０Ａ〜１０Ｃにおける最上層の配線層５６に、上記第５実施形態の配線基板１０Ｄと同様に、接続パッドＰ３を設けるようにしてもよい。
・図２４に示すように、各実施形態におけるプレーン層６０の上面を山なりに形成するようにしてもよい。すなわち、本例のプレーン層６０の上面は、周縁部から中央部に向かうに連れて上方に盛り上がるように湾曲して形成されている。この場合には、プレーン層６０を被覆する絶縁層５１を形成する際に、プレーン層６０の上面が上方に盛り上がるように曲面状に形成されているため、絶縁性樹脂の流動性を向上させることができる。これにより、貫通孔６０Ｘ内に絶縁層５１を好適に充填することができる。この結果、絶縁層５１の上面の平坦性を向上させることができる。なお、プレーン層６２，６４についても同様に変更することができる。
・上記各実施形態では、貫通孔６０Ｘ，６２Ｘ，６４Ｘを平面視略矩形状に形成するようにしたが、貫通孔６０Ｘ，６２Ｘ，６４Ｘの平面形状は特に限定されない。
例えば、図２５（ａ）に示すように、貫通孔６０Ｘ，６２Ｘ，６４Ｘの平面形状を円形状に形成するようにしてもよい。また、図２５（ｂ）に示すように、貫通孔６０Ｘ，６２Ｘ，６４Ｘの平面形状を六角形等の多角形状に形成するようにしてもよい。また、貫通孔６０Ｘ，６２Ｘ，６４Ｘの平面形状を、楕円形状や三角形状に形成するようにしてもよい。
・上記各実施形態では、貫通孔６０Ｘ，６２Ｘ，６４Ｘを平面視でマトリクス状に配置するようにした。これに限らず、例えば、図２５（ａ）及び図２５（ｂ）に示すように、貫通孔６０Ｘ，６２Ｘ，６４Ｘを平面視で千鳥状に配置するようにしてもよい。
・図２６及び図２７に示すように、例えば、上下に隣接して設けられたプレーン層６０とプレーン層６２とを相互に平面方向（厚さ方向と断面視で直交する方向）にずれた位置に形成するようにしてもよい。この場合には、図２７に示すように、貫通孔６０Ｘの位置と貫通孔６２Ｘの位置とが平面視において異なる位置に形成される、つまりプレーン層６０が形成されていない位置と、プレーン層６２が形成されていない位置とが平面視でずれた位置に配置される。これにより、配線構造１２内の各絶縁層５１，５３，５５の上面において、貫通孔６０Ｘ，６２Ｘ，６４Ｘに起因して生じるうねりを平面方向に分散させることができる。したがって、絶縁層５１，５３，５５の上面の平坦性を向上させることができる。なお、図２６では、絶縁層３５，５１が透視的に描かれている。
・上記各実施形態におけるプレーン層６０の平面形状は、少なくとも一部が平面視格子状に形成されていれば、プレーン層６０の一部にべた状又はランド状のパターンが形成されていてもよい。なお、プレーン層６２，６４についても同様に変更することができる。
・上記各実施形態では、レジスト層９３の開口パターン９３Ｘを、上側の開口端の開口幅Ｄ３が下側の開口端の開口幅Ｄ４よりも広くなる形状に形成することにより、プレーン層６０の貫通孔６０Ｘを、上側の開口端の開口幅Ｄ１が下側の開口端の開口幅Ｄ２よりも狭くなる形状に形成するようにした。これに限らず、例えば、金属層５０Ｂ，６０Ｂをマスクにしてシード層９２をエッチングする際の処理条件（エッチング液の組成や処理時間等）を調整することにより、プレーン層６０の貫通孔６０Ｘを、上側の開口端の開口幅Ｄ１が下側の開口端の開口幅Ｄ２よりも狭くなる形状に形成してもよい。
・上記各実施形態では、ソルダレジスト層１３の厚さを、配線構造１２の厚さと等しい、又は配線構造１２の厚さよりも厚く設定するようにした。これに限らず、例えば、ソルダレジスト層１３の厚さを、配線構造１２の厚さよりも薄く設定するようにしてもよい。
・上記各実施形態では、ビア配線３６の上端面３６Ａを絶縁層３５の上面３５Ａと面一になるように形成し、ビア配線１０６の上端面１０６Ａを絶縁層１０５の上面１０５Ａと面一になるように形成した。これに限らず、例えば、ビア配線３６，１０６の上端面３６Ａ，１０６Ａを、絶縁層３５，１０５の上面３５Ａ，１０５Ａよりも下方に凹むように形成してもよい。また、ビア配線３６，１０６の上端面３６Ａ，１０６Ａを、絶縁層３５，１０５の上面３５Ａ，１０５Ａよりも上方に突出するように形成してもよい。
・上記各実施形態の配線基板１０，１０Ａ〜１０Ｄに形成された貫通孔の断面形状は特に限定されない。例えば、配線基板１０，１０Ａ〜１０Ｄに形成された貫通孔をストレート形状（断面視略矩形状）に形成するようにしてもよい。
・上記各実施形態における配線構造１１，１１Ａ〜１１Ｃにおける配線層及び絶縁層の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記各実施形態における配線構造１２，１２Ｂにおける配線層５０，５２，５４，５６及び絶縁層５１，５３，５５の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記第１実施形態と上記第５実施形態の適用例では、配線基板１０，１０Ｄに半導体チップ８１を実装するようにした。これに限らず、例えば、半導体チップ８１の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの半導体チップ以外の電子部品を配線基板１０，１０Ｄに実装するようにしてもよい。また、上記第２〜第４実施形態の配線基板１０Ａ〜１０Ｃに半導体チップ８１等の電子部品を実装するようにしてもよい。
・また、半導体チップ８１、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記各実施形態では、コア基板２０の貫通孔２０Ｘ，２０Ｙを充填する貫通電極２１を介してコア基板２０の上下の配線層を相互に電気的に接続するようにした。これに限らず、例えば、貫通孔２０Ｘ，２０Ｙの内壁に設けられたスルーホールめっき層（貫通電極）を介してコア基板２０の上下の配線層を相互に電気的に接続するようにしてもよい。この場合、スルーホールめっき層よりも内側に形成された貫通孔２０Ｘ，２０Ｙの孔を樹脂で充填するようにしてもよい。
１０，１０Ａ〜１０Ｄ 配線基板
１１，１１Ａ〜１１Ｃ 配線構造
１２，１２Ｂ 配線構造
１３ ソルダレジスト層
２０ コア基板
２２，２３，３２，３４，４２，４４，４６，４８ 配線層
３１，３３，３５，３７，４１，４３，４５，４７ 絶縁層
３５Ａ 上面
３５Ｘ 貫通孔
３６，１０６ ビア配線
３６Ａ，１０６Ａ 上端面
５０，５２，５４，５６ 配線層
５０Ａ，５２Ａ，５４Ａ，５６Ａ シード層
５０Ｂ，５２Ｂ，５４Ｂ，５６Ｂ 金属層
５１，５３，５５ 絶縁層
６０，６２，６４ プレーン層
６０Ａ，６２Ａ，６４Ａ シード層
６０Ｂ，６２Ｂ，６４Ｂ 金属層
６０Ｘ，６２Ｘ，６４Ｘ 貫通孔
６０Ｙ，６２Ｙ，６４Ｙ 貫通孔
７０，７１，７３ 半導体装置
８１ 半導体チップ
９１ 導電層
９２ シード層
９３ レジスト層
９３Ｘ，９３Ｙ 開口パターン
１００，１０２，１０４ 配線層
１０１，１０３，１０５ 絶縁層
１０５Ａ 上面
１０５Ｘ 貫通孔

Claims (9)

  1. 第１絶縁層と、前記第１絶縁層を厚さ方向に貫通する第１貫通孔を充填し、前記第１絶縁層から露出された上端面を有するビア配線とを有する第１配線構造と、
    前記第１配線構造の上面に積層された第２配線構造と、を有し、
    前記第２配線構造は、
    前記第１絶縁層の上面及び前記ビア配線の上端面に形成された第１配線層と、
    厚さ方向に貫通する複数の第２貫通孔を有し、少なくとも一部が平面視格子状に形成されるとともに、前記第１絶縁層上に積層された第１プレーン層と、
    前記第１絶縁層上に積層され、前記第２貫通孔を充填するとともに、前記第１プレーン層及び前記第１配線層を被覆する第２絶縁層と、を有し、
    前記第２配線構造の配線密度は、前記第１配線構造の配線密度よりも高く、
    前記各第２貫通孔は、上側の開口端の開口幅が下側の開口端の開口幅よりも狭く形成されていることを特徴とする配線基板。
  2. 前記第１プレーン層の上面は、周縁部から中央部に向かうに連れて上方に盛り上がるように湾曲して形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記第２配線構造は、
    前記第２絶縁層上に積層され、前記第１配線層と電気的に接続された第２配線層と、
    厚さ方向に貫通する複数の第３貫通孔を有し、少なくとも一部が平面視格子状に形成されるとともに、前記第２絶縁層上に積層された第２プレーン層と、
    前記第２絶縁層上に積層され、前記第３貫通孔を充填するとともに、前記第２プレーン層及び前記第２配線層を被覆する第３絶縁層と、を有し、
    前記各第３貫通孔は、上側の開口端の開口幅が下側の開口端の開口幅よりも狭く形成され、
    前記第１プレーン層と前記第２プレーン層とは相互に平面方向にずれた位置に形成されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１配線層は、前記ビア配線の上端面とシード層を介して接続され、
    前記第１絶縁層の上面と前記ビア配線の上端面とは面一になるように形成されていることを特徴とする請求項１〜３の何れか一項に記載の配線基板。
  5. 前記第１配線構造が有する絶縁層は、非感光性樹脂を主成分とする絶縁層であり、
    前記第２絶縁層は、感光性樹脂を主成分とする絶縁層であって、前記第１配線構造が有する絶縁層よりも薄い絶縁層であることを特徴とする請求項１〜４の何れか一項に記載の配線基板。
  6. 前記第２貫通孔の上側の開口端の開口幅は、前記第１プレーン層上に形成された前記第２絶縁層の厚さよりも広く設定されていることを特徴とする請求項１〜５の何れか一項に記載の配線基板。
  7. 請求項１〜６の何れか一項に記載の配線基板と、
    前記第２配線構造の最上層の配線層にフリップチップ実装された半導体チップと、
    を有することを特徴とする半導体装置。
  8. 第１配線構造を形成する工程と、
    前記第１配線構造の上面に、前記第１配線構造よりも配線密度の高い第２配線構造を積層する工程と、を有し、
    前記第１配線構造を形成する工程は、
    第１絶縁層を形成する工程と、
    前記第１絶縁層を厚さ方向に貫通する第１貫通孔を形成する工程と、
    前記第１貫通孔を充填するとともに、前記第１絶縁層の上面を被覆する導電層を形成する工程と、
    前記導電層と前記第１絶縁層の上面とを研磨することにより、前記第１絶縁層の上面を平滑化するとともに、前記第１絶縁層から露出する上端面を有するビア配線を形成する工程と、を有し、
    前記第２配線構造を積層する工程は、
    前記第１絶縁層の上面及び前記ビア配線の上端面に第１配線層を形成するとともに、複数の第２貫通孔を有し、少なくとも一部が平面視格子状に形成された第１プレーン層を前記第１絶縁層上に積層する工程と、
    前記第１絶縁層の上面に、前記第２貫通孔を充填するとともに、前記第１配線層及び前記第１プレーン層を被覆する第２絶縁層を形成する工程と、を有し、
    前記各第２貫通孔は、上側の開口端の開口幅が下側の開口端の開口幅よりも狭く形成されることを特徴とする配線基板の製造方法。
  9. 前記第１配線層及び前記第１プレーン層を形成する工程は、
    前記第１絶縁層の上面及び前記ビア配線の上端面を被覆するシード層を形成する工程と、
    前記シード層上に、前記第１配線層の形状に対応する第１開口パターンと、前記第１プレーン層の形状に対応する第２開口パターンとを有するレジスト層を形成する工程と、
    前記レジスト層をマスクとし、前記シード層を給電層とする電解めっき法により、前記第１開口パターン内に第１金属層を形成するとともに、前記第２開口パターン内に第２金属層を形成する工程と、
    前記レジスト層を除去する工程と、
    前記第１金属層及び前記第２金属層をマスクとして、前記シード層をエッチングする工程と、を有し、
    前記第１開口パターン及び前記第２開口パターンは、上側の開口端の開口幅が下側の開口端の開口幅よりも広く形成されることを特徴とする請求項８に記載の配線基板の製造方法。
JP2014119592A 2014-06-10 2014-06-10 配線基板、半導体装置及び配線基板の製造方法 Active JP6298722B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014119592A JP6298722B2 (ja) 2014-06-10 2014-06-10 配線基板、半導体装置及び配線基板の製造方法
US14/730,743 US9859201B2 (en) 2014-06-10 2015-06-04 Wiring substrate, semiconductor device, and method for manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014119592A JP6298722B2 (ja) 2014-06-10 2014-06-10 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2015233085A true JP2015233085A (ja) 2015-12-24
JP6298722B2 JP6298722B2 (ja) 2018-03-20

Family

ID=54770186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014119592A Active JP6298722B2 (ja) 2014-06-10 2014-06-10 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9859201B2 (ja)
JP (1) JP6298722B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
KR20190047597A (ko) * 2017-10-27 2019-05-08 쿄세라 코포레이션 배선 기판
JP2019186330A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341714B2 (ja) * 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP6951838B2 (ja) * 2016-08-29 2021-10-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10643936B2 (en) * 2017-05-31 2020-05-05 Dyi-chung Hu Package substrate and package structure
US20190174632A1 (en) * 2017-12-05 2019-06-06 Canon Components, Inc. Flexible printed circuit and electronic device
US10535622B2 (en) * 2017-12-07 2020-01-14 Dyi-chung Hu Substrate structure and electronic device having coarse redistribution layer electrically connected to fine redistribution layer
JP2019121771A (ja) * 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board
US10879157B2 (en) * 2018-11-16 2020-12-29 Xilinx, Inc. High density substrate and stacked silicon package assembly having the same
TWI736100B (zh) * 2019-01-08 2021-08-11 胡迪群 具高密度線路的基板結構及其製法
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
JP2021082786A (ja) * 2019-11-22 2021-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11227823B2 (en) * 2020-04-20 2022-01-18 Advanced Semiconductor Engineering, Inc. Wiring structure
KR20220049742A (ko) * 2020-10-15 2022-04-22 삼성전기주식회사 인쇄회로기판
US11990399B2 (en) * 2021-09-24 2024-05-21 Texas Instruments Incorporated Device with dummy metallic traces
US20230137998A1 (en) * 2021-11-03 2023-05-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing electronic devices
US20230225050A1 (en) * 2022-01-13 2023-07-13 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251864A (ja) * 1992-03-09 1993-09-28 Nec Corp 多層配線基板のパターン形成方法
JPH10163634A (ja) * 1996-11-27 1998-06-19 Kyocera Corp 多層配線基板
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2013030516A (ja) * 2011-07-26 2013-02-07 Kyocer Slc Technologies Corp 配線基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
JP5191074B2 (ja) 2001-07-10 2013-04-24 イビデン株式会社 多層プリント配線板
JP2003023252A (ja) 2001-07-10 2003-01-24 Ibiden Co Ltd 多層プリント配線板
JP2004342988A (ja) * 2003-05-19 2004-12-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法、及び半導体装置の製造方法
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
US7875810B2 (en) * 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
CN102106198B (zh) * 2008-07-23 2013-05-01 日本电气株式会社 半导体装置及其制造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012054395A (ja) * 2010-09-01 2012-03-15 Nec Corp 半導体パッケージ
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
KR101420543B1 (ko) * 2012-12-31 2014-08-13 삼성전기주식회사 다층기판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251864A (ja) * 1992-03-09 1993-09-28 Nec Corp 多層配線基板のパターン形成方法
JPH10163634A (ja) * 1996-11-27 1998-06-19 Kyocera Corp 多層配線基板
JPH11238970A (ja) * 1998-02-19 1999-08-31 Mitsubishi Electric Corp 多層プリント基板および多層プリント基板の製造方法
JP2000058986A (ja) * 1998-08-04 2000-02-25 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP2013030516A (ja) * 2011-07-26 2013-02-07 Kyocer Slc Technologies Corp 配線基板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018120999A (ja) * 2017-01-27 2018-08-02 日本特殊陶業株式会社 配線基板
KR20190047597A (ko) * 2017-10-27 2019-05-08 쿄세라 코포레이션 배선 기판
KR102117242B1 (ko) * 2017-10-27 2020-06-02 교세라 가부시키가이샤 배선 기판
JP2019186330A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法
JP7112873B2 (ja) 2018-04-05 2022-08-04 新光電気工業株式会社 配線基板、半導体パッケージ及び配線基板の製造方法

Also Published As

Publication number Publication date
US9859201B2 (en) 2018-01-02
US20150357276A1 (en) 2015-12-10
JP6298722B2 (ja) 2018-03-20

Similar Documents

Publication Publication Date Title
JP6298722B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP6375159B2 (ja) 配線基板、半導体パッケージ
JP6247032B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP7202784B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6661232B2 (ja) 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法
US20150008020A1 (en) Wiring Board and Method of Manufacturing Wiring Board
JP6690929B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US11430725B2 (en) Wiring board and method of manufacturing the same
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6368635B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6612189B2 (ja) 配線基板、半導体装置、および、配線基板の製造方法
JP6626687B2 (ja) 配線基板、半導体装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180226

R150 Certificate of patent or registration of utility model

Ref document number: 6298722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150