CN213752691U - 芯片封装结构、基板载板、芯片以及电子设备 - Google Patents

芯片封装结构、基板载板、芯片以及电子设备 Download PDF

Info

Publication number
CN213752691U
CN213752691U CN202022584370.8U CN202022584370U CN213752691U CN 213752691 U CN213752691 U CN 213752691U CN 202022584370 U CN202022584370 U CN 202022584370U CN 213752691 U CN213752691 U CN 213752691U
Authority
CN
China
Prior art keywords
chip
substrate carrier
area
dimensional microstructure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202022584370.8U
Other languages
English (en)
Inventor
姜域
殷昌荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202022584370.8U priority Critical patent/CN213752691U/zh
Application granted granted Critical
Publication of CN213752691U publication Critical patent/CN213752691U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型公开了一种芯片封装结构、基板载板、芯片以及电子设备，所述芯片封装结构包括：基板载板，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；芯片，所述芯片的背面具有多个引脚，所述引脚与所述第一焊盘固定连接；塑封层，所述塑封层覆盖所述芯片以及所述塑封区；其中，所述塑封区具有至少一个第一三维微型结构，和/或，所述芯片的正面具有至少一个第二三维微型结构。应用本申请提供的技术方案，通过优化基板载板以及芯片的结构，从而解决塑封层与基板载板以及芯片间的分层，提升芯片封装的质量和可靠性。

Description

芯片封装结构、基板载板、芯片以及电子设备
技术领域
本实用新型涉及芯片封装技术领域，更具体地说，涉及一种芯片封装结构、基板载板、芯片以及电子设备。
背景技术
随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。
电子设备实现各种功能的核心部件是控制芯片。芯片需要进行封装保护，形成芯片封装结构，以避免芯片受到外力损坏。现有技术中，芯片封装结构中塑封层与其他部件的界面容易出现分层现象，导致芯片塑封结构的可靠性较低。
实用新型内容
有鉴于此，本实用新型提供了一种芯片封装结构、基板载板、芯片以及电子设备，通过优化基板载板以及芯片的结构，从而解决塑封层与基板载板和/或芯片间的分层，提升芯片封装的质量和可靠性。
为了实现上述目的，本实用新型提供如下技术方案：
一种芯片封装结构，所述芯片封装结构包括：
基板载板，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；
芯片，所述芯片的背面具有多个引脚，所述引脚与所述第一焊盘固定连接；
塑封层，所述塑封层覆盖所述芯片以及所述塑封区；
其中，所述塑封区具有至少一个第一三维微型结构，所述第一三维微型结构至少用于增加所述基板载板与所述塑封层的结合面积，和/或，所述芯片的正面具有至少一个第二三维微型结构，所述第二三维微型结构至少用于增加所述芯片与所述塑封层的结合面积。
优选的，在上述的芯片封装结构中，所述芯片键合区表面具有露出所述第一焊盘的第一绝缘油墨层；所述第一绝缘油墨层延伸至所述塑封区，并在所述塑封区具有第一凹槽；所述第一三维微型结构包括所述第一凹槽。
优选的，在上述的芯片封装结构中，所述芯片键合区表面具有露出所述第一焊盘的第一绝缘油墨层；位于所述塑封区的所述第一绝缘油墨层的表面上设置有第一凸起；所述第一三维微型结构包括所述第一凸起。
优选的，在上述的芯片封装结构中，所述第一三维微型结构在第一方向上的线宽范围不大于300μm，在第二方向上的高度不超过50μm；
其中，所述第一方向平行于所述基板载板的正面，所述第二方向垂直于所述基板载板的正面。
优选的，在上述的芯片封装结构中，所述第一三维微型结构在所述基板载板的垂直投影与所述芯片在所述基板载板的垂直投影的距离不小于50μm。
优选的，在上述的芯片封装结构中，如果设置多个所述第一三维微型结构，相邻两个所述第一三维微型结构的距离不小于50μm；
所述第一三维微型结构与相邻所述基板载板侧面的距离不小于50μm。
优选的，在上述的芯片封装结构中，所述芯片的正面具有图形化的胶层；
所述胶层包括位于所述芯片正面的多个第二凸起；所述第二三维微型结构包括所述第二凸起。
优选的，在上述的芯片封装结构中，所述芯片的正面具有第二凹槽，所述第二三维微型结构包括所述第二凹槽。
优选的，在上述的芯片封装结构中，所述第一三维微型结构在所述基板载板正面的垂直投影为圆形、椭圆形或是多边形；
和/或所述第二三维微型结构在所述芯片正面的垂直投影为圆形、椭圆形或是多边形。
本实用新型还提供一种芯片封装结构的基板载板，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；
其中，所述塑封区具有第一三维微型结构，所述第一三维微型结构至少用于增加所述基板载板与塑封层的结合面积。
本实用新型还提供一种芯片，所述芯片的正面具有第二三维微型结构，所述第二三维微型结构至少用于增加所述芯片与塑封层的结合面积。
本实用新型还提供一种电子设备，所述电子设备包括上述任一项所述的芯片封装结构。
通过上述描述可知，本实用新型技术方案提供的芯片封装结构、基板载板、芯片以及电子设备中，通过优化基板载板的结构，将基板载板的塑封区设计成具有多个凸起或多个凹槽的第一三维微型结构，通过增加塑封层与基板载板的结合面积，形成嵌合面，使塑封层与基板载板的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与基板载板间的分层，提升芯片封装的质量和可靠性。
进一步的，还通过优化芯片的结构，将芯片的正面设计成具有多个凸起或多个凹槽的第二三维微型结构，通过增加塑封层与芯片的结合面积，形成嵌合面，使塑封层与芯片的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与芯片间的分层，提升芯片封装的质量和可靠性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。
图1为一种传统芯片封装结构的切面图；
图2为本实用新型实施例提供的一种芯片封装结构的切面图；
图3为本实用新型实施例提供的另一种芯片封装结构的切面图；
图4为本实用新型实施例提供的又一种芯片封装结构的切面图；
图5为本实用新型实施例提供的又一种芯片封装结构的切面图；
图6为本实用新型实施例提供的一种芯片封装结构的俯视图；
图7为本实用新型实施例提供的一种基板载板的切面图；
图8为本实用新型实施例提供的一种芯片的切面图；
图9为本实用新型实施例提供的一种电子设备的俯视图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
IC载板(IC Substrate)：主要用以承载IC，内部布有线路用以导通芯片与电路板之间讯号，除了承载的功能之外，IC载板还有保护电路、专线、设计散热途径、建立零组件模块化标准等附加功能。
塑封IC：通过塑封材料将IC电路封装保护起来的结构。
爆米花效应：塑封体通过扩散吸收水分最终会使封装体与周围环境在一定的温度和湿度条件下达到一种平衡状态。此时，该塑封体放入回流炉内加热回流焊，塑封体内的水分在高温下变成气体，形成饱和水蒸气，随着蒸气量的增加，在封装体内产生蒸气压，当压力达到一定的程度，为释放压力，在应力集中薄弱处就产生裂纹，塑封体从内部开始产生裂纹，引起分层剥离和开裂现象，俗称“爆米花”效应。
随着科学进步的不断发展，塑封半导体器件逐渐代替原先的金属、陶瓷封装器件。但塑封半导体器件在发展初、中期可靠性水平较低，随着高纯度、低应力的塑封材料的使用，高质量的芯片钝化、芯片粘接、内涂覆材料、引线键合、加速筛选工艺及自动模制等新工艺技术的发展，使得塑封半导体器件的可靠性逐步赶上金属封装与陶瓷封装的器件。
发明人发现，在塑封半导体器件中，塑封层与芯片、塑封层与基板或框架等载板之间的界面容易出现分层的现象，因为塑封层与其他材料之间的界面属于粘合结构，界面的两种材料通过分子之间的作用力结合在一起，而不是两种材料互溶、互扩散、形成化合物的过程。
塑料半导体器件的塑封层与其他材料之间的界面出现分层现象，可引起器件性能下降、甚至电路失效。如：分层发生在塑封层与芯片的界面可引起芯片的键合引线由于机械拉伸，产生键合引线(包括内、外键合点)翘起、键合接头开裂和键合引线断开等机械损伤而导致连接电阻增大或开路；而塑封层与封装框架或封装载板等界面的分层，会给水分和污染物的侵入提供通道，造成爆米花效应等失效问题，从而影响封装质量和可靠性。
参考图1，图1为一种传统芯片封装结构的切面图。如图1所示，所述芯片封装结构包括：基板载板11，在基板载板11的正面(即上表面)具有芯片键合区以及包围芯片键合区的塑封区；所述芯片键合区具有多个焊盘12；芯片13，所述芯片13的背面具有多个引脚14，该引脚14与焊盘12固定连接；塑封层15，所述塑封层15覆盖所述芯片13以及所述塑封区。
在图1所示方式中，基板载板11正面的塑封区是平面，芯片13的正面 (即上表面)也是平面，容易导致塑封层15与芯片13、塑封层15与基板载板11之间的界面出现分层的现象，如芯片13和塑封层15的结合面在区域 A1位置出现分层现象，塑封层15和基板载板11的结合面在区域A2位置出现分层现象，另外由于基板载板11与塑封层15结合面的面积较小，塑封层 15与芯片13结合面的面积较小，粘结力弱，难以抵抗内外应力，并且结合面是平面，外部湿气可以顺着平面快速渗透，从而诱发大面积失效问题和爆米花效应，从而影响封装质量和可靠性。
因此，为了解决上述问题，本实用新型提供了一种芯片封装结构以及电子设备，所述芯片封装结构包括：
基板载板，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；
芯片，所述芯片的背面具有多个引脚，所述引脚与所述第一焊盘固定连接；
塑封层，所述塑封层覆盖所述芯片以及所述塑封区；
其中，所述塑封区具有至少一个第一三维微型结构，所述第一三维微型结构至少用于增加所述基板载板与所述塑封层的结合面积，和/或，所述芯片的正面具有至少一个第二三维微型结构，所述第二三维微型结构至少用于增加所述芯片与所述塑封层的结合面积。
通过上述描述可知，本实用新型技术方案提供的芯片封装结构、基板载板、芯片以及电子设备中，通过优化基板载板的结构，将基板载板的塑封区设计成具有多个凸起或多个凹槽的第一三维微型结构，通过增加塑封层与基板载板的结合面积，形成嵌合面，使塑封层与基板载板的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与基板载板间的分层，提升芯片封装的质量和可靠性。
进一步的，还通过优化芯片的结构，将芯片的正面设计成具有多个凸起或多个凹槽的第二三维微型结构，通过增加塑封层与芯片的结合面积，形成嵌合面，使塑封层与芯片的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与芯片间的分层，提升芯片封装的质量和可靠性。
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参考图2，图2为本实用新型实施例提供的一种芯片封装结构的切面图。
如图2所示，所述芯片封装结构包括：
基板载板21，所述基板载板21的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘22；另外，在基板载板 21的背面还具有和外部电路连接的第二焊盘29；
芯片23，所述芯片23的背面具有多个引脚24，所述引脚24与所述第一焊盘22固定连接；
塑封层25，所述塑封层25覆盖所述芯片23以及所述塑封区；
其中，所述塑封区具有至少一个第一三维微型结构26，所述第一三维微型结构26至少用于增加所述基板载板21与所述塑封层25的结合面积，和/或，所述芯片23的正面具有至少一个第二三维微型结构(图中未示出)，所述第二三维微型结构至少用于增加所述芯片23与所述塑封层25的结合面积。
本申请实施例中包括如下三种方式：单独设置第一三维微型结构26，或单独设置第二三维微型结构，或同时设置第一三维微型结构26和第二三维微型结构，图2中以仅设置第一三维微型结构26为例进行图示说明。
本实用新型实施例中，所述芯片键合区表面具有露出所述第一焊盘22的第一绝缘油墨层260，所述第一绝缘油墨层260可以为任意颜色的油墨层；所述第一绝缘油墨层260扩展至塑封区，并在所述塑封区具有第一凹槽；所述第一三维微型结构26包括设置于第一绝缘油墨层260上的所述第一凹槽。所述第一绝缘油墨层260可以通过油墨印刷工艺形成所述第一凹槽，从而形成图形化的第一绝缘油墨层260，使得第一绝缘油墨层260形成凹凸不平结构，进而形成第一三维微型结构26，以增加与塑封层25的结合面积。在基板载板 21上需要通过油墨层保护其表面电路，该方式复用第一绝缘油墨层260制备第一三维微型结构26。
如图3所示，图3为本实用新型实施例提供的另一种芯片封装结构的切面图，该方式中，所述芯片键合区表面具有露出所述第一焊盘22的第一绝缘油墨层260；位于所述塑封区的所述第一绝缘油墨层260的表面上设置有第一凸起；所述第一三维微型结构26包括所述第一凸起。其中，所述第一凸起可以为另一层油墨层。在基板载板21通过油墨印刷工艺形成第一绝缘油墨层260 后，通过油墨印刷工艺形成另一层图形化的油墨层，在第一绝缘油墨层260 表面形成油墨凸点(第一凸起)作为第一三维微型结构26。在基板载板21上需要通过油墨层保护其表面电路，该方式通过油墨印刷工艺，在第一绝缘油墨层260的表面形成第一凸起作为第一三维微型结构26。
本实用新型实施例中，所述第一三维微型结构26在第一方向上的线宽范围不大于300μm，在第二方向上的高度不超过50μm；其中，所述第一方向平行于所述基板载板21的正面，所述第二方向垂直于所述基板载板21的正面。
其中，所述第一三维微型结构26在所述基板载板21的垂直投影与所述芯片23在所述基板载板21的垂直投影的距离不小于50μm；如果设置多个所述第一三维微型结构26，相邻两个所述第一三维微型结构26的距离不小于 50μm；所述第一三维微型结构26与相邻所述基板载板21侧面的距离不小于 50μm。
在图2和图3所示方式中，通过优化基板载板21的结构，将基板载板21的塑封区设计成具有多个第一凸起或多个第一凹槽的第一三维微型结构26，通过增加塑封层25与基板载板21的结合面积，形成嵌合面，使塑封层25与基板载板21的结合面的抗剪切应力加强，而且还能够降低塑封层25与基板载板21 发生分层的概率，从而解决塑封层25与基板载板21间的分层，提升芯片封装的质量和可靠性，另外形成嵌合面的结构还能增加水汽入侵路径，从而避免水汽入侵影响芯片的性能以及寿命。
其他方式中，也可以单独优化芯片23的结构，将芯片23设计成具有多个第二凸起或多个第二凹槽的第二三维微型结构31。但是，为了更好的提升芯片封装质量和可靠性，如图4-图5所示，可以将基板载板21以及芯片23的结构同时优化，将基板载板21以及芯片23与塑封层25的结合面设计成具有多个凸起或多个凹槽的三维微型结构31。
如图4所示，图4为本实用新型实施例提供的又一种芯片封装结构的切面图，所述芯片23的正面具有图形化的胶层，所述胶层包括所述第二三维微型结构31。进一步的，所述胶层包括位于所述芯片23正面的多个第二凸起；所述第二三维微型结构31包括所述第二凸起。可以通过印刷工艺或是涂布工艺在所述芯片23的正面形成所需图形结构的胶层。其中，该胶层与芯片23的粘附性大于塑封层25与芯片23的粘附性。可以通过选用粘附力强的胶层在芯片23表面制作第二三维微型结构31。
如图4所示方式中，将基板载板21的塑封区设计成具有多个第一凸起的第一三维微型结构26，并将芯片23的正面设计成具有多个第二凸起的第二三维微型结构31，通过增加塑封层25与基板载板21、塑封层25与芯片23的结合面积，形成嵌合面，使塑封层25与基板载板21、塑封层25与芯片23的结合面的抗剪切应力加强，降低塑封层25与基板载板21、塑封层25与芯片23发生分层的概率，从而解决塑封层25与基板载板21、塑封层25与芯片23间的分层，从而提升芯片封装的质量和可靠性。该方式以图3所示第一三维微型结构26，其他方式中，也可以采用2所示方式的第一三维微型结构26。
如图5所示，图5为本实用新型实施例提供的又一种芯片封装结构的切面图，该方式与图4所示方式不同在于，所述芯片23的正面具有第二凹槽，所述第二三维微型结构31包括所述第二凹槽。直接在所述芯片23的表面形成第二凹槽作为所述第二三维微型结构31，可以直接通过激光直接在芯片23开槽形成所述第二三维微型结构31。该方式中，同样将基板载板21的塑封区设计成具有多个第一凸起的第一三维微型结构26，并将芯片23的正面设计成具有多个第二凹槽的第二三维微型结构31，通过增加塑封层25与基板载板21、塑封层25与芯片23的结合面积，形成嵌合面，使塑封层25与基板载板21、塑封层 25与芯片23的结合面的抗剪切应力加强，降低塑封层25与基板载板21、塑封层25与芯片23发生分层的概率，从而解决塑封层25与基板载板21、塑封层25 与芯片23间的分层，从而提升芯片封装的质量和可靠性。该方式以图3所示第一三维微型结构26，其他方式中，也可以采用2所示方式的第一三维微型结构 26。
在图4-图5所示方式中，通过优化基板载板21以及芯片23的结构，将基板载板21以及芯片23与塑封层25的结合面设计成具有多个凸起或多个凹槽的三维微型结构，通过增加塑封层25与基板载板21以及芯片23的结合面积，形成嵌合面，使结合面的抗剪切应力加强，从而降低塑封层25与基板载板21以及芯片23的分层概率，提升封装质量和可靠性。
参考图6，图6为本实用新型实施例提供的一种芯片封装结构的俯视图。如图6所示，所述第一三维微型结构26在所述基板载板21正面的垂直投影可以为圆形、椭圆形或是多边形；所述第二三维微型结构31在所述芯片23 正面的垂直投影可以为圆形、椭圆形或是多边形。其中，所述第一三维微型结构26和所述第二三维微型结构31的形状可以基于需求设定。
通过上述描述可知，本实用新型技术方案提供的芯片封装结构中，通过优化基板载板的结构，将基板载板的塑封区设计成具有多个凸起或多个凹槽的第一三维微型结构，通过增加塑封层与基板载板的结合面积，形成嵌合面，使塑封层与基板载板的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与基板载板间的分层，提升芯片封装的质量和可靠性。
进一步的，还通过优化芯片的结构，将芯片的正面设计成具有多个凸起或多个凹槽的第二三维微型结构，通过增加塑封层与芯片的结合面积，形成嵌合面，使塑封层与芯片的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与芯片间的分层，提升芯片封装的质量和可靠性。
基于上述实施实施例，本申请另一实施例还提供了一种芯片封装结构的基板载板，如图7所示，图7为本实用新型实施例提供的一种基板载板的切面图，所述基板载板21的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘22；
其中，所述塑封区具有第一三维微型结构26，所述第一三维微型结构26 至少用于增加基板载板21与塑封层的结合面积。该方式与上述实施例中图2 所示塑封结构中的基板载板21为例进行说明，所述基板载板21还可以如图3 中所示方式。将基板载板21的塑封区设计成具有多个凸起或多个凹槽的第一三维微型结构26，通过增加塑封层与基板载板21的结合面积，形成嵌合面，使塑封层与基板载板21的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与基板载板21间的分层，提升芯片封装的质量和可靠性。
基于上述实施实施例，本申请另一实施例还提供了一种芯片封装结构的芯片，如图8所示，图8为本实用新型实施例提供的一种芯片的切面图，所述芯片23的正面具有第二三维微型结构31，所述第二三维微型结构31至少用于增加芯片23与塑封层的结合面积。所述芯片23的背面具有多个引脚24。所示芯片中通过设置在芯片23正面的第二凹槽作为第二三维微型结构31，还可以如上述实施例中所述，通过在芯片23表面的胶层实现第二三维微型结构 31。
该实施例中，通过优化芯片23的结构，将芯片23的正面设计成具有多个凸起或多个凹槽的第二三维微型结构31，通过增加塑封层与芯片23的结合面积，形成嵌合面，使塑封层与芯片23的结合面的抗剪切应力加强，降低分层发生概率，从而解决塑封层与芯片23间的分层，提升芯片封装的质量和可靠性。
基于上述实施例，本实用新型另一实施例还提供一种电子设备，该电子设备包括上述实施例中所述的芯片封装结构。该电子设备如图9所示，图9 为本实用新型实施例提供的一种电子设备的俯视图。
该电子设备100可以为手机、平板电脑以及电视机等具有显示功能的电子设备，该电子设备100采用上述实施例中提供的芯片封装结构，可以解决塑封层与基板载板以及芯片间的分层，从而提升芯片封装的质量和可靠性。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的基板载板、芯片以及电子设备而言，由于其与实施例公开的芯片封装结构相对应，所以描述的比较简单，相关之处参见芯片封装结构部分说明即可。
需要说明的是，在本实用新型的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种芯片封装结构，其特征在于，所述芯片封装结构包括：
基板载板，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；
芯片，所述芯片的背面具有多个引脚，所述引脚与所述第一焊盘固定连接；
塑封层，所述塑封层覆盖所述芯片以及所述塑封区；
其中，所述塑封区具有至少一个第一三维微型结构，所述第一三维微型结构至少用于增加所述基板载板与所述塑封层的结合面积，和/或，所述芯片的正面具有至少一个第二三维微型结构，所述第二三维微型结构至少用于增加所述芯片与所述塑封层的结合面积。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片键合区表面具有露出所述第一焊盘的第一绝缘油墨层；所述第一绝缘油墨层延伸至所述塑封区，并在所述塑封区具有第一凹槽；所述第一三维微型结构包括所述第一凹槽。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片键合区表面具有露出所述第一焊盘的第一绝缘油墨层；位于所述塑封区的所述第一绝缘油墨层的表面上设置有第一凸起；所述第一三维微型结构包括所述第一凸起。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述第一三维微型结构在第一方向上的线宽范围不大于300μm，在第二方向上的高度不超过50μm；
其中，所述第一方向平行于所述基板载板的正面，所述第二方向垂直于所述基板载板的正面。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一三维微型结构在所述基板载板的垂直投影与所述芯片在所述基板载板的垂直投影的距离不小于50μm。
6.根据权利要求1所述的芯片封装结构，其特征在于，如果设置多个所述第一三维微型结构，相邻两个所述第一三维微型结构的距离不小于50μm；
所述第一三维微型结构与相邻所述基板载板侧面的距离不小于50μm。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片的正面具有图形化的胶层；
所述胶层包括位于所述芯片正面的多个第二凸起；所述第二三维微型结构包括所述第二凸起。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片的正面具有第二凹槽，所述第二三维微型结构包括所述第二凹槽。
9.根据权利要求1-8任一项所述的芯片封装结构，其特征在于，所述第一三维微型结构在所述基板载板正面的垂直投影为圆形、椭圆形或是多边形；
和/或所述第二三维微型结构在所述芯片正面的垂直投影为圆形、椭圆形或是多边形。
10.一种如权利要求1-9任一项所述芯片封装结构的基板载板，其特征在于，所述基板载板的正面具有芯片键合区以及包围所述芯片键合区的塑封区；所述芯片键合区具有多个第一焊盘；
其中，所述塑封区具有第一三维微型结构，所述第一三维微型结构至少用于增加所述基板载板与塑封层的结合面积。
11.一种如权利要求1-9任一项所述芯片封装结构的芯片，其特征在于，所述芯片的正面具有第二三维微型结构，所述第二三维微型结构至少用于增加所述芯片与塑封层的结合面积。
12.一种电子设备，其特征在于，所述电子设备包括如权利要求1-9任一项所述的芯片封装结构。
CN202022584370.8U 2020-11-10 2020-11-10 芯片封装结构、基板载板、芯片以及电子设备 Active CN213752691U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202022584370.8U CN213752691U (zh) 2020-11-10 2020-11-10 芯片封装结构、基板载板、芯片以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202022584370.8U CN213752691U (zh) 2020-11-10 2020-11-10 芯片封装结构、基板载板、芯片以及电子设备

Publications (1)

Publication Number Publication Date
CN213752691U true CN213752691U (zh) 2021-07-20

Family

ID=76822173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202022584370.8U Active CN213752691U (zh) 2020-11-10 2020-11-10 芯片封装结构、基板载板、芯片以及电子设备

Country Status (1)

Country Link
CN (1) CN213752691U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975333A (zh) * 2022-07-29 2022-08-30 广东大普通信技术股份有限公司 芯片结构
CN115546172A (zh) * 2022-10-19 2022-12-30 广州纳动半导体设备有限公司 基于机器视觉的芯片载板-基板近零间隙测量方法
CN115842528A (zh) * 2023-02-15 2023-03-24 深圳新声半导体有限公司 一种封装方法及结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114975333A (zh) * 2022-07-29 2022-08-30 广东大普通信技术股份有限公司 芯片结构
CN115546172A (zh) * 2022-10-19 2022-12-30 广州纳动半导体设备有限公司 基于机器视觉的芯片载板-基板近零间隙测量方法
CN115842528A (zh) * 2023-02-15 2023-03-24 深圳新声半导体有限公司 一种封装方法及结构

Similar Documents

Publication Publication Date Title
CN213752691U (zh) 芯片封装结构、基板载板、芯片以及电子设备
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US20060278970A1 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
US20070018191A1 (en) Side view LED with improved arrangement of protection device
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
JP4981696B2 (ja) パッケージ
CN1156970C (zh) 电子元件
KR20030044838A (ko) 반도체장치
CN101809740B (zh) 电子部件安装构造体及其制造方法
JP4197140B2 (ja) 半導体装置
JPH09172104A (ja) 半導体装置用基板
CN213752689U (zh) 芯片封装结构、金属框架以及电子设备
US6919230B2 (en) Method of eliminating uncontrolled voids in sheet adhesive layer
JP2006501652A (ja) 耐クラック性の相互接続モジュール
US20220157674A1 (en) Substrate structure
US8232481B2 (en) Wiring board with columnar conductor and method of making same
JP2539432B2 (ja) 樹脂封止型半導体装置
CN202940236U (zh) 封装基板构造
CN108461405B (zh) 线路载板及其制造方法
KR20050019664A (ko) 솔더볼을 갖는 반도체 패키지
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
US20220319947A1 (en) Semiconductor package
JP2010118416A (ja) 半導体装置
CN207818554U (zh) 封装基板及集成电路封装件
JP2006294687A (ja) 積層型半導体装置およびその製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant