JP2006501652A - 耐クラック性の相互接続モジュール - Google Patents

耐クラック性の相互接続モジュール Download PDF

Info

Publication number
JP2006501652A
JP2006501652A JP2004540216A JP2004540216A JP2006501652A JP 2006501652 A JP2006501652 A JP 2006501652A JP 2004540216 A JP2004540216 A JP 2004540216A JP 2004540216 A JP2004540216 A JP 2004540216A JP 2006501652 A JP2006501652 A JP 2006501652A
Authority
JP
Japan
Prior art keywords
chip
die
substrate
dielectric
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004540216A
Other languages
English (en)
Other versions
JP2006501652A5 (ja
Inventor
ロビン・イー・ゴーレル
マーク・エフ・シルベスター
ドナルド・アール・バンクス
マイケル・ディ・ホルクーム
ウィリアム・ブイ・バラード
孝一 広沢
定信 佐藤
輝彦 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
3M Innovative Properties Co
Original Assignee
NEC Electronics Corp
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, 3M Innovative Properties Co filed Critical NEC Electronics Corp
Publication of JP2006501652A publication Critical patent/JP2006501652A/ja
Publication of JP2006501652A5 publication Critical patent/JP2006501652A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

チップとボードに、対応するパッドを取付けるための接触パッドを画定するチップ取付け表面とボード取付け表面とを有する基板を含み、基板ボード表面が、少なくとも１つのチップコーナー近傍のチップ取付け表面領域を覆う少なくとも１つのソリッド面を含む積層フリップチップ相互接続パッケージ。一実施形態において、ソリッド面は誘電体材料を含み、任意で、はんだマスクまたはカバーレイ材料で覆われている。変形実施形態において、ソリッド面は金属を含み、任意で、はんだマスクまたはカバーレイ材料で覆われている。

Description

本発明は、集積回路チップに用いる相互接続モジュールに関する。
多層相互接続モジュールは、集積回路チップを機械的に支持し、チップを印刷配線板に電気的に取付けるのに半導体業界で広く使われている。相互接続モジュールは、単一チップまたは多数のチップを支持するよう構成でき、一般的にＳＣＭ（シングルチップモジュール）またはＭＣＭ（マルチチップモジュール）という名称で呼ばれている。
相互接続モジュールは、集積回路チップを、印刷配線板にある信号線、電力線およびその他コンポーネントに電気的に結合する役目を果たす相互接続を与えるものである。特に、相互接続モジュールは、チップの高密度入出力（Ｉ／Ｏ）を印刷配線板の対応のＩ／Ｏへ再分配する相互接続を与える。電気的な相互接続に加えて、相互接続モジュールは、チップを印刷配線板に機械的に結合する役目も果たし、熱放散や環境保護といったその他の機能も果たす。
低熱膨張係数（ＣＴＥ）（ケイ素について約２．６ｐｐｍ／℃）の集積回路（ＩＣ）を、比較的高ＣＴＥ（＞１５ｐｐｍ／℃）の比較的薄い（＜０．７５ｍｍ）、従って可撓性のパッケージ基板と高温でボンディングした後、基板が低温まで冷やされるにつれて固有の引張り応力および歪がパッケージ内で生じる。これらのいくつかは、２つのコンポーネントのボンディングから直接生じるものである。かかるパッケージにおいて、特定の領域における応力や歪は、基板の誘電体および／または導電体材料にクラックを生じさせるレベルまで増大する。これは、破断による単一の低温への露出後または疲労による繰り返しの露出後に生じる恐れがある。
この状況を改善するために、本発明によれば、相互接続モジュールに、単一構造を形成するために積層された複数の交互の誘電体と金属層を組み込む。積層相互接続構造には、チップと、印刷配線板と、相互接続モジュール内の様々な層との間に導電性相互接続経路を与える数多くのビアおよびパターン化信号層が組み込まれている。相互接続モジュールには、対応のパッドをはんだボールを介してチップとボードにそれぞれ取付けるための接触パッドを画定するチップ取付け面とボード取付け面とが含まれている。チップおよびＰＷＢとの信頼性のある相互接続を促進する熱膨張係数（ＣＴＥ）を示す様々な層を選択する。
米国特許第６，０２１，５６４号明細書 米国特許第５，８８８，６３０号明細書 米国特許第６，０１８，１９６号明細書 米国特許第５，９８３，９７４号明細書 米国特許第５，８３６，０６３号明細書 米国特許第５，７３１，０４７号明細書 米国特許第５，８４１，０７５号明細書 米国特許第５，８６８，９５０号明細書 米国特許第５，８８８，６３１号明細書 米国特許第５，９００，３１２号明細書 米国特許第６，０１１，６９７号明細書 米国特許第６，１０３，９９２号明細書 米国特許第６，１２７，２５０号明細書 米国特許第６，１４３，４０１号明細書 米国特許第６，１８３，５９２号明細書 米国特許第６，２０３，８９１号明細書 米国特許第６，２４８，９５９号明細書
本発明は、クラックを生じる傾向を減じた、あるいはクラックを生じさせる傾向のないフリップチップ集積回路（ＩＣ）パッケージを提供するものである。本発明のフリップチップパッケージは、少なくとも１つのソリッド面（Ｓｏｌｉｄ ｐｌａｎｅ）を、集積回路（ＩＣ、「ダイ」とも呼ばれる）または「ダイシャドウ」の四隅の少なくとも１つの周囲に領域を含むパッケージのボールグリッドアレイ（ＢＧＡ）側に有している。その面に覆われた領域のサイズと形状は、パッケージのその他の設計特徴に基づいて異なる。これらの面は、はんだマスクを用いて面のＢＧＡパッドを画定することにより電力または接地接続として用いてよい。本発明の重要な態様は、ダイコーナー近傍の領域においてＢＧＡ側面に幾何学的不連続性のない領域を提供することである。
本発明の少なくとも一つの実施形態において、積層フリップチップ相互接続パッケージは、チップとボードに、対応するパッドを取付けるための接触パッドを画定するチップ取付け表面とボード取付け表面とを有する基板を含み、基板ボード表面が、チップコーナー近傍のチップ取付け表面領域を覆う少なくとも１つのソリッド面を含む。ソリッド面は誘電体材料を含み、任意で、はんだマスクまたはカバーレイ材料で覆われている。
本発明の少なくとも一つの実施形態において、フリップチップパッケージは少なくとも１つのソリッド面を含んでおり、チップコーナー近傍の領域は、任意ではんだマスクまたはカバーレイ材料で覆われた金属のソリッド面からなっている。
本発明の他の実施形態において、ソリッド面は、ＢＧＡパッドを画定する開口部を有するはんだマスク材料で覆われた金属ソリッド面を含んでいる。
本発明のフリップチップＩＣパッケージのその他の特徴は様々であるが、パッケージは比較的薄いままで可撓性があるのが望ましい。
以下の用語は、本明細書で用いる場合次のような意味である。
１．本明細書で用いる「導電性」という用語は、電気を通すことを意味する。
２．「幾何学的不連続性」という用語は、材料の連続領域を中断する接触パッドや開口部のような特徴部（ｆｅａｔｕｒｅ）のことを意味する。
３．本明細書で用いる「相互接続基板」という用語は、「パッケージ基板」、「可撓性パッケージ基板」、「剛性パッケージ基板」等という用語に相当する。
４．「ソリッド面」という用語は、幾何学的不連続性のない単一材料の領域を意味する。
相互接続モジュール１００には、図１に示すように、積層して、単一相互接続基板１１０（単一材料として図示）を形成する一連の交互の誘電体層と金属層を組み込んでもよい。積層相互接続基板１１０には、チップ１２０と、印刷配線板１３０と、相互接続モジュール内の様々な層との間に導電性相互接続経路を与える数多くのビアおよびパターン化信号層（図示せず）を組み込んでもよい。図３および４は、積層相互接続基板の詳細な概略図である。相互接続モジュールには、それぞれ、はんだボール１２８、１３８を介してチップとボードに、対応するパッドを取付けるための接触パッドを画定するチップ取付け表面１２５とボード取付け表面１３５とが含まれており、チップと相互接続基板、および相互接続基板と印刷配線板（ＰＷＢ）の間に電気および機械接続を与える。様々な層は、チップおよびＰＷＢとの信頼性のある相互接続を促進する熱膨張係数（ＣＴＥ）を有するように選択する。相互接続モジュールはまた、接着剤１４５によりチップ取付け表面１２５の相互接続基板１１０にボンドされている剛化部材１４０も含んでおり、チップは剛化部材の中央に位置している。アンダフィル接着剤（ｕｎｄｅｒｆｉｌｌ ａｄｈｅｓｉｖｅ）１７０を相互接続基板１１０のチップ取付け表面１２５とチップの下部側の間に配置してもよく、こうするとチップ取付けはんだボール１２８が封入される。最後に、蓋アセンブリ１５０を追加の接着層１５５により剛化部材の上側にボンドしてもよい。熱導電性接着剤またはエラストマー１６０材料を、チップ１２０の上部表面と蓋アセンブリ１５０の間に介挿して、操作中にチップにより生成された熱を放散するのを補助することもできる。
低熱膨張係数（ＣＴＥ）（ケイ素について約２．６ｐｐｍ／℃）のＩＣチップ１２０を、比較的高ＣＴＥ（＞１５ｐｐｍ／℃）の比較的薄い（＜０．７５ｍｍ）、従って可撓性のパッケージ基板１１０と高温でボンディングした後、基板が低温まで冷やされるにつれて大きな固有の引張り応力および歪がパッケージ内で生じる。これらの中には、２つのコンポーネントのボンディングから直接生じるものもあるが、直接固有応力または歪みに対応したパッケージ基板の可撓性が抑制または部分的に抑制される場合もある。かかる抑制は、リングや蓋アセンブリ１５０のようなパッケージ内で剛化部材１４０を用いるときに生じ得る。
かかるパッケージ基板において、特定の領域における応力や歪は、基板を構成している誘電体および／または導電体材料にクラックを生じさせるレベルまで増大する。これは、破断による単一の低温への露出後または疲労プロセスによる繰り返しの露出後に生じる恐れがある。
クラックは、＋１２５℃〜−４０℃または−５５℃の間の熱サイクルで相互接続モジュールパーツの２つの領域に形成されることが分かっている。図２ａおよび２ｂに、ＢＧＡ相互接続モジュール２００にクラックが形成される場所の位置を示す。図２ｂは、図２ａの灰色円形領域の拡大図である。図は、ある相互接続モジュールについての基板のＢＧＡ側にあるはんだボールパッド２４０の配列を示している。第１の領域は、ダイコーナー２１０の直ぐ外側であり、ダイ２２０の端部は濃い線で示されており、極端な場合には、ダイの端部に沿って下まで続く。クラック２３０の存在は、ダイのコーナー近傍のはんだボールパッド２４０に示されている。
実験によれば、典型的な疲労プロセスにより形成されたことが立証されている。クラックは、金属特徴部の端部から、最も一般的には金属層（図３の３５０、図４の金属層４４０）近傍の相互接続モジュールのＢＧＡ表面（図３の３０２、図４の４０２）のＢＧＡパッド（図３の３９０、図４の４９０）で始まるのが分かった。クラックは、近接する金属および誘電体層（図３の３４５、３６５および３６６、図４の４３５、４６３および４６４）へと広がっていく。例えば、成長している誘電体クラックは、平面層の前に金属層で信号トレースと接触してトレースにクラックが走って電気的に接続しなくなる。クラックは、図３の金属電力面（３４０）または図４の金属「コア」面（４３０）のようなソリッド面に達するまで進んでいくことが多い。これらの面は、クラックを容易に広げる幾何学的不連続性を有していないため、「クラックストッパ」として作用する。誘電体材料を用いるとクラック停止面を形成することができるが、いくつかの誘電体材料と比べると銅は元々靭性が高いため、銅のような金属が好ましい。
図３は、本発明と組み合わせて用いることのできる相互接続基板の一部の概略図である。図３に、交互に金属層（３２０（パッドおよび／または面）、３２５（信号）、３３０（電力または接地）、３３５（コア）、３４０（電力または接地）、３４５（信号）および３５０（パッドおよび／または面）および誘電体層（３６１、３６２、３６３、３６４、３６５および３６６）を積層することにより製造された７枚の相互接続基板３００を示す。図３に示す金属および誘電体層は、コア金属層３３５の周囲に対称に配置されている。すなわち、コア層３３５の片側に形成された各誘電体または金属層は、コア層の逆側に形成された同じ材料の対応の層を有している。
図３にさらに示す通り、第１のビア３８０は、金属層３２０から誘電体層３６１を通して延在しており、金属層３２５で終わっている。第２のビア３７５は金属層３２５で始まり、誘電体層３６２、３６３、３６４および３６５を通して延在しており、金属層３４５で終わっている。第３のビア３７０は、金属層３４５から誘電体層３６６を通して延在しており、金属層３５０で終わっている。各ビア３７０、３７５、３８０に、超小型電子製造業界で周知である蒸着技術を用いて導電性材料でめっきする。あるいは、各ビア３７０、３７５、３８０を導電性材料で充填して、導電性経路を画定する。当業者であれば、ブラインドビア、埋め込みビアおよびスルービアをはじめとするビアの組み合わせを用いて、ダイ取付け表面３０４のボンドパッド３５７とＢＧＡ取付け表面３０２のボンドパッド３９０の間に電気接続を与えることができることが分かるであろう。
はんだマスク３１０、３１５をチップ取付け表面３０４およびＢＧＡ取付け表面３０２に適用することができる。はんだマスクは、一般的に、充填エポキシ材料で作成されている。各はんだマスク３１０、３１５は、各ビア３７０、３７５、３８０に近接する接触またはボンドパッドを露出させる。例えば、はんだマスク３１０は接触パッド３５７を露出させ、はんだマスク３１５は接触パッド３９０を露出させる。チップに関連してはんだボール３５５を、接触パッド３５７と位置合せして、加熱し、リフローすると、接触パッドと電気および機械ボンドを形成することができる。同様に、ボンドに関連してはんだボール（図示せず）を、接触パッド３９０と位置合せして、加熱し、リフローすると、接触パッドとＰＷＢの間に電気および機械ボンドを形成することができる。
誘電体層３６１、３６２、３６３、３６４、３６５および３６６は、フィラーを含む、または含まない、ポリイミドとポリイミドの積層体、エポキシ樹脂、液晶ポリマー、有機材料、または少なくとも一部がポリテトラフルオロエチレンから構成される誘電体材料のような高温有機誘電体基板材料の積層体から形成してよい。一実施形態において、誘電体層３６１、３６２、３６３、３６４、３６５および３６６は、ポリテトラフルオロエチレン（ＰＴＦＥ）のような有機材料、特に、膨張ＰＴＦＥまたはシアネートエステルおよびエポキシを含浸した「ｅＰＴＦＥ」で作成されている。ＰＴＦＥ材料は、特に、混合シアネートエステル−エポキシ接着剤および無機フィラーを含有する膨張ポリテトラフルオロエチレンマトリックスであってもよい。
金属層３２０、３２５、３３０、３３５、３４０、３４５および３５０は銅から形成されていてもよい。その他の好適な材料は、アルミニウム、金または銀等を用いることもできる。本実施例において、金属層３２０、３２５、３３０、３４０、３４５および３５０はそれぞれ約５〜１４ミクロンの範囲の厚さを有している。一実施例において、各金属層３２０、３２５、３３０、３４５および３５０の厚さは約１２ミクロンである。コア金属層３３５の厚さは約５〜５０ミクロンの範囲である。誘電体層３６１、３６２、３６３、３６４、３６５および３６６の厚さはそれぞれ約２０〜７０ミクロンの範囲である。一実施例において、各誘電体３６１、３６２、３６３、３６４、３６５および３６６層の厚さは約３６ミクロンである。
相互接続基板３００の様々な層を熱および圧力を用いてスタックして積層することができる。例えば、全ての層を同時にスタックへと積層することができる。あるいは、層は、一度に金属コア層３３５に構築したり、各積層工程で追加される１または２枚の追加の層により徐々に構築することができる。積層中、誘電体層３６１、３６２、３６３、３６４、３６５および３６６を溶融およびフローすると、モノリシックバルク誘電体材料３６０が得られる。
スルービアは、相互接続基板３００の積層に続いて形成することができる。特に、ビアは、例えば、米国特許第６，０２１，５６４号明細書に記載された通り、ドリル加工またはレーザーアブレーションプロセスにより形成することができる。積層後、はんだマスク３１０および３１５を相互接続基板３００に追加する。はんだマスク３１０および３１５をパターン化して、それぞれチップ３５５およびＰＷＢ（図示せず）からはんだボールを受ける接触パッド３５７、３９０を画定する。
図４は、本発明と組み合わせて用いることのできる相互接続基板の一部の概略図である。図４に、交互の一連の金属層（４２０、４２５、４３０（コア）、４３５、４４０）および誘電体層（４６１、４６２、４６３、４６４）を積層することにより製造された５層相互接続基板４００を示す。図４に示す金属および誘電体層は、コア金属層４３０の周囲に対称に配置されている。すなわち、コア層４３０の片側に形成された各誘電体または金属層は、コア層の逆側に形成された同じ材料の対応の層を有している。
図４にさらに示す通り、第１のビア４８０は、金属層４２０から誘電体層４６１を通して延在しており、金属層４２５で終わっている。第２のビア４７５は金属層４２５で始まり、誘電体層４６２、４６３を通して延在しており、金属層４３５で終わっている。第３のビア４７０は、金属層４３５から誘電体層４６４を通して延在しており、金属層４４０で終わっている。各ビア４７０、４７５、４８０に、超小型電子製造業界で周知である蒸着技術を用いて導電性材料でめっきする。あるいは、各ビア４７０、４７５、４８０に導電性材料を充填して導電性経路を画定する。当業者であれば、ブラインドビア、埋め込みビアおよびスルービアをはじめとするビアの組み合わせを用いて、ダイ取付け表面４０４のボンドパッド４５７とＢＧＡ取付け表面４０２のボンドパッド４９０の間に電気接続を与えることができることが分かるであろう。
はんだマスク４１０、４１５は、チップ取付け表面４０４およびＢＧＡ取付け表面４０２に適用することができる。各はんだマスク４１０、４１５は、各ビア４７０、４８０に近接する接触またはボンドパッドを露出させる。例えば、はんだマスク４１０は接触パッド４５７を露出させ、はんだマスク４１５は接触パッド４９０を露出させる。チップに関連してはんだボール４５５を、接触パッド４５７と位置合せして、加熱し、リフローすると、接触パッドと電気および機械ボンドを形成することができる。同様に、ボンドに関連してはんだボール（図示せず）を、接触パッド４９０と位置合せして、加熱し、リフローすると、接触パッドとＰＷＢの間に電気および機械ボンドを形成することができる。
誘電体層４６１、４６２、４６３、４６４は、フィラーを含む、または含まない、ポリイミドおよびポリイミド積層体、エポキシ樹脂、液晶ポリマー、有機材料、または少なくとも一部がポリテトラフルオロエチレンから構成される誘電体材料のような高温有機誘電体基板材料の積層体から形成してよい。一実施形態において、誘電体層４６１、４６２、４６３、４６４は、ポリテトラフルオロエチレン（ＰＴＦＥ）のような有機材料、特に、膨張ＰＴＦＥまたはシアネートエステルおよびエポキシを含浸した「ｅＰＴＦＥ」で作成されている。ＰＴＦＥ材料は、特に、混合シアネートエステル−エポキシ接着剤および無機フィラーを含有する膨張ポリテトラフルオロエチレンマトリックスであってもよい。
金属層４２０、４２５、４３０、４３５、４４０は銅から形成されていてもよい。その他の好適な材料は、アルミニウム、金または銀等を用いることもできる。本実施例において、金属層４２０、４２５、４３０、４４０はそれぞれ約５〜１４ミクロンの範囲の厚さを有している。一実施例において、各金属層４２０、４２５、４３５および４４０の厚さは約１２ミクロンである。コア金属層４３０の厚さは約５〜５０ミクロンの範囲である。誘電体層４６１、４６２、４６３、４６４の厚さはそれぞれ約２０〜７０ミクロンの範囲である。一実施例において、各誘電体４６１、４６２、４６３、４６４層の厚さは約３６ミクロンである。
相互接続基板４００の様々な層を熱および圧力を用いてスタックして積層することができる。例えば、全ての層を同時にスタックへと積層することができる。あるいは、層は、一度に金属コア層４３０に構築したり、各積層工程で追加される１または２枚の追加の層により徐々に構築することができる。積層中、誘電体層４６１、４６２、４６３、４６４は溶融およびフローして、モノリシックバルク誘電体材料４６０が得られる。
スルービアは、相互接続基板４００の積層に続いて形成することができる。特に、ビアは、例えば、米国特許第６，０２１，５６４号明細書に記載された通り、ドリル加工またはレーザーアブレーションプロセスにより形成することができる。積層後、はんだマスク４１０および４１５を相互接続基板４００に追加する。はんだマスク４１０および４１５をパターン化して、それぞれチップ４５５およびＰＷＢ（図示せず）からはんだボールを受ける接触パッド４５７、４９０を画定する。
相互接続基板３００または４００は、「フリップチップ」集積回路を受け入れることができる。フリップチップ装着では、はんだボールをダイ（例えば、チップ）に置き、チップを裏返し、チップを相互接続基板３００または４００のような基板の接触パッドと位置合せし、はんだボールを炉内でリフローして、チップと基板の間にボンディングを作成する。このやり方だと、接触パッドは、ワイヤボンディングやテープ自動化ボンディング（ＴＡＢ）技術のように周囲に限定されず、全チップ表面を覆うように分散される。その結果、Ｉ／Ｏおよび利用可能な電力／接地端子の最大数が増大し、信号および電力／接地相互接続は、チップにより有効になされる。
当業者であれば、上記の実施形態を反映する種類の相互接続基板は、埋め込みキャパシタ層、金属層、誘電体層等をはじめとする追加の層を含有してもよいことが分かるはずである。最終相互接続モジュールの要件に応じて誘電体および金属層の少ない相互接続基板を製造することも可能である。
ダイコーナーのクラックは、剛性のリングおよび／または蓋により課される機械的制約から主に形成される。図５ａに示すように、アセンブリプロセス中様々な接着材料をゲル化および硬化するのに用いるのに近い高温で、組み立てたモジュール５００ａはたいてい応力のない状態にある。しかしながら、図５ｂに示すように、低温まで冷やすと、ダイ５１０ｂと組立てモジュール５００ｂのその他のコンポーネントの間、特にダイと相互接続基板５２０ｂの間のＣＴＥに不一致があると、パッケージが下方に凹の形状となる。しかしながら、剛性のリング５３０は、これを防ぎ、その代わりに、覆う基板の領域を平らな形状に保持する。ダイの下にある領域の下方への凹断面と、剛性のリングの広く平らな断面の間の変わり目には、図５ｂに概略を示すようにダイと剛性リングの間にギャップが生じる。短い距離の形状のこの変化により、基板のＢＧＡ側５４０では引張り曲げ歪が生成される。ｘ方向とｙ方向の両方に同じ曲率があるため、ダイコーナー５５０近傍領域にはこのことは特に当てはまる。
形状変化が急であればあるほど、ダイコーナーに、そしてダイ５１０と補強材リング５３０の間のギャップ５６０に存在する歪が多くなる。逆に、形状の変化が徐々に起こると、歪は減少する。従って、問題を軽減するために採ることのできる一つのやり方は、ダイと補強材リングの間の間隔を広げることである。ダイと補強材リングの間の間隔が広くなればなるほど、限界歪が低くなる。限界歪みが低くなると、より小さなソリッド面領域を用いることができる。
例えば、デラウェア州ニューアークのＷ．Ｌ．ゴア・アンド・アソシエーツ（Ｗ．Ｌ． Ｇｏｒｅ ａｎｄ Ａｓｓｏｃ．，Ｎｅｗａｒｋ，ＤＥ）よりマイクロラム（ＭＩＣＲＯＬＡＭ）という商品名で入手可能な膨張ポリテトラフルオロエチレン誘電体材料を用いた基板の場合は、この限界歪を計算するためにマイクロラム（ＭＩＣＲＯＬＡＭ）誘電体の機械的特性を考慮しなければならない。第１に、マイクロラム（ＭＩＣＲＯＬＡＭ）の曲げ破断歪を測定したところ０．４７％±０．１５％であった。第２に、マイクロラム（ＭＩＣＲＯＬＡＭ）の破壊靭性を測定し、図６に温度の関数として示してある。最後に、材料の疲労特性を測定した。図７に示してある。
データによれば、応力強さへのべき法則依存が示されている。
Figure 2006501652
 式中、Ｎｆは不合格サイクルであり、ＫＩは応力強さ因子であり、ＫＩＣは限界応力強度または破断靭性である。
エレクトロニクス業界で必要とされる保存サイクル対不合格要件は１００００サイクルである。図７より、ＫＩ／ＫＩＣ比は約０．７となる。ＫＩ∝σ１∝ε１（等方性均一材料について）を実現するには、局所歪を破断歪の０．７未満または０．３３％に維持しなければならない。
図８に、７枚の金属層パッケージ基板の９ｍｍ×９ｍｍ片の詳細な有限要素モデルを示す。図８のモデルに均一な二軸歪を与えたときの、単一ＢＧＡパッド周囲のＢＧＡ側誘電体における応力を図９に示す。高歪の領域は、白色リング１０１０により示されるように、ＢＧＡパッド１０００の端部のすぐ周囲に存在している。図１０に、この高応力領域の局所化度を示す。高応力または歪の領域は、僅か、幅約７５μｍ、深さ約２５μｍである。この領域の高応力または歪の規模は、公称応力または歪の約２倍である。
ダイコーナー領域のマイクロラム（ＭＩＣＲＯＬＡＭ）誘電体材料のクラックは、０．１７％未満の公称歪を維持することにより排除できることが分かっており、ダイコーナークラック問題の可能な解決策を与えることができる。しかしながら、ＢＧＡパッドまたはその他の幾何学的不連続性により生じた歪濃度が存在しない場合には、熱サイクル中クラックを形成することなく公称応力を０．３４％と高くさせることができる。
本発明によれば、ダイコーナー近傍の領域においてＢＧＡ取付け面に幾何学的に不連続でない領域が提供される。これは、１つ以上のダイコーナー近傍のＢＧＡ取付け表面領域が、任意で、はんだマスクやカバーレイ材料のソリッド層で覆われた誘電体材料のソリッド面からなる実施形態によりなされる。
他の実施形態において、１つ以上のダイコーナー近傍の領域は、任意で、はんだマスクやカバーレイ材料のソリッド層で覆われた金属のソリッド面からなる。
さらに他の実施形態において、１つ以上のダイコーナー近傍の領域は、ＢＧＡパッドを画定するために形成される開口部を有するはんだマスクで覆われた金属のソリッド面からなる。本実施形態は、領域を機能性としながら、ダイコーナー近傍のソリッド面領域の利点を与えるものである。たいていの金属はたいていの誘電体材料に比べて高い強度と延性を有しているため、誘電体面よりも金属面を用いるのがより望ましい。カバーはんだマスクの開口部に金属面を用いると望ましい。この理由は、第１に、パッド位置のいくつかを用いて、ＰＷＢに機械的な相互接続（より高い剛性および支持）を形成できるためである。第２に、金属面に結合されたこれらのパッド位置を用いて電力または接地への電気的接続を作成することができ、有益なＩ／Ｏ接続の完全な損失が排除されるからである。これによって、パッケージの寸法の増大、およびメーカーとユーザの両方にとって最終的なコストの増大を排除するのに役立つ。
ソリッド面の側面寸法は、ダイサイズおよび厚さ、基板厚さ、誘電体材料特性、補強材厚さおよび材料、ダイ−補強材ギャップ、蓋厚さおよび材料、アンダフィル特性（モジュラス、ガラス遷移温度、ゲル温度等）等に応じて異なる。
有限要素モデルを用いて、ソリッド面の適正なサイズを求めることができる。図１１に、１８．５ｍｍのダイおよび１．０ｍｍの厚さの蓋を備え、ダイ−補強材間隔（３ｍｍ（図１１ａ、５ｍｍ（図１１ｂ）および７ｍｍ（図１１ｃ））を有する４０ｍｍ平方のパッケージのモデルからの結果を示す。高歪領域１２１０は、クラックが生じる限界歪みより歪みの大きいダイコーナー１２００近傍にある。本明細書に記載された本発明の態様によれば、最終相互接続モジュールの組立て、試験または使用中に、幾何学的不連続性によってクラックが生じる場合に、ソリッド面の領域を調整したり、位置を決めることができる。ソリッド面の端部は、高歪み領域を超えて延在しているのが好ましい。というのは、ソリッド面の端部自身が不連続で、限界歪みを超えるとクラックを生じ始めるからである。この特定の分析のために、限界歪みレベルは、マイクロラム（ＭＩＣＲＯＬＡＭ）誘電体材料についての実験破壊歪みの９５％信頼区間の１／３、すなわち０．１１％に等しい値に設定した。
図１１ａ〜１１ｃから分かる通り、ダイ−補強材ギャップが増大すると、必要な面の領域はかなり収縮する。本明細書に記載した本発明の態様によれば、一般設計規則を作成することができ、各設計について、完全な詳細の有限要素モデルの必要性が減じるためこれらＩＣパッケージの設計が簡素化される。
少なくとも１つの実施形態において、金属面をＢＧＡパッド層の１つ以上のダイコーナー（例えば、図３の金属層３５０、または、例えば、図４の金属層４４０）に配置する。各金属面は、以下の式により定義されるサイズおよび形状の楕円領域と接触する全ＢＧＡパッドを含んでいる。
Figure 2006501652
 式中、ｘおよびｙはミリメートル単位である。要素ａおよびｂは図１２に示すように測定値である。同じく図１２に示すように、この楕円の中心は、ダイコーナー１２１０を二分して、ダイ補強材リング１２５０の出発端部まで延在する線と一致する楕円の短軸と対角線に沿ってダイコーナーから外へ距離「ｄ」に位置している。ダイ補強材リング１２５０は金属または誘電体で作成してよい。いくつかのパラメータは、ソリッド面材料が金属か誘電体かによって異なる。高歪み領域はまた、ソリッド面を含む材料に応じて異なる。図１２に、１つのダイコーナー領域の楕円領域を示す。この楕円領域の外側にあるパッケージのＢＧＡの平均応力レベルは、通常の熱サイクル条件下でクラックが始まる、または広がるのに十分なレベルに達していない。
ａ、ｂおよびｄの値は、以下の表に示すようにダイと補強材リング（図１２のＳ）の間の間隔により変わる。
Figure 2006501652
実際に適用する際は、ダイコーナーがＢＧＡパッド位置と一致している場合には、ソリッド面はダイ端部およびダイの下の一列を超えて少なくとも２列のＢＧＡに等しい距離延在していなければならない。
図１３ａに、ダイ端部１３２０の交点で形成されたダイコーナー１３１０近傍のＢＧＡパッド層領域を覆うソリッド面の実施形態を示す。本実施形態において、ソリッド面は、ダイコーナーおよびその周囲にＢＧＡパッド層のパターン化されていない領域１３３０（すなわち、はんだボールパッド１３４０のない）を提供することにより形成されている。
図１３ｂに、図１３ａに示したのと同様の他の実施形態を示す。しかしながら、図１３ｂにおいては、パターン化されていない領域１３３０は、チャネル１３３５によりＢＧＡパッド層の残りからは物理的に分離されている。チャネル１３３５は、ＢＧＡパッド層から材料を除去する、または材料形成ＢＧＡパッド層が蒸着されるときにチャネルをマスキングすることにより形成される。
ソリッド面はまた、パターン化されていない材料の層を１つ以上のダイコーナーおよびその周囲でＢＧＡパッド層（ＢＧＡパッド層がパターン化されていてもいなくても）に加えることによっても形成される。追加の層は、ダイの下で延在しても、ダイコーナーおよびダイ端部の近接部分に隣接していてもよい。層は金属または誘電体材料である。
上述した金属面を組み込んだもの（パッケージＡ）と組み込まなかったもの（パッケージＢ）の２つのパッケージを設計、製造および組み立てた。クラック減少特徴以外は、それらは同一であった。両者共１０．６ｍｍ×１２．０ｍｍのダイと７枚の金属層基板を用いた。両者の内部回路は同一であったが、パッケージＡのＢＧＡ側金属層レイアウトには上述した通りに設計したダイコーナーに金属面を用いたが、パッケージＢにはなかった。さらに、パッケージＡには、ダイ補強材ギャップ６．６ｍｍ×６．９ｍｍを与える大きな開口部と、厚さ０．５ｍｍの蓋を備えた補強材を用いた。パッケージＢには、２．８ｍｍ×３．５ｍｍのダイ−補強材ギャップを与える開口部および厚さ１．０ｍｍの蓋を備えた補強材を用いた。このように、パッケージＡには本発明の４つの金属面を用いたが、パッケージＢには用いなかった。
両パッケージの試料を同じ組立て手順書を用いてダイと共に組み立てた。組立て後、１２５℃〜５５℃で１５００サイクルの熱サイクルを試料に施した。熱サイクル後、パッケージＡは、調べた３５個の試料についてＢＧＡ側誘電体にクラックを示さなかった。一方、パッケージＢでは３５個の試料中９個にダイコーナーのクラックが目視された。
本発明の様々な実施形態について説明してきたが、これらおよびその他の実施形態は添付の特許請求の範囲に含まれる。例えば、本明細書に記載した本発明の実施形態は、以下の米国特許第に記載された追加の構造またはプロセスのいずれかと組み合わせて用いてもよい。米国特許第５，８８８，６３０号明細書、米国特許第６，０１８，１９６号明細書、米国特許第５，９８３，９７４号明細書、米国特許第５，８３６，０６３号明細書、米国特許第５，７３１，０４７号明細書、米国特許第５，８４１，０７５号明細書、米国特許第５，８６８，９５０号明細書、米国特許第５，８８８，６３１号明細書、米国特許第５，９００，３１２号明細書、米国特許第６，０１１，６９７号明細書、米国特許第６，０２１，５６４号明細書、米国特許第６，１０３，９９２号明細書、米国特許第６，１２７，２５０号明細書、米国特許第６，１４３，４０１号明細書、米国特許第６，１８３，５９２号明細書、米国特許第６，２０３，８９１号明細書および米国特許第６，２４８，９５９号明細書。
代表的な組立相互接続モジュールの概略断面図である。 相互接続モジュールのクラック形成領域の概略図である。 相互接続モジュールのクラック形成領域の概略図であり、２ａに示した領域の分解立体図である。 ７枚の金属層相互接続基板の概略断面図である。 ７枚の金属層相互接続基板の概略断面図である。 冷却の際の相互接続モジュールの変形挙動を示す概略断面図である。 冷却の際の相互接続モジュールの変形挙動を示す概略断面図である。 マイクロラム（ＭＩＣＲＯＬＡＭ）誘電体材料の温度の関数としての破壊靭性を示すグラフである。 相互接続基板に用いるマイクロラム（ＭＩＣＲＯＬＡＭ）誘電体材料の疲労挙動を示すグラフである。 相互接続基板の詳細な有限要素モデルジオメトリである。 ボンドパッド周囲の相互接続基板のＢＧＡ側誘電体層における最大主歪の詳細な有限要素モデルジオメトリである。 ＢＧＡボンドパッド周囲の応力集中プロフィールを示すグラフである。 ソリッドダイコーナー面の相対的に望ましいサイズおよび形状に対するダイス補強材ギャップのサイズの影響の有限要素モデルである。 ソリッドダイコーナー面の相対的に望ましいサイズおよび形状に対するダイス補強材ギャップのサイズの影響の有限要素モデルである。 ソリッドダイコーナー面の相対的に望ましいサイズおよび形状に対するダイス補強材ギャップのサイズの影響の有限要素モデルである。 ダイコーナーに対するソリッドダイコーナー面の望ましいサイズおよび位置を求めるためのダイコーナー面設計規則を示す。 チップ取付け表面のパターン化されていない領域の形でダイコーナーのソリッド面を示す。 チップ取付け表面のパターン化されていない領域の形でダイコーナーのソリッド面を示す。

Claims (8)

  1. チップとボードに、対応するパッドを取付けるための接触パッドを画定するチップ取付け表面とボード取付け表面とを有する基板を含み、前記基板ボード取付け表面が、少なくとも１つのチップコーナー近傍の前記チップ取付け表面領域を覆う少なくとも１つのソリッド面を含み、前記ソリッド面が誘電体材料を含む積層フリップチップ相互接続パッケージ。
  2. 前記誘電体材料が、はんだマスクおよびカバーレイ材料から選択される材料の層で覆われている、請求項１に記載の積層フリップチップ相互接続パッケージ。
  3. 前記材料の層が、ポリイミド、ポリテトラフルオロエチレンならびにシアネートエステルおよびエポキシを含浸させた膨張ポリテトラフルオロエチレンからなる群より選択される、請求項２に記載の積層フリップチップ相互接続パッケージ。
  4. チップとボードに、対応するパッドを取付けるための接触パッドを画定するチップ取付け表面とボード取付け表面とを有する基板を含み、前記基板ボード表面が、前記チップコーナー近傍の前記チップ取付け表面領域を覆う少なくとも１つのソリッド面を含み、前記ソリッド面が金属を含む、積層フリップチップ相互接続パッケージ。
  5. 前記金属が、銅、銀、金およびアルミニウムからなる群より選択される、請求項４に記載の積層フリップチップ相互接続パッケージ。
  6. 前記金属が、はんだマスクおよびカバーレイ材料から選択される材料の層で覆われている、請求項４に記載の積層フリップチップ相互接続パッケージ。
  7. 前記材料の層が、ポリイミド、ポリテトラフルオロエチレンならびにシアネートエステルおよびエポキシを含浸させた膨張ポリテトラフルオロエチレンからなる群より選択される、請求項６に記載の積層フリップチップ相互接続パッケージ。
  8. 前記はんだマスクが、ボールグリッドアレイパッドを画定する複数の開口部を有している、請求項４に記載の積層フリップチップ相互接続パッケージ。

JP2004540216A 2002-09-27 2003-09-24 耐クラック性の相互接続モジュール Pending JP2006501652A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41446102P 2002-09-27 2002-09-27
US10/668,881 US20040104463A1 (en) 2002-09-27 2003-09-23 Crack resistant interconnect module
PCT/US2003/030060 WO2004030096A2 (en) 2002-09-27 2003-09-24 Crack resistant interconnect module

Publications (2)

Publication Number Publication Date
JP2006501652A true JP2006501652A (ja) 2006-01-12
JP2006501652A5 JP2006501652A5 (ja) 2006-11-02

Family

ID=32045287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004540216A Pending JP2006501652A (ja) 2002-09-27 2003-09-24 耐クラック性の相互接続モジュール

Country Status (8)

Country Link
US (1) US20040104463A1 (ja)
EP (1) EP1543559A2 (ja)
JP (1) JP2006501652A (ja)
KR (1) KR20050075340A (ja)
CN (1) CN1685505A (ja)
AU (1) AU2003275208A1 (ja)
TW (1) TW200421563A (ja)
WO (1) WO2004030096A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9566361B2 (en) 2010-03-31 2017-02-14 Incorporated Administrative Agency, National Agriculture And Food Research Organization Method for catalyzing a fenton reaction

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298196A (ja) * 2002-04-03 2003-10-17 Japan Gore Tex Inc プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
DE60233077D1 (de) * 2002-08-09 2009-09-03 Fujitsu Microelectronics Ltd Halbleiterbauelement und verfahren zu seiner herstellung
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
FI20051228L (sv) * 2005-12-01 2007-07-27 Zipic Oy Komponentlåda med mikrokrets
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
KR101184375B1 (ko) * 2010-05-10 2012-09-20 매그나칩 반도체 유한회사 패드 영역의 크랙 발생을 방지하는 반도체 장치 및 그 제조 방법
US20130027894A1 (en) * 2011-07-27 2013-01-31 Harris Corporation Stiffness enhancement of electronic substrates using circuit components

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US4890194A (en) * 1985-11-22 1989-12-26 Texas Instruments Incorporated A chip carrier and mounting structure connected to the chip carrier
US6210862B1 (en) * 1989-03-03 2001-04-03 International Business Machines Corporation Composition for photoimaging
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
EP0797084B1 (de) * 1996-03-23 2001-01-17 Endress + Hauser GmbH + Co. Verfahren zum Herstellen von kapazitiven, in Nullpunkt-Langzeit-Fehlerklassen sortierten Keramik-Absolutdruck-Sensoren
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
AU5238898A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
WO1998020533A2 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9566361B2 (en) 2010-03-31 2017-02-14 Incorporated Administrative Agency, National Agriculture And Food Research Organization Method for catalyzing a fenton reaction
US9566360B2 (en) 2010-03-31 2017-02-14 Incorporated Administrative Agency National Agriculture And Food Research Organization Fenton reaction catalyst using coffee grounds or tea dregs as raw material

Also Published As

Publication number Publication date
EP1543559A2 (en) 2005-06-22
KR20050075340A (ko) 2005-07-20
WO2004030096A2 (en) 2004-04-08
AU2003275208A8 (en) 2004-04-19
WO2004030096A3 (en) 2004-06-17
US20040104463A1 (en) 2004-06-03
AU2003275208A1 (en) 2004-04-19
CN1685505A (zh) 2005-10-19
TW200421563A (en) 2004-10-16

Similar Documents

Publication Publication Date Title
US6933619B2 (en) Electronic package and method of forming
KR101131138B1 (ko) 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US6399892B1 (en) CTE compensated chip interposer
US6756685B2 (en) Semiconductor device
US6696757B2 (en) Contact structure for reliable metallic interconnection
CN110060962B (zh) 可靠的表面安装整体功率模块
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US20040099958A1 (en) Crack resistant interconnect module
US20050230797A1 (en) Chip packaging structure
US6317331B1 (en) Wiring substrate with thermal insert
KR19980079654A (ko) 집적 회로 칩 패키지
KR20010031110A (ko) 마이크로전자 패키지를 열적으로 향상시키는 방법 및 구조체
US7410827B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic instrument
US6815830B2 (en) Semiconductor device and method of manufacturing the same, circuit board and electronic instrument
US7504718B2 (en) Apparatus and methods for constructing balanced chip packages to reduce thermally induced mechanical strain
JP2006501652A (ja) 耐クラック性の相互接続モジュール
US7253504B1 (en) Integrated circuit package and method
JP2005011978A (ja) 半導体装置
JP2004179647A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
US10314166B2 (en) Printed wiring board
US20030201544A1 (en) Flip chip package
JP3434228B2 (ja) エリアアレイ電極型デバイスおよびそれを実装する配線基板構造
JP4654971B2 (ja) 積層型半導体装置
KR100328251B1 (ko) 패키지 기판

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100112