CN1685505A - 防裂互联模块 - Google Patents

防裂互联模块 Download PDF

Info

Publication number
CN1685505A
CN1685505A CNA038227789A CN03822778A CN1685505A CN 1685505 A CN1685505 A CN 1685505A CN A038227789 A CNA038227789 A CN A038227789A CN 03822778 A CN03822778 A CN 03822778A CN 1685505 A CN1685505 A CN 1685505A
Authority
CN
China
Prior art keywords
chip
lamination
encapsulation
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA038227789A
Other languages
English (en)
Inventor
R·E·戈雷尔
M·F·西尔维斯特
D·R·斑克斯
M·D·赫尔科比
W·V·巴拉德
K·希罗萨瓦
S·萨图
T·基缪拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1685505A publication Critical patent/CN1685505A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

一种叠层的倒装片互联封装包括一个衬底，该衬底具有限定用于与芯片和电路板上相应焊盘连接的接触焊盘的芯片连接表面和电路板连接表面，其特征在于，此衬底板表面包括至少一个覆盖在至少一个芯片角附近的该芯片连接表面区域的固体平面。在一个实施例中，此固体平面包括一种任选地覆盖着阻焊掩模或涂覆层材料的介质材料。在一个替换实施例中，此固体平面包括一种可选地覆盖着阻焊掩模或涂覆层材料的金属。

Description

防裂互联模块
                     技术领域
本发明涉及用于集成电路芯片的互联模块。
                     背景
在半导体行业多层互联模块被广泛用于机械地支撑集成电路芯片和电气地连接此芯片到印刷线路板。互联模块可配置成支撑单个芯片或多个芯片，且一般用名称SCM(单芯片模块)或MCM(多芯片模块)来标识。
互联模块提供用于把集成电路芯片电气地耦合到信号线、电源线和印刷线路板承载的其他组件的互联。尤其是，互联模块提供把芯片的密实封装的输入和输出(I/Os)重新分配到对应印刷线路板上I/Os的互联。除了电气地互联外，互联模块一般适用于把芯片机械地耦合到印刷线路板，且可以执行诸如热消散和环境保护的其他功能。
把低热膨胀系数(CTE)(对硅来说～2.6ppm/℃)的集成电路(IC)与相对薄(＜0.75mm＝、因而柔韧的、在气温升高时具有相对高的CTE(＞15ppm/℃)的封装衬底接合在一起之后，当衬底冷却到较低温度时，在封装中显现显著的固有拉张应力和应变。这些中的某些可能直接起因于二个组件的接合。在这样的封装中，特殊区域中的应力和应变可能上升至导致衬底介质和/或导体材料中的裂纹的程度。这可能发生通过裂纹单次低温曝光之后，或反复经受通路疲劳之后。
为了改善这种状况，根据本发明的互联模块包括叠层在一起形成单元结构的多个交互的介质和金属层。叠层的互联结构可包括多个提供芯片、印刷线路板和互联模块中各种层之间导互联路径的通孔和电加图案信号层。互联模块包括限定用于通过焊球分别连接到芯片和电路板上相应焊盘的接触焊盘的芯片连接和电路板连接表面。选择各种层来显示促进与芯片和PWB可靠互联的热膨胀系数(CTE)。
                     概述
本发明提供一种具有降低或不存在产生裂纹趋势的倒装片集成电路(IC)封装。本发明的倒装片封装包括至少一个在包围此集成芯片(IC，也称为“小芯片”或“小芯片阴影”)的4个角中至少一个角周围区域的封装衬底的球形网格阵列(BGA)面上的固体平面。平面所覆盖的区域的大小和形状，基于封装的其他设计特点而变化。通过使用阻焊掩模来限定平面上的BGA焊盘，这些平面可用作电源连接或接地。本发明的一个重要方面是，它提供一个在芯片角附近区域中BGA侧面没有几何不连续性的区域。
在本发明的至少一个实施例中，叠层的倒装片互联封装包括一个衬底，该衬底具有限定用于连接到芯片和电路板上相应焊盘的接触焊盘的芯片连接表面和电路板连接表面的衬底，其特征在于，此衬底电路板表面包括至少一个复盖在芯片角附近芯片连接表面区域的固体平面。此固体平面包括任选地覆盖着阻焊掩模或涂复层材料的介质材料。
在本发明的至少一个实施例中，倒装片封装包括至少一个固体平面，其特征在于，芯片角附近区域由随机地覆盖着阻焊掩模或涂复层材料的金属固体平面组成。
在本发明的另一个实施例中，固体平面包括覆盖着阻焊掩模材料的金属固体平面，所述阻焊掩模具有限定BGA焊盘的开口。
本发明倒装片IC封装的其他特点可能变化，然而理想的是此封装保持相对的薄和柔韧。
下面的术语在此使用具有这些意义：
1.术语“传导性”在此使用意味着电传导性。
2.术语“几何不连续性”意味着诸如中断材料的连续区域的接触焊盘或开口的特点。
3.术语“互联衬底”在此使用等价于术语“封装衬底”、“柔韧封装衬底”、“刚性封装衬底”和类似的。
4.术语“固体平面”意味着没有几何不连续性的单个材料的区域。
                     附图简述
图1是典型已装配互联模块的横截面示意图。
图2a和2b是互联模块上裂纹组成区域的示意图；2b是图2a所示区域的展开图。
图3是7层金属层互联衬底的横截面表示的示意图。
图4是7层金属层互联衬底的横截面表示的示意图。
图5a和5b是说明在冷却时互联模块的变形状态的横截面示意图。
图6是显示MICROLAM介质材料的断裂韧度作为温度函数的图形。
图7是显示用于互联衬底的MICROLAM介质材料的疲劳状态的图形。
图8是互联衬底的详细有限元素模型轮廓。
图9是围绕连接焊盘的互联衬底的BGA侧介质层中最大主要应变的详细有限元素模型轮廓。
图10是显示围绕BGA连接焊盘的应力集中分布图的图形。
图11a到11c是在固体小芯片角平面的相对理想的尺寸和形状上小芯片加强板间隔的大小效果的有限元素模型。
图12说明用于确定相对于芯片的角，固体小芯片角平面的理想大小和位置的小芯片角平面设计规则。
图13a和13b说明在芯片角以芯片连接表面的未加图案区域的形式的固体平面。
                     详细描述
如图1所示，互联模块100可包括叠层在一起以形成单元互联衬底110(描述为单个材料)的一系列交互介质和金属层。叠层的互联衬底110可包括许多在芯片120、印刷线路板130和互联模块内的各层之间提供传导互联路径的通孔和加图案信号层(未显示)。图3和图4是叠层互联衬底的详细示意图。互联模块包括芯片连接表面125和电路板连接表面135，限定了用于分别通过焊球128、138连接到在芯片和电路板上相应焊盘的接触焊盘，以在芯片和互联衬底以及互联衬底和印刷线路板(PWB)之间提供电气和机械连接。选择各种层使其具有促进芯片和PWB之间的可靠互联的低热膨胀系数(CTE)。互联模块还可包括在芯片连接表面125上用接合剂接合到互联衬底110的加强分层140，以使芯片位于加强分层中间。底层填料接合剂170可放置于互联衬底110的芯片连接表面125和芯片底面之间，因此包裹着芯片连接焊球128。最后，盖状组件150可通过附加接合层155接合到加强分层的顶面。热导接合剂或弹性体160材料将可插在芯片120的顶面和盖状组件150之间，来帮助耗散芯片运作时产生的热量。
把低热膨胀系数(CTE)(对硅来说～2.6ppm/℃)的集成电路(IC)与相对薄(＜0.75mm＝，因而柔韧的、在气温升高时具有相对高的CTE(＞15ppm/℃)的封装衬底接合在一起之后，当衬底冷却到较低温度时，在封装中显现显著的固有拉张应力和应变。这些中的某些可能直接起因于二个组件的接合。其他可能起因于抑制或部分抑制封装衬底响应这些直接固有应力和应变的挠曲。这样的抑制可在封装中使用如环或盖状组件150这样的加强分层140的时候发生。
在这样的封装衬底中，特殊区域中的应力或应变可能上升至导致制作衬底的介质和/或传导材料中裂纹的水平。这可能发生在通过裂纹单个低温曝光之后，或反复经受通路疲劳之后。
在+125℃和-40℃或-55℃之间的热周期变化上，在互联模块部件的两个区域发现形成裂纹。图2a和2b显示裂纹在BGA互联模块200上形成的位置图。图2b是在图2a中灰色圆形区域的展开图。图显示了对所给的互联模块在衬底BGA侧上的焊球焊盘240矩阵。第一个区域正好在小芯片角210的外面，其中芯片220的边缘用黑线显示，在某些极端情况下，会沿着小芯片边缘跑下来。在接近小芯片角的焊球焊盘240处显示裂纹230的存在。
实验证据表明裂纹由传统疲劳过程形成。裂纹被发现从金属部件，通常是邻近金属层(图3中的350和图4中金属层440)在互联模块(图3中的302和图4中的402)的BGA表面上的BGA焊盘(图3中的390和图4中的490)的边缘开始。他们能延伸入邻近金属和介质层(图3中的345、365、366和图4中的435、463和464)。例如，如果发展着的介质裂纹在平面层前面的金属层遇到信号迹线，则迹线能依次开裂，形成电子开路。裂纹经常延伸，直至他们到达如图3中金属电源平面(340)或图4中金属“核心”平面的固体平面。这些平面担当“裂纹终结处”，因为他们没有允许裂纹轻易延伸的几何不连续性。介质材料能被用于形成裂纹终结平面，但通常选择如铜的金属，因为与某些介质材料相比，铜具有固有更高的坚硬性。
图3是在此描述的发明可能使用的一个可能的互联衬底的一部分的示意图。图3显示了一个7层互联衬底300，由交互的一系列金属层(320(焊盘和/或平面)、325(信号)、330(电源或接地)、335(核心)、340(电源或接地)、345(信号)和350(焊盘和/或平面))和介质层(361、362、363、364、365和366)叠层而成。图3所示的金属和介质层围绕核心金属层335对称地设置。即形成每个在核心层335的一侧的介质或金属层都有形成在核心层的对侧的相同材料组成的对应层。
如图3中进一步所示，第一个通孔380从金属层320延伸穿过介质层361，并终止在金属层325。第二个通孔375起始于金属层325并延伸穿过介质层362、363、364和365，终止在金属层345。第三个通孔370从金属层345延伸穿过介质层366，并终止在金属层350。每个通孔370、375、380都使用微电子制造业中熟知的任何淀积技术用传导材料涂复。可替换地，每个通孔370、375、380都填充了导电材料来限定传导路径。业内的熟练技术人员将认识到任何通孔的组合，包括盲孔、埋孔和穿透孔，能被用于在小芯片连接表面304的接合焊盘357和BGA连接表面302的接合焊盘390之间提供电连接。
阻焊掩模310、315能用于芯片连接表面304和BGA连接表面302。阻焊掩模典型地由填充环氧材料做成。每个阻焊掩模310、315露出一个与每个通孔370、375、380相邻的接触或接合焊盘。例如，阻焊掩模310露出接触焊盘357，阻焊掩模315露出接触焊盘390。与芯片有关的焊球355可以在接触焊盘357上调准，加热并回流以与接触焊盘形成电气和机械接合。同样，与电路板有关的焊球(未示出)也可以在接触焊盘390上调准，加热并回流以在接触焊盘和PWB之间形成电气和机械接合。
介质层361、362、363、364、365和366可由高温有机介质衬底材料的薄片，例如聚酰亚胺和聚酰亚胺薄片、环氧树脂、液晶聚合物、有机材料或由至少部分聚四氟乙烯组成的介质材料，配合或不配合填充剂而形成。在一个实施例中，介质层361、362、363、364、365和366由有机材料组成，如聚四氟乙烯(PTFE)，尤其是浸渍了氰酸酯树脂和环氧树脂的膨胀聚四氟乙烯PTFE或“ePTFE”。尤其是，PTFE材料可能是包含了混合氰酸酯树脂环氧接合剂和无机填充剂的膨胀聚四氟乙烯基体。
金属层320、325、330、335、340、345和350可由铜形成。其他适合的金属也能使用，如铝、金或银。在本例中金属层320、325、330、335、340、345和350每层厚度在大约5到14微米范围内。在一个例子中，每个金属层320、325、330、335、340、345和350的厚度约为12微米。核心金属层335的厚度在大约5到50微米范围内。介质层361、362、363、364、365和366每层厚度在大约20到70微米范围。在一个例子中，每层介质层361、362、363、364、365和366的厚度约为36微米。
互联衬底300的各层能用热和应力堆叠在一起并分层。例如，所有层能同时叠层为一个叠堆。可替换地，这些层能在同一时间构建在金属核心层335上，或在每个叠层步骤里添加一个或两个附加层递增地构建。在叠层中，介质层361、362、363、364、365和366溶化并流动以提供单片电路大小的介质材料360。
穿透孔能在互联衬底300叠层之后形成。尤其是，例如在美国专利号6021564中所述，通孔能通过钻孔或激光消融过程形成。叠层后、阻焊掩模310和315被加到互联衬底300上。阻焊掩模310和315接着被分别加图案来限定用来接收来自芯片355和PWB(未显示)的焊球的接触焊盘357、390。
图4是结合可能使用在此描述的发明可能使用的一个可能的互联衬底的一部分的示意图表示。图4显示了一个5层互联衬底400，由交互的一系列金属层(420、425、430(核心)、435、440)和介质层(461、462、463、464)叠层而成。图4中显示的金属和介质层围绕核心金属层430对称地设置。即形成在核心层430的一侧的每层介质或金属层都有形成在核心层的对侧的相同材料组成的对应层。
如图4中进一步所示，第一个通孔480从金属层420延伸穿过介质层461，并终止在金属层425。第二个通孔475起始于金属层425并延伸穿过介质层462、463，终止在金属层435。第三个通孔470从金属层435延伸穿过介质层464，并终止在金属层440。每个通孔470、475、480都使用微电子制造业中熟知的任何淀积技术用传导材料涂复。业内的熟练技术人员将认识到任何通孔的组合，包括盲孔、埋孔和穿透孔，能被用于在芯片连接表面404的接合焊盘457和BGA连接表面402的接合焊盘490之间提供电连接。
阻焊掩模410、415能用于小芯片连接表面404和BGA连接表面402。每个阻焊掩模410、415露出一个与每个通孔470、480相邻的接触或接合焊盘。例如，阻焊掩模410露出接触焊盘457，阻焊掩模415露出接触焊盘490。与芯片相关的焊球455可以在接触焊盘457上调准，加热并回流以形成与接触焊盘的电气和机械接合。同样，与芯片有关的焊球(未显示)可以在接触焊盘490上调准，加热并回流以在接触焊盘和PWB之间形成电气和机械接合。
介质层461、462、463、464可由高温有机介质衬底材料的薄片，例如聚酰亚胺和聚酰亚胺薄片、环氧树脂、液晶聚合物、有机材料或由至少部分聚四氟乙烯组成的介质材料，配合或不配合填充剂而形成。在一个实施例中，介质层461、462、463、464由有机材料组成，如聚四氟乙烯(PTFE)，尤其是，浸渍了氰酸酯树脂和环氧树脂的膨胀聚四氟乙烯PTFE或“ePTFE”。尤其是，PTFE材料可能是包含了混合氰酸酯树脂环氧接合剂和无机填充剂的膨胀聚四氟乙烯基体。
金属层420、425、430、435、440可由铜形成。其他适合的金属也能使用，如铝、金或银。在本例中金属层420、425、430、435、440每层厚度在大约5到14微米范围内。在一个例子中，每层金属层420、425、430、435、440的厚度约为12微米。核心金属层430的厚度在大约5到50微米范围内。介质层461、462、463、464每层厚度在大约20到70微米范围。在一个例子中，每层介质层461、462、463、464的厚度约为36微米。
互联衬底400的各层能用热和应力堆叠在一起并分层。例如，所有层能同时叠层为一个叠堆。可替换地，这些层能在同一时间构建在金属核心层430上，或在每个叠层步骤里添加一个或两个附加层递增地构建。在叠层中，介质层461、462、463、464溶化并流动以提供单片电路大小的介质材料460。
穿透孔能在互联衬底400的叠层之后形成。尤其是，例如在美国专利号6021564中所述，通孔能通过钻孔或激光消融过程形成。叠层后、阻焊掩模410和415被加到互联衬底400上。阻焊掩模410和415接着被分别加图案来限定接收来自芯片455和PWB(未显示)的焊球的接触焊盘457、490。
互联衬底300或400可以接受“倒装片”集成电路。倒装片安装需要在芯片(即芯片)上放置焊球，把芯片倒装过来，把芯片与如互联衬底300或400的衬底上的接触焊盘调准，在反应炉回流焊球以在芯片和衬底之间建立接合。用这种方式，接触焊盘被分布在整个芯片表面之上，而不是如在线接合和卷带式自动接合技术中的那样被限制在周边。结果，可利用的I/O和电源/接地端的最大数量增加了，信号和电源/接地互联能在芯片上更高效地选定。
业内熟练的技术人员应该认识到的是上面实施例中反映的这类互联衬底可能包含附加层，包括嵌入电容器层、金属层、介质层等。基于最终互联模块的需要，还可能使得互联衬底具有较少的介质和金属层。
小芯片角裂纹主要由加强板环和/或盖施加的机械疲劳所形成。如图5a所示，在装配过程中当例如升高的温度接近于用来使各种接合材料凝胶和固化的时候，已装配的模块500a处于几乎无应力状态。然而，如图5b所示，当冷却到较低的温度，小芯片510b和已装配模块500b的其他组件之间，尤其是小芯片和互联衬底520b之间CTE的不匹配，导致封装试图呈现下凹的形状。然而，加强板环530防止了这个发生，而保持其覆盖区域为平整的形状。芯片下面区域的下凹外形与加强板环下面大致平整的外形之间的过渡发生在图5b中示意的芯片和加强板环之间的间隙里。这种在很短的距离中形状的变化导致显现在衬底BGA面540的拉张弯曲应变。在接近小芯片角550的区域尤其是这样，因为在x和y方向都同时存在弯曲。
形状越是突然变化，在芯片角处和在芯片510与加强板环530之间的间隙里存在的应变越高。反之，如果形状的变化能逐渐地发生，则应变将减小。因此，减轻问题能采取的一个措施是在芯片和加强板环之间增加间距。芯片和加强板环之间的间距越大，临界应变越小。较低的临界应变将允许更小固体平面区域的使用。
例如，在衬底使用可从来自德国耐瓦克W.L.Gore和Assoce.公司的商品名为MICROLAM下得到的膨胀聚四氟乙烯介质材料的情况下，MICROLAM介质的机械属性必须在计算临界应变中要考虑到。首先，MICROLAM的弯曲断裂应，N变测量为是0.47％±0.15％。其次，MICROLAM的断裂韧度已被测量，在图6中作为温度函数示出。最后，MICROLAM的疲劳属性已被测量，并示于图7中。
数据表示能量定律依赖于应力强度：
N f = 0.5 ( K i K ic ) - 24.46
其中，Nf是失效的循环时间，KI是应力强度系数，KIC是临界应力强度或断裂韧度。
对于电子工业一个保守的循环-失效要求是10000次循环。从图7中这导致KI/KIC比率大约为0.7。了解到KI∝б1∝εi(对于一个各自同性的同质材料)，局部应变必须保持在破裂应变的0.7以下或0.33％。
图8显示了7层金属层封装衬底的9mm×9mm截面的详细有限元素模型。图9示出了当图8的模型经历均匀的二轴应变时，单个BGA焊盘周围BGA侧介质中的应力。在BGA焊盘1000的边缘周围立即存在高应变区域，如白色环1010所示。图10示出了这个高应力区域的局部化程度。高应力或应变的区域仅仅约75μm宽和约25μm深。这个区域中高应力或应变的大小约二倍于标称应力或应变。
了解了芯片角区域中MICROLAM介质材料中的裂纹，可以通过维持标称应变低于0.17％来消除，就可以制定出小芯片角裂纹问题的可能解决方法。然而，假如BGA焊盘或其他几何不连续导致的应变集中不存在，则可以允许标称应力高达0.34％，在热循环期间不会形成裂纹。
根据本发明，在小芯片角附近区域的BGA连接表面上提供没有几何不连续的区域。这可以通过一个实施例来实现，其中一个或多个芯片角附近区域BGA连接表面由介质材料固体平面组成，可选地覆盖着阻焊掩模或涂复层材料的固体层。
在另外一个实施例中，一个或多个芯片角附近的区域可以由金属固体平面组成，可选地覆盖着阻焊掩模或涂复层材料的固体层。
而在另一个实施例中，一个或多个芯片角附近的区域可以由覆盖着阻焊掩模材料的金属固体平面组成，上述阻焊掩模具有形成所限定的BGA焊盘的开口。这个实施例在仍允许区域具有功能性的同时提供了小芯片角附近固体平面区域的优点。与多数介质材料相比，大多数金属具有高强度和韧性，更理想的是使用金属平面而非介质平面。使用在覆盖阻焊掩模中具有开口的金属平面是理想的，因为首先，它允许使用焊盘位置中的某些来形成和PWB的机械互联(为了更高的刚性和支撑)。其次，它允许那些与金属平面结合的焊盘位置用于进行到电源或地面的电连接，从而避免了宝贵的I/O连接的完全丢失。这又帮助避免了封装面积的扩展和造成制造商和用户的费用增长。
固体平面的横向尺寸取决于如小芯片大小和厚度、衬底厚度、介质材料属性、加强板厚度和材料、小芯片加强板间隙、盖厚度和材料和底层填料属性(如模数、玻璃转变温度、凝胶温度等)及类似的因素。
有限元素模型可用于确定固体平面的合适的大小。图11示出了具有18.5mm芯片和1.0mm厚度盖，采用几个小芯片加强板间距(3mm(图11a)、5mm(图11b)、7mm(图11c))的40mm方形封装模型的结果。高应变区域1210存在于接近小芯片角1200的地方，所述应变比裂纹将要产生的临界应变更大。在此所揭示的本方面的一个方面，允许用方法来调整固体平面的区域和定位固体平面的位置，在该固体平面中装配、测试或最终互联模块使用期间，几何不连续性将导致裂纹产生。固体平面的边缘最好延伸超过高应变区域，因为固体平面的边缘本身是不连续的，如果超过临界应变则会产生裂纹。为了做这个特别分析，临界应变水平被设定在相当于MICROLAM介质材料实验破裂应变上的95％可靠区间的1/3的数值或0.11％。
从图11a到图11c中可以看到，当芯片加强板间距增大时，该平面的面积会相当大地缩小。在此描述的本发明的一个方面允许建立通用设计规则，它将通过减少对每个设计的完整详细有限元素模型的需要来简化这些IC封装的设计。
在至少一个实施例中，金属平面位于一个或多个小芯片角的BGA焊盘层上(例如图3中的金属层350或图4中的金属层440)。每个金属平面包围所有的BGA焊盘，其接触一个椭圆区域，椭圆的大小和形状通过下面的等式限定：
( x a ) 2 + ( y b ) 2 = 1
在此x和y是毫米。元素a和b是如图12所示的度量尺寸。同样如图12所示，这个椭圆的中心位于沿着对角线从小芯片向外“d”距离，椭圆的短轴与平分芯片角1210并延伸到芯片加强板环1250的开始边缘的线重合。芯片加强板可以由金属或介质构成。根据固体平面材料是金属还是介质某些参数而不同。高应变区域也可以根据构成固体平面的材料而不同。图12示出了一个小芯片角区域的椭圆区域。此椭圆的外面，封装的BGA侧上平均应力等级没有达到在正常热循环变化条件下，足以引起或传播裂纹的水平。
a，b和d值随小芯片和加强板环(图12中的S)之间间距而变化，如下面表格所示。
 芯片加强板间距(S)   a(mm)   b(mm)   c(mm)
 3.0mm   2.79   1.07   0.62
 4.0mm   2.50   0.95   0.57
 5.0mm   2.25   0.85   0.48
 6.0mm   1.85   0.73   0.38
 7.0mm和更大   1.58   0.63   0.38
在实际应用中，假如小芯片角与BGA焊盘位置重合，则固体平面应延伸相等于超过芯片边缘的至少二个BGA行和在芯片下面的一行的距离。
图13a说明复盖在芯片边缘1320的交叉点形成的芯片角1310附近的BGA焊盘层区域的固体平面的一个实施例。在这个实施例中，通过在芯片角和其附近提供BGA焊盘层的未加图案区域1330(即没有焊球焊盘1340)来形成固体平面。
图13b说明类似于图13a所说明的实施例的另外一个实施例。然而，在图13b中未加图案区域1330物理上通过信道1335与BGA焊盘层的剩余部分隔离开来。信道1335可通过从BGA焊盘层移除材料，或通过当淀积形成BGA焊盘层的材料时，掩蔽信道来形成信道1335。
固体平面还可以通过在一个或多个芯片角或其附近BGA焊盘层上增加未加图案材料层来形成，与BGA层里是否加图案无关。所增加的层可以延伸到小芯片下面或芯片角附近和芯片边缘邻近部分。这个层可以是金属或介质材料。
                     例子
设计、制作和装配二个封装，一个包括上述金属平面(封装A)，一个没有包括(封装B)。除裂纹减少特点之外，他们是完全相同的。都使用10.6mm×12.0mm小芯片和7层金属层衬底。二者的内部电路是完全相同的，但封装A的BGA侧金属层布局采用如上述设计的在小芯片角使用金属平面，而封装B没有采用。此外，封装A使用具有6.6mm×6.9mm的小芯片加强板间隙和0.5mm厚度盖的较大开口的加强板。封装B使用具有2.8mm×3.5mm的小芯片加强板间隙和1.0mm厚度盖的开口的加强板。因此，封装A使用这个发明的4个金属平面，而封装B不使用他们中的任何一个。
都用小芯片使用相同的装配方法来装配二个封装的样品。装配后样品经历热循环变化从125℃到-55℃的1500个循环后。热循环之后，封装A显示在35个检查样品的BGA面介质中没有裂纹。另一方面封装B显示35个样品中9个有可视芯片角裂纹。
虽然在此描述本发明的各种实施例，但这些和其他实施例是在下面权利要求书的范围中。例如，在此描述的本发明的实施例可以结合在下面U.S.专利中描述的附加的结构或处理中任一种加以使用：U.S.专利号NO.5,888,630，U.S.专利号NO.6,018,196，U.S.专利号NO.5,983,974，U.S.专利号NO.5,836,063，U.S.专利号NO.5,731,047，U.S.专利号NO.5,841,075，U.S.专利号NO.5,868,950，U.S.专利号NO.5,888,631，U.S.专利号NO.5,900,312，U.S.专利号NO.6,011,697，U.S.专利号NO.6,021,564，U.S.专利号NO.6,103,992，专利号NO.6,127,250，U.S.专利号NO.6,143,401，U.S.专利号NO.6,183,592，专利号NO.6,203,891和U.S.专利号NO.6,248,959。

Claims (8)

1、一种叠层的倒装片互联封装包括一个具有用于限定与此芯片和电路板上相应焊盘相连接的接触焊盘的芯片连接表面和电路板连接表面的衬底，其特征在于，此衬底板连接表面包括至少一个复盖在至少一个芯片角附近的所述芯片连接表面区域的固体平面，所述固体平面包括一种介质材料。
2、如权利要求1所述的叠层的倒装片互联封装，其特征在于，上述介质材料覆盖着从阻焊掩模和涂复层材料中所选择的一层材料。
3、如权利要求2所述的叠层的倒装片互联封装，其特征在于，上述材料层是从由聚酰亚胺、聚四氟乙烯和浸渍氰酸酯和环氧树脂的膨胀聚四氟乙烯组成的组中选择的。
4、一种叠层的倒装片互联封装包括一个具有用于限定与所述芯片和电路板上相应焊盘相连接的接触焊盘的芯片连接表面和电路板连接表面的衬底，其特征在于，所述衬底板表面包括至少一个复盖在至少一个芯片角附近的所述芯片连接表面区域的固体平面，所述固体平面包括一种金属。
5、如权利要求4所述的叠层的倒装片互联封装，其特征在于，上述金属是从由铜、银、金和铝组成的组中选择的。
6、如权利要求4所述的叠层的倒装片互联封装，其特征在于，上述材料覆盖着从阻焊掩模和涂复层材料中所选择的材料层。
7、如权利要求6所述的叠层的倒装片互联封装，其特征在于，上述材料层是从由聚酰亚胺、聚四氟乙烯和浸渍氰酸酯和环氧树脂的膨胀聚四氟乙烯组成的组中选择的。
8、如权利要求4所述的叠层的倒装片互联封装，其特征在于，上述阻焊掩模具有多个限定球形网格阵列焊盘的开口。
CNA038227789A 2002-09-27 2003-09-24 防裂互联模块 Pending CN1685505A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US41446102P 2002-09-27 2002-09-27
US60/414,461 2002-09-27
US10/668,881 2003-09-23
US10/668,881 US20040104463A1 (en) 2002-09-27 2003-09-23 Crack resistant interconnect module

Publications (1)

Publication Number Publication Date
CN1685505A true CN1685505A (zh) 2005-10-19

Family

ID=32045287

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA038227789A Pending CN1685505A (zh) 2002-09-27 2003-09-24 防裂互联模块

Country Status (8)

Country Link
US (1) US20040104463A1 (zh)
EP (1) EP1543559A2 (zh)
JP (1) JP2006501652A (zh)
KR (1) KR20050075340A (zh)
CN (1) CN1685505A (zh)
AU (1) AU2003275208A1 (zh)
TW (1) TW200421563A (zh)
WO (1) WO2004030096A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298196A (ja) * 2002-04-03 2003-10-17 Japan Gore Tex Inc プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
DE60233077D1 (de) * 2002-08-09 2009-09-03 Fujitsu Microelectronics Ltd Halbleiterbauelement und verfahren zu seiner herstellung
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
FI20051228L (sv) * 2005-12-01 2007-07-27 Zipic Oy Komponentlåda med mikrokrets
US20090223700A1 (en) * 2008-03-05 2009-09-10 Honeywell International Inc. Thin flexible circuits
JP5733781B2 (ja) 2010-03-31 2015-06-10 国立研究開発法人農業・食品産業技術総合研究機構 コーヒー粕あるいは茶殻を原料とするフェントン反応触媒
US20130027894A1 (en) * 2011-07-27 2013-01-31 Harris Corporation Stiffness enhancement of electronic substrates using circuit components

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4496793A (en) * 1980-06-25 1985-01-29 General Electric Company Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion
US4890194A (en) * 1985-11-22 1989-12-26 Texas Instruments Incorporated A chip carrier and mounting structure connected to the chip carrier
US6210862B1 (en) * 1989-03-03 2001-04-03 International Business Machines Corporation Composition for photoimaging
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
EP0797084B1 (de) * 1996-03-23 2001-01-17 Endress + Hauser GmbH + Co. Verfahren zum Herstellen von kapazitiven, in Nullpunkt-Langzeit-Fehlerklassen sortierten Keramik-Absolutdruck-Sensoren
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5888630A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Apparatus and method for unit area composition control to minimize warp in an integrated circuit chip package assembly
US5888631A (en) * 1996-11-08 1999-03-30 W. L. Gore & Associates, Inc. Method for minimizing warp in the production of electronic assemblies
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US6103992A (en) * 1996-11-08 2000-08-15 W. L. Gore & Associates, Inc. Multiple frequency processing to minimize manufacturing variability of high aspect ratio micro through-vias
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
AU5084998A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for using photoabsorptive coatings to enhance both blind and through micro-via entrance quality
US5868950A (en) * 1996-11-08 1999-02-09 W. L. Gore & Associates, Inc. Method to correct astigmatism of fourth yag to enable formation of sub 25 micron micro-vias using masking techniques
WO1998020557A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. Method for reducing via inductance in an electronic assembly and device
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
US5838063A (en) * 1996-11-08 1998-11-17 W. L. Gore & Associates Method of increasing package reliability using package lids with plane CTE gradients
US5879786A (en) * 1996-11-08 1999-03-09 W. L. Gore & Associates, Inc. Constraining ring for use in electronic packaging
JP2982729B2 (ja) * 1997-01-16 1999-11-29 日本電気株式会社 半導体装置
US5900675A (en) * 1997-04-21 1999-05-04 International Business Machines Corporation Organic controlled collapse chip connector (C4) ball grid array (BGA) chip carrier with dual thermal expansion rates
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
US6075710A (en) * 1998-02-11 2000-06-13 Express Packaging Systems, Inc. Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
JP4311774B2 (ja) * 1998-03-11 2009-08-12 富士通株式会社 電子部品パッケージおよびプリント配線板
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6291899B1 (en) * 1999-02-16 2001-09-18 Micron Technology, Inc. Method and apparatus for reducing BGA warpage caused by encapsulation
US6337228B1 (en) * 1999-05-12 2002-01-08 Amkor Technology, Inc. Low-cost printed circuit board with integral heat sink for semiconductor package
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
US6570245B1 (en) * 2000-03-09 2003-05-27 Intel Corporation Stress shield for microelectronic dice
JP3446826B2 (ja) * 2000-04-06 2003-09-16 沖電気工業株式会社 半導体装置及びその製造方法
JP3450279B2 (ja) * 2000-07-27 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2002093853A (ja) * 2000-09-07 2002-03-29 Internatl Business Mach Corp <Ibm> プリント配線板およびフリップチップ実装方法
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US6600224B1 (en) * 2000-10-31 2003-07-29 International Business Machines Corporation Thin film attachment to laminate using a dendritic interconnection
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244059A (zh) * 2010-05-10 2011-11-16 美格纳半导体有限公司 用于防止焊盘区中的裂缝的半导体装置及其制造方法

Also Published As

Publication number Publication date
AU2003275208A8 (en) 2004-04-19
WO2004030096A2 (en) 2004-04-08
KR20050075340A (ko) 2005-07-20
WO2004030096A3 (en) 2004-06-17
TW200421563A (en) 2004-10-16
US20040104463A1 (en) 2004-06-03
EP1543559A2 (en) 2005-06-22
JP2006501652A (ja) 2006-01-12
AU2003275208A1 (en) 2004-04-19

Similar Documents

Publication Publication Date Title
CN1266764C (zh) 半导体器件及其制造方法
US5583376A (en) High performance semiconductor device with resin substrate and method for making the same
CN100411172C (zh) 半导体器件
CN1118098C (zh) 半导体集成电路器件
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
US6507116B1 (en) Electronic package and method of forming
US7327006B2 (en) Semiconductor package
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
CN1157773C (zh) 热加强球型栅极阵列封装的金属芯基质印刷接线板及方法
US20090046432A1 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
CN1180927A (zh) 高性能低成本的多芯片组件封装件
CN105609479A (zh) 具有电源/接地球垫阵列的印刷电路板
KR20100104805A (ko) 전자부품 내장형 인쇄회로기판
CN1949499A (zh) 配线板，半导体器件以及制造半导体器件的方法
CN1574308A (zh) 热方面增强的部件基片
CN1685505A (zh) 防裂互联模块
CN1324668C (zh) 半导体装置及其制造方法
CN100470748C (zh) 晶圆级封装方法
CN1560911A (zh) 电路载板的制造方法
US6495771B2 (en) Compliant multi-layered circuit board for PBGA applications
CN2598137Y (zh) 芯片封装结构
JP5459134B2 (ja) 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法
CN2672856Y (zh) 芯片封装结构
CN2829091Y (zh) 倒装芯片封装体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned