CN100470748C - 晶圆级封装方法 - Google Patents
晶圆级封装方法 Download PDFInfo
- Publication number
- CN100470748C CN100470748C CN 200610108560 CN200610108560A CN100470748C CN 100470748 C CN100470748 C CN 100470748C CN 200610108560 CN200610108560 CN 200610108560 CN 200610108560 A CN200610108560 A CN 200610108560A CN 100470748 C CN100470748 C CN 100470748C
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- back side
- layer
- several
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Dicing (AREA)
Abstract
一种晶圆级封装方法,步骤如下。首先,提供一晶圆(Wafer),晶圆具有一正面和一背面。接着,在晶圆的正面形成若干个凹槽(Fosse)。再在每个凹槽表面形成一绝缘层。然后,在每个凹槽的绝缘层上及晶圆的部分正面处形成一导电层。再在每个凹槽的导电层上形成一焊料层。之后,在晶圆的正面上形成一个第一基板。接着,在晶圆的背面处形成若干个孔洞,而孔洞的位置与凹槽的位置相对应,且每一孔洞裸露出焊料层。然后,在晶圆的背面处形成一第二基板(Substrate),且第二基板具有若干个导电柱,导电柱对应地置入于晶圆的孔洞中以与焊料层连接。之后,在第二基板处形成若干个导电结构。
Description
【技术领域】
本发明是有关于一种封装方法,且特别是有关于一种晶圆级封装方法。
【背景技术】
随着电子技术的日新月异,高科技电子产品相继问世。而封装产业的主要功能是支持电子产品开发的需求,确保半导体封装件的速度不断提升并能充分发挥其功能,且应用的电子产品能具有轻薄短小的市场优点。为满足这些需求,半导体封装件的主要发展趋势包括:输入/输出接点(I/O Pads)数增加、讯号速度加快、功率大幅上升、脚距日益缩小、连接效率(指封装件内芯片的尺寸和封装件尺寸的比值)提高、外型轻薄和小型化。另外,高散热性和多芯片封装也是市场的需求之一。
目前电子产品的消费市场主要着重在“可携式”的特点上,例如笔记本电脑、个人数字助理(PDA)等已经逐渐成为现代人不可或缺的行动电子产品。为了适用于行动电子产品机体高空间密度的特性,内存模块的需求不仅要维持高效能且稳定的质量,如何缩小模块空间但仍保有高质量的特性,甚至提升更好的数据传输效能,便成为各厂商的重要课题。而传统的芯片级封装技术已经无法满足未来科技的要求,因此目前已逐渐朝向具有低成本、高质量等多项优势的晶圆级封装(Wafer Level Package)技术发展。
传统的芯片级封装是将裸晶先自晶圆上切割下来,再一一经过封装(利用胶体)和测试,封装后的芯片体积约比裸晶体积增加了20%。而晶圆级封装则是先在整片晶圆上进行封装和测试,然后才切割成一个个的芯片,因此封装后的芯片体积即等同于裸晶的原尺寸。因此使用晶圆级的封装方式,不仅明显地缩小内存模块尺寸,而符合可携式产品轻薄短小的特性需求。另外,晶圆级封装的布线具有较短且厚的线路,故可有效增加数据传输的频宽减少电流耗损,也提升数据传输的稳定性。再者,晶圆级封装不需使用芯片级封装用来密封用的胶体(包括塑料或陶瓷包装),因此芯片所产生的热能便能有效地发散,此点对于可携式产品的散热问题帮助极大。
对于一个传统光电组件而言,其线路分布(Layout)主要是分布在组件的正面,且正面还需起到接收外来光源的作用。当此光电组件需与一基板(例如是测试用的基板或是应用产品的电路板)电性连接时,传统上多利用打线方式电性连接光电组件的正面和基板。上述方式适合使用芯片级封装,然而却无法适用于晶圆级封装方法。因此,如何在上述光电组件中应用晶圆级封装方法,使其达到尺寸微小化、数据传输稳定和散热佳等优点,则为相关业者努力的目标。
【发明内容】
本发明的目的在于提供一种晶圆级封装方法,以制作出一质量优异的晶圆级封装件。
根据本发明的目的,本发明提出一种晶圆级封装方法。首先,提供一晶圆,晶圆具有一正面和一背面。接着,在晶圆的正面形成若干个凹槽。再在每个凹槽表面形成一绝缘层。然后,在每个凹槽的绝缘层上及晶圆的部分正面处形成一导电层。再在每个凹槽的导电层上形成一焊料层。之后,在晶圆的正面上形成一个第一基板。接着,在晶圆的背面处形成若干个孔洞,而孔洞的位置与凹槽的位置相对应,且每一孔洞裸露出焊料层。然后,在晶圆的背面处形成一第二基板,且第二基板具有若干个导电柱,导电柱对应地置入于晶圆的孔洞中以与焊料层连接。之后,在第二基板处形成若干个导电结构。最后,进行单元切割。
本发明的晶圆级封装方法可制作出一个体积微小化、可防止水气侵蚀和线路稳定、以及散热佳的高质量晶圆级封装单元,也由于制程步骤简单,可降低晶圆级封装单元的制造成本。
【附图说明】
图1A至图1L是依照本发明的较佳实施例的晶圆级封装方法。
图2是依照本发明一较佳实施例的晶圆级封装单元的示意图。
【具体实施方式】
本发明提出一种晶圆级封装方法,主要是将光电组件位于正面的线路引至背面,利用背面作为光电组件对外的接点,而正面仍可接收外来的光源讯号。完成封装后再进行切割,切割后所形成的封装单元再与一外部基板(例如是测试用的基板,或是应用的电子产品的电路板)电性连接。
请参照图1A至图1L所示,其显示的是依照本发明较佳实施例的晶圆级封装方法。首先,提供一晶圆(Wafer)10,晶圆具有一正面101和一背面103,在晶圆10的正面101上具有若干个导垫(Conduct Pad)12,如图1A所示。导垫12即为晶圆级封装件的输入/输出接点(I/O Pads)。另外,正面101也可作为接收外来光源之用。之后,在晶圆10的正面101上形成若干个凹槽(Fosse)15,如图1B所示。其中,这些凹槽15形成的位置对应于晶圆10上的多个晶粒(Die)之间。形成凹槽15的方式例如是应用蚀刻(Etch)或其它裁切(Cut)制程。
接着,在每个凹槽15表面形成一绝缘层151,如图1C所示。绝缘层151例如是选用绝缘的介电材料。再在每个凹槽15的绝缘层151上及晶圆的部分正面处形成一导电层153,如图1D所示。其中,可利用溅镀方式形成导电层153。然后,在导电层153上形成一焊料层155,如图1E所示。
上述的导电层153也称为底层金属(Under Bump Metallurgy,UBM),在实际应用中可由两层金属薄膜组成,第一层是以钛或钛钨金属薄膜作为黏着/阻障层(Adhesion/Barrier Layer),其作用在于提供良好的接着力与低接触阻抗,第二层为薄金,除了具有抗氧化的保护作用外,可作为电镀时的导电层,提供电镀时金原子的晶种层(Seed Layer)。因此,应用底层金属UBM作为导电层153具有应力低、黏着性佳、抗腐蚀性强等优点。
在形成一焊料层155后,在晶圆10的正面101上涂布一层第一黏性层18,如图1F所示。其中,第一黏性层18以平坦化方式覆盖焊料层155和凹槽15。在实际应用中,可使用透光性高、折射率良好的光电胶(OpticalAdhesive),如环氧树脂(Epoxy),作为第一黏性层18。
之后,将第一基板(例如玻璃)20形成于第一黏性层18上,如图1G所示。在实际应用中,在光电胶上放置第一基板20后,可加热固化(Curing)光电胶,完成第一基板20与晶圆10正面101的贴附。
接着,在晶圆10的背面103处形成若干个孔洞22,且孔洞22裸露出焊料层155,如图1H所示。其中,这些孔洞22形成于晶圆10上的多个晶粒(Die)104之间。形成孔洞22的方式例如是应用蚀刻、或其它的切割制程。
之后,在晶圆10的背面103处涂布一层第二黏性层24,且黏性物质填满孔洞22,如图1I所示。
然后,在第二黏性层24上形成第二基板26,且第二基板26上具有若干个导电柱262,对应地置入于孔洞22中,如图1J所示。其中,导电柱262被孔洞22中的黏性物质给固定住。第二基板26上具有若干个接触垫(ContactPad)264。在实际应用中,若选用玻璃作为第二基板26,则第二黏性层24可选用透光性高、折射率良好的光电胶(如环氧树脂)。
接着,在第二板28的接触垫264上形成若干个导电结构28(如锡铅凸块),如图1K所示。而这些导电结构26可与一电路板(未显示)电性连接。之后,将封装件切割(Singulate)成若干个封装单元10a、10b、10c...等,如图1L所示。
请参照第2图所示,其是依照本发明一较佳实施例的晶圆级封装单元的示意图。在封装单元中,晶粒104的上下两侧各有一第一基板20和一第二基板26,并利用第一黏性层18使第一基板20和晶粒104贴合,第二黏性层24使第二基板26和晶粒104贴合。在晶粒104的左右两侧具有导电柱262,以连结晶圆的正面101和背面103,导电柱262和晶粒104之间具有第二黏性层24,可保护线路并防止水气破坏,且导电柱186可将位于晶圆正面的导垫(即输入/输出之线路接点)12引至背面处。另外,在第二基板26上方可形成一防焊层(Solder Mask)29,当导电结构28形成后,防焊层29可保护第二基板26的接触垫264所裸露的部分。而此封装单元可利用背面处的导电结构26(如锡铅凸块)与一外部基板(例如是测试用的基板,或是应用的电子产品的电路板,未显示于第2图中)电性连接。
根据上述实施例所述的制造方法所制成之晶圆级封装单元具有许多的优点,例如:
(1)可应用蚀刻或其它切割制程先在晶圆10的正面101上形成凹槽15,以进行第一基板20与正面101的组装。之后,进行第二基板26与背面103的组装时,可利用第一基板20支撑晶圆10,以顺利完成在背面103上制作孔洞22的步骤,且孔洞22可与凹槽15连接。
(2)晶圆10的正面101为感光区,而第一基板20先将晶圆10的正面101保护起来,再进行贴合第二基板26的步骤,可保护感光区在后续制程中不受污染。
(3)将第二基板26上的导电柱262嵌入孔洞22以与凹槽15中的导电层153连接,可将线路自晶圆10的正面101引入背面103。
(4)在晶粒104的周围均填充黏胶(如第一黏性层18和第二黏性层24),如此可保护封装单元的线路和防止水气破坏封装单元的内部。
因此,利用上述晶圆级封装方法即可制作出一个体积微小化、可防止水气侵蚀和线路稳定、以及散热佳的高质量晶圆级封装单元,也由于制程步骤简单,可降低晶圆级封装单元的制造成本。
Claims (9)
1.一种晶圆级封装方法,其特征在于:其包括如下步骤:提供一晶圆的步骤,该晶圆具有一正面和一背面,晶圆的正面具有导垫;在该晶圆的正面形成若干个凹槽的步骤;在每个凹槽表面形成一绝缘层的步骤;在每个凹槽的绝缘层上及该晶圆的部分该正面处形成一导电层的步骤;在每个凹槽导电层上形成一焊料层的步骤,导电层及焊料层电连接至导垫;在该晶圆正面上形成一第一基板的步骤;在该晶圆的背面处形成若干个孔洞的步骤,这些孔洞与该些凹槽的位置相对应,且每一孔洞裸露出该焊料层;在该晶圆的背面处形成一第二基板的步骤,且该第二基板具有若干个导电柱,该些导电柱对应地置入于该晶圆的前述孔洞中以与该些焊料层连接,第二基板还具有若干个连接导电柱的接触垫及形成于该第二基板的接触垫上的若干个导电结构。
2.如权利要求1所述的方法,其特征在于:前述形成凹槽的步骤是以蚀刻或裁切方式在该晶圆的正面形成该些凹槽。
3.如权利要求1所述的方法,其特征在于:在该晶圆的正面上形成第一基板的步骤还包括:在该晶圆的正面上形成一第一黏性层并覆盖该些凹槽的步骤;在该第一黏性层上放置该第一基板的步骤;及加热固化该第一黏性层的步骤;其中前述黏性层为一环氧树脂的光电胶。
4.如权利要求3所述的方法,其特征在于:其还包括在该晶圆的背面处形成若干个孔洞的步骤之后,在该晶圆的背面处涂布一第二黏性层并填注该些孔洞的步骤。
5.如权利要求1所述的方法,其特征在于:在该晶圆的背面处形成一第二基板的步骤后,其还包括将所述晶圆切割成若干个单元的步骤。
6.如权利要求1项所述的方法,其特征在于:前述第一基板为一玻璃。
7.如权利要求1所述的方法,其特征在于:前述第二基板为一玻璃。
8.如权利要求1所述的方法,其特征在于:是以蚀刻方式形成前述孔洞。
9.如权利要求1所述的方法,其特征在于:前述导电结构为若干个锡铅凸块。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610108560 CN100470748C (zh) | 2006-07-21 | 2006-07-21 | 晶圆级封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200610108560 CN100470748C (zh) | 2006-07-21 | 2006-07-21 | 晶圆级封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101110378A CN101110378A (zh) | 2008-01-23 |
CN100470748C true CN100470748C (zh) | 2009-03-18 |
Family
ID=39042369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200610108560 Active CN100470748C (zh) | 2006-07-21 | 2006-07-21 | 晶圆级封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100470748C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823179B2 (en) | 2008-05-21 | 2014-09-02 | Chia-Lun Tsai | Electronic device package and method for fabricating the same |
CN102024897A (zh) * | 2010-10-27 | 2011-04-20 | 苏州晶方半导体科技股份有限公司 | 发光二极管的晶圆级封装结构及其制造方法 |
US10210077B2 (en) | 2016-05-18 | 2019-02-19 | International Business Machines Corporation | Using multiple sequence alignment to identify security vulnerability code paths |
CN113506748B (zh) * | 2021-09-08 | 2021-11-12 | 南通汇丰电子科技有限公司 | 一种半导体堆叠构件及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1753180A (zh) * | 2004-09-21 | 2006-03-29 | 日月光半导体制造股份有限公司 | 具有微带天线结构的半导体封装构造 |
-
2006
- 2006-07-21 CN CN 200610108560 patent/CN100470748C/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1753180A (zh) * | 2004-09-21 | 2006-03-29 | 日月光半导体制造股份有限公司 | 具有微带天线结构的半导体封装构造 |
Also Published As
Publication number | Publication date |
---|---|
CN101110378A (zh) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7719104B2 (en) | Circuit board structure with embedded semiconductor chip and method for fabricating the same | |
CN101859752B (zh) | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 | |
US6800941B2 (en) | Integrated chip package structure using ceramic substrate and method of manufacturing the same | |
CN1882224B (zh) | 配线基板及其制造方法 | |
US7413929B2 (en) | Integrated chip package structure using organic substrate and method of manufacturing the same | |
US8064215B2 (en) | Semiconductor chip package and printed circuit board | |
US11145565B2 (en) | Method of fabricating a chip package module with improve heat dissipation effect | |
US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
TWI599009B (zh) | 半導體晶片封裝元件,半導體模組,半導體封裝元件之製造方法及半導體模組之製造方法 | |
CN101232002A (zh) | 一具有标示结构之封装及其方法 | |
US8399993B2 (en) | Embedded package and method for manufacturing the same | |
CN106298699A (zh) | 封装结构以及封装方法 | |
TWI263284B (en) | Method of fabricating wafer level package | |
CN102915995B (zh) | 半导体封装件、基板及其制造方法 | |
CN100470748C (zh) | 晶圆级封装方法 | |
CN105514053A (zh) | 半导体封装件及其制法 | |
CN206259337U (zh) | 封装结构 | |
JP2012114334A (ja) | キャビティ基板を備える半導体モジュール、その不良解析方法、及び該半導体モジュールの製造方法 | |
CN111755350A (zh) | 封装结构制作方法和封装结构 | |
CN101587842A (zh) | 芯片封装载板及其制造方法 | |
CN1685505A (zh) | 防裂互联模块 | |
KR20080038719A (ko) | 반도체 패키지 및 이의 제조 방법 | |
US20090108444A1 (en) | Chip package structure and its fabrication method | |
CN202940236U (zh) | 封装基板构造 | |
CN203086852U (zh) | 内埋式印刷电路板结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |