KR20030001963A - 볼 그리드 어레이 패키지의 실장방법 - Google Patents

볼 그리드 어레이 패키지의 실장방법 Download PDF

Info

Publication number
KR20030001963A
KR20030001963A KR1020010037836A KR20010037836A KR20030001963A KR 20030001963 A KR20030001963 A KR 20030001963A KR 1020010037836 A KR1020010037836 A KR 1020010037836A KR 20010037836 A KR20010037836 A KR 20010037836A KR 20030001963 A KR20030001963 A KR 20030001963A
Authority
KR
South Korea
Prior art keywords
tape
ball
hole
solder
package
Prior art date
Application number
KR1020010037836A
Other languages
English (en)
Other versions
KR100690999B1 (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037836A priority Critical patent/KR100690999B1/ko
Publication of KR20030001963A publication Critical patent/KR20030001963A/ko
Application granted granted Critical
Publication of KR100690999B1 publication Critical patent/KR100690999B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 실장 수단으로서 솔더 볼을 이용하는 볼 그리드 어레이(Ball Grid Array) 패키지의 실장시에 솔더 조인트(Solder Joint) 신뢰성을 향상시키기 위한 방법을 개시하며, 개시된 본 발명의 방법은, 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계; 상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계; 상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; 및 상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함하며, 여기서, 상기 테이프는 상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것을 특징으로 한다.

Description

볼 그리드 어레이 패키지의 실장방법{METHOD FOR MOUNTING BALL GRID ARRAY PACKAGE}
본 발명은 반도체 패키지에 관한 것으로서, 보다 상세하게는, 볼 그리드 어레이(Ball Grid Array) 패키지의 실장시에 솔더 조인트(Solder Joint) 신뢰성을 향상시키기 위한 방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array : 이하 BGA) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
이와 같은 BGA 패키지의 전형적인 구조가 도 1에 도시되어 있는 바, 이를 설명하면 다음과 같다.
도시된 바와 같이, BGA 패키지(10)는 반도체 칩(1)은 접착제(3)에 의해 회로패턴이 구비된 기판(2) 상에 부착되면서, 와이어(4)에 의해 상기 기판(2)의 회로패턴(도시안됨)과 전기적으로 접속되고, 상기 반도체 칩(1)과 기판(2)의 상면이 봉지제(5)로 봉지되며, 그리고, 상기 기판(2)의 하부면에 실장 수단인 솔더 볼(6)이 부착 배열된 구조이다.
이와 같은 BGA 패키지(10)는 상기 솔더 볼(6)을 이용하여 PCB에 실장되며, 이를 통해, 모듈로서 제작된다.
한편, 솔더 볼을 이용하여 BGA 패키지를 PCB에 실장시킬 경우, 도 2에 도시된 바와 같이, 상기 솔더 볼(6a, 6b)은 중간 부분이 볼록해지는 베젤 타입(vessel type), 또는, 중간 부분이 오목해지는 샌드글래스 타입(sandglass)의 형상을 갖게 되며, 현재 대부분의 패키지 실장에서는 상기 솔더 볼이 베젤 타입의 형상을 갖도록 하고 있다. 도면부호 10은 BGA 패키지를, 그리고, 20은 PCB를 각각 나타낸다.
그런데, 솔더 조인트(solder joint) 신뢰성 측면에서 2가지 타입을 비교하면, 온도 사이클의 신뢰성 테스트시에 상기 베젤 타입은 패키지와 볼의 계면에 스트레스(stress)가 집중되어 이 부분에서 크랙(crack)이 발생되고, 상기 샌드글라스 타입은 오목한 볼의 중간 부분에 스트레스가 집중되어 이 부분에서 크랙이 발생되는데, 스트레스를 견디는 측면에서 보면, 상기 샌드글라스 타입이 상대적으로 우수하므로, 종래의 솔더 볼을 이용한 패키지의 실장방법, 즉, BGA 패키지의 실장방법은 솔더 조인트 신뢰성에 문제점을 갖고 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서,실장 수단으로서 솔더 볼을 이용하는 패키지에서의 솔더 조인트의 신뢰성을 향상시킬 수 있는 BGA 패키지의 실장방법을 제공함에 그 목적이 있다.
도 1은 전형적인 볼 그리드 어레이 패키지를 도시한 단면도.
도 2는 볼 그리드 어레이 패키지의 실장 후의 솔더 볼 형상을 도시한 도면.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 볼 그리드 어레이 패키지의 실장방법을 설명하기 위한 공정 단면도.
도 4a는 본 발명의 실시예에 따른 탑 테이프의 저면도.
도 4b는 본 발명의 실시예에 따른 바텀 테이프의 저면도.
도 5a 및 도 5b는 본 발명의 다른 실시예를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
6 : 솔더 볼 10 : 볼 그리드 어레이 패키지
11 : 볼 랜드 20 : 인쇄회로기판
21 : 제1홀 22 : 제1홈
23,33 : 금속막 30 : 탑 테이프
31 : 제2홀 32 : 제2홈
40 : 바텀 테이프 41 : 플럭스
50 : 샌드글라스 형상의 홀
상기와 같은 목적을 달성하기 위한 본 발명의 BGA 패키지의 실장방법은, 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계; 상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계; 상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; 및 상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함한다.
여기서, 상기 테이프는 상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것이며, 또한, 상기 탑 테이프와 바텀 테이프의 상기 제1홀과 제2홀의 저면에는 각각 인접하는 가장자리까지 연장하는 제1홈과 제2홈이 구비되고, 상기 제1홀 및 제2홀의 내벽에는 금속막이 코팅된다.
아울러, 상기 솔더 볼을 리플로우하는 단계 후에는 상기 홈들을 통해 플럭스 클리닝(flux cleaning)을 수행한다.
본 발명에 따르면, 샌드글라스 형상의 홈을 갖는 테이프를 이용하여 BGA 패키지의 실장을 행하기 때문에, 솔더 볼이 샌드글라스 형상을 갖도록 할 수 있으며, 이를 통해, 솔더 조인트의 신뢰성을 확보할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 BGA 패키지의 실장방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 3a에 도시된 바와 같이, BGA 패키지의 실장 후에 솔더 볼이 샌드글라스 형상을 갖도록 하기 위해, 탑 테이프(30) 및 바텀 테이프(40)를 마련하다.
여기서, 상기 탑 테이프(30)는 전체적으로 소정 두께를 갖는 판(plate) 형상이며, BGA 패키지에서의 솔더 볼과 대응하는 양측 가장자리 부분 각각에 상부 직경이 하부 직경 보다 큰 수 개의 제1홀(21)이 일렬로 구비되고, 또한, 각 제1홀(21)의 하부면으로부터 인접하는 가장자리까지에는 에어 벤트(air vent)로서 기능하는 가늘고 긴 제1홈(22)이 구비된다. 도 4a는 상기 탑 테이프(30)에 대한 저면도이다.
상기 바텀 테이프(40)는 상기 탑 테이프(30)와 마찬가지로 전체적으로 소정 두께를 갖는 판 형상이며, BGA 패키지에서의 솔더 볼과 대응하는 양측 가장자리 부분에 상기 탑 테이프(30)와는 반대로 상부 직경이 하부 직경 보다 작은 수 개의 제2홀(31)이 일렬로 구비되고, 그리고, 각 제2홀(31)의 하부면으로부터 인접하는 가장자리까지에는 에어 벤트로서 기능함과 동시에 플럭스 벤트(flux vent)로서 기능하는 가늘고 긴 제2홈(32)이 각각 구비된다. 도 4b는 상기 바텀 테이프(40)에 대한 저면도이다.
또한, 상기 탑 테이프 및 바텀 테이프(30, 40)에 있어서, 각 홀(21, 31)의 내벽에는 솔더 볼의 웨팅(wetting)이 가능하도록 금속막(23, 33)이 각각 코팅된다. 반면, 상기 제1홈 및 제2홈(22, 32)에는 금속막이 코팅되지 않는데, 이것은 솔더가 상기 제1홈 및 제2홈(22, 32)을 통해서 외부로 빠져 나가지 않도록 하기 위함이다.
그 다음, 도 3b에 도시된 바와 같이, 상기 탑 테이프(30)와 바텀 테이프(40)를 상기 탑 테이프(30)의 제1홀(21)의 저면과 상기 바텀 테이프(40)의 제2홀(31)의 상면이 접하도록 접착시킨다. 이때, 상기 제1홀(21)의 저면과 제2홀(31)의 상면이 접하는 것으로 인해, 상기 접착된 탑 및 바텀 테이프(30, 40)는 샌드글라스 형상의 홀(50)을 갖게 된다.
다음으로, 도 3c에 도시된 바와 같이, 상기 접착된 탑 테이프 및 바텀 테이프(30, 40)를 상기 바텀 테이프(40)가 접하도록 패키지가 실장될 PCB(20) 상에 부착시킨다. 이때, 상기 PCB(20)에는 BGA 패키지에서의 솔더 볼이 부착될 수 개의 볼 랜드(Ball Land : 11)가 구비되며, 이러한 볼 랜드(11)는 상기 탑 테이프(30)와 바텀 테이프(40)의 접착에 의해서 얻어진 샌드글라스 형상의 홀(50)에 의해 노출된다. 이어서, 상기 노출된 PCB(20)의 볼 랜드(11) 상에 BGA 패키지에서의 솔더 볼의 부착을 위해 플럭스(flux : 41)를 도포한다.
계속해서, 도 3d에 도시된 바와 같이, PCB(20)에의 실장 수단으로서 솔더 볼(6)을 갖는 BGA 패키지(10)를 상기 솔더 볼(6)이 상기 탑 및 바텀 테이프(30,40)의 샌드글라스 형상의 홀(50)의 상면에 배치되도록 안치시킨다.
이러한 상태에서, 도 3e에 도시된 바와 같이, 상기 솔더 볼(6)에 대한 리플로우(reflow)를 수행하고, 이를 통해, 상기 솔더 볼(6)이 탑 및 바텀 테이프(30, 40)의 홀(50) 내부로 플로우되도록 함과 동시에 상기 탑 테이프(30)의 상면과 패키지(10)의 저면이 맞닿도록 함으로써, 상기 PCB(20) 상에 BGA 패키지(10)를 실장시킨다.
이때, 상기 솔더 볼(6)은 샌드글라스 형상의 홀(50) 내부로 플로우되므로, 그 역시 샌드글라스 형상을 갖게 되며, 따라서, 상기 솔더 볼(6)이 샌드글라스 형상을 갖게 되는 것으로 인해, 그 솔더 조인트의 신뢰성이 확보된다.
한편, 상기 솔더 볼(6)의 리플로우르를 통해 패키지(10)를 실장한 후에는 상기 제2홈(32)을 통해 플럭스 클리닝(flux cleaning)을 수행한다. 여기서, 상기 솔더 볼(6)의 리플로우 및 플럭스 클리닝시에, 에어(air)는 탑 테이프 및 바텀 테이프(30, 40)의 제1 및 제2홈(22, 32)를 통해 빠져나가며, 플럭스(flux)는 상기 바텀 패키지(40)의 제2홈(32)을 통해 빠져나간다.
도 5a 및 도 5b는 본 발명의 다른 실시예에 따른 BGA 패키지의 실장방법을 설명하기 위한 도면으로서, 여기서, 도 5a는 테이프를 도시한 저면도이고, 도 5b는 상기 테이프를 이용하여 실장된 BGA 패키지를 도시한 단면도이다.
도시된 바와 같이, 이 실시예는 패키지에 구비되는 솔더 볼이 한 줄씩이 아닌, 두 줄씩 배열된 BGA 패키지의 실장에 적용하기 위한 것이다.
이 실시예에 있어서, 탑 테이프(30) 및 바텀 테이프(40)는 판 형상이 아닌,소정 두께를 갖는 스트라이프(stripe) 형상으로 구비되며, 이들의 합착을 통해서, BGA 패키지에 구비된 솔더 볼들(6)과 대응하여 두 줄씩으로 샌드글라스 형상의 홀(50)이 구비되고, 아울러, 각 홀(50)로부터 인접하는 가장자리까지 연장하게 에어 벤트 및 플럭스 벤트용 홈(22, 32)이 구비된다.
또한, 도시하지는 않았지만, 본 발명의 방법은 도 5a에서와 같이 테이프의 전체적인 형상을 변경하는 것을 통해서 솔더 볼이 두 줄 이상으로 구비되는 BGA 패키지에 대해서도 적용할 수 있다.
이상에서와 같이, 본 발명은 샌드글라스 형상의 홀을 갖는 테이프를 이용하여 BGA 패키지를 실장함으로써, 실장 후의 솔더 볼이 샌드글라스 형상을 갖도록 할 수 있으며, 이에 따라, 상기 솔더 볼에서의 솔더 조인트의 신뢰성을 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 실장 수단으로서 솔더 볼을 갖는 볼 그리드 어레이 패키지의 실장방법에 있어서,
    상기 솔더 볼과 대응하는 위치에 샌드글라스 형상의 홀을 갖는 테이프를 상기 솔더 볼과 대응하여 상면에 볼 랜드를 갖는 인쇄회로기판 상에 상기 홀에 의해 상기 볼 랜드가 노출되도록 부착시키는 단계;
    상기 노출된 볼 랜드 상에 플럭스를 도포하는 단계;
    상기 테이프의 홀 상에 솔더 볼이 접하도록 볼 그리드 어레이 패키지를 배치시키는 단계; 및
    상기 솔더 볼이 상기 테이프의 샌드글라스 형상의 홀 내로 플로우되면서 상기 패키지의 저면이 상기 테이프와 접하도록, 상기 솔더 볼을 리플로우시키는 단계를 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법.
  2. 제 1 항에 있어서, 상기 샌드글라스 형상의 홀을 갖는 테이프는
    상기 솔더 볼과 대응하는 위치에 상부 직경이 하부 직경 보다 큰 제1홀을 갖는 탑 테이프와, 상기 솔더 볼에 대응하는 위치에 상부 직경이 하부 직경 보다 작은 제2홀을 갖는 바텀 테이프가, 샌드글라스 형상의 홀을 갖도록, 상기 제1홀의 저면과 제2홀의 상면이 접하도록 접착되어 이루어진 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법.
  3. 제 2 항에 있어서, 상기 탑 테이프와 바텀 테이프는
    상기 제1홀과 제2홀의 저면에 각각 인접하는 가장자리까지 연장하는 에어 벤트(air vent) 및 플럭스 벤트(flux vent)용 제1홈과 제2홈이 더 구비되고, 상기 제1홀 및 제2홀의 내벽에는 금속막이 코팅된 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법.
  4. 제 1 항에 있어서, 상기 탑 테이프 및 바텀 테이프는
    판(plate) 형상, 또는, 스트라이프(stripe) 형상인 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법.
  5. 제 3 항에 있어서, 상기 솔더 볼을 리플로우하는 단계 후,
    상기 홈들을 통해 플럭스 클리닝(flux cleaning)을 수행하는 단계를 더 포함하는 것을 특징으로 하는 볼 그리드 어레이 패키지의 실장방법.
KR1020010037836A 2001-06-28 2001-06-28 볼 그리드 어레이 패키지의 실장방법 KR100690999B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037836A KR100690999B1 (ko) 2001-06-28 2001-06-28 볼 그리드 어레이 패키지의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037836A KR100690999B1 (ko) 2001-06-28 2001-06-28 볼 그리드 어레이 패키지의 실장방법

Publications (2)

Publication Number Publication Date
KR20030001963A true KR20030001963A (ko) 2003-01-08
KR100690999B1 KR100690999B1 (ko) 2007-03-08

Family

ID=27712042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037836A KR100690999B1 (ko) 2001-06-28 2001-06-28 볼 그리드 어레이 패키지의 실장방법

Country Status (1)

Country Link
KR (1) KR100690999B1 (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
US8143101B2 (en) 2007-03-23 2012-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
US8158888B2 (en) 2008-07-03 2012-04-17 Advanced Semiconductor Engineering, Inc. Circuit substrate and method of fabricating the same and chip package structure
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8405212B2 (en) 2009-12-31 2013-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US9196597B2 (en) 2010-01-13 2015-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9349611B2 (en) 2010-03-22 2016-05-24 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and manufacturing method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297769A (ja) * 1998-04-10 1999-10-29 Hitachi Cable Ltd Ｂｇａ用配線テープの製造方法
JP3459774B2 (ja) * 1998-07-07 2003-10-27 アムコー テクノロジー コリア インコーポレーティド Ｂｇａ用配線テープ
JP3308934B2 (ja) * 1999-06-22 2002-07-29 九州日本電気株式会社 樹脂モールドｂｇａ型半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8143101B2 (en) 2007-03-23 2012-03-27 Advanced Semiconductor Engineering, Inc. Semiconductor package and the method of making the same
US8158888B2 (en) 2008-07-03 2012-04-17 Advanced Semiconductor Engineering, Inc. Circuit substrate and method of fabricating the same and chip package structure
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
CN101958261B (zh) * 2009-08-25 2012-09-05 日月光半导体制造股份有限公司 半导体工艺及可堆栈式半导体封装结构
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
TWI474414B (zh) * 2009-08-25 2015-02-21 Advanced Semiconductor Eng 可堆疊式半導體封裝結構及半導體製程
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8405212B2 (en) 2009-12-31 2013-03-26 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9196597B2 (en) 2010-01-13 2015-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US9349611B2 (en) 2010-03-22 2016-05-24 Advanced Semiconductor Engineering, Inc. Stackable semiconductor package and manufacturing method thereof
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof

Also Published As

Publication number Publication date
KR100690999B1 (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
JP5090385B2 (ja) 改善された半田ボールランドの構造を有する半導体パッケージ
US7105918B2 (en) Interposer with flexible solder pad elements and methods of manufacturing the same
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
JPH0997856A (ja) 半導体装置
JP2006202991A (ja) 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
KR100690999B1 (ko) 볼 그리드 어레이 패키지의 실장방법
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US6403401B1 (en) Heat spreader hole pin 1 identifier
KR20040083192A (ko) 솔더 볼 패키지
JPH1065300A (ja) インタポーザ基板及びその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
KR20010056778A (ko) 칩 사이즈 패키지
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JPH08148526A (ja) 半導体装置
JP2007081150A (ja) 半導体装置及び基板
JP3563170B2 (ja) 半導体装置の製造方法
JP2001291729A (ja) 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JPH0537146A (ja) 配線基板
KR100378092B1 (ko) 플립 칩 본딩 방법
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2000040764A (ja) 半導体パッケージ
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH09186422A (ja) 半導体装置
KR20000002808A (ko) 볼 그리드 어레이 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee