JPH1065300A - インタポーザ基板及びその製造方法 - Google Patents
インタポーザ基板及びその製造方法Info
- Publication number
- JPH1065300A JPH1065300A JP22143996A JP22143996A JPH1065300A JP H1065300 A JPH1065300 A JP H1065300A JP 22143996 A JP22143996 A JP 22143996A JP 22143996 A JP22143996 A JP 22143996A JP H1065300 A JPH1065300 A JP H1065300A
- Authority
- JP
- Japan
- Prior art keywords
- lands
- interposer substrate
- hole
- rows
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップサイズパッケージ（ＣＳＰ）に使用さ
れるインタポーザ基板において、半導体チップとインタ
ポーザ基板の間の接合を良好にすることを目的とする。 【解決手段】 インタポーザ基板の上面には周囲に沿っ
て４列の電極と１列又は２列のランドとが設けられ、両
者は配線パターンによって接続されている。インタポー
ザ基板の下面には周囲に沿って４列の電極が設けられ、
上面の電極と下面の電極はそれぞれスルーホール接続さ
れている。上面のランドの間にソルダーレジストが配置
されそれによって帯状の平坦な面が形成されている。
れるインタポーザ基板において、半導体チップとインタ
ポーザ基板の間の接合を良好にすることを目的とする。 【解決手段】 インタポーザ基板の上面には周囲に沿っ
て４列の電極と１列又は２列のランドとが設けられ、両
者は配線パターンによって接続されている。インタポー
ザ基板の下面には周囲に沿って４列の電極が設けられ、
上面の電極と下面の電極はそれぞれスルーホール接続さ
れている。上面のランドの間にソルダーレジストが配置
されそれによって帯状の平坦な面が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
より詳細にはチップサイズパーケージ（ＣＳＰ）と称さ
れる半導体装置に使用されるインタポーザ基板に関す
る。
より詳細にはチップサイズパーケージ（ＣＳＰ）と称さ
れる半導体装置に使用されるインタポーザ基板に関す
る。
【０００２】
【従来の技術】図６を参照して従来のチップサイズパー
ケージ(Chip Size Package) （以下ＣＳＰと称する。）
の例を説明する。この例は本願出願人と同一の出願人に
よって平成７年１２月３０日付にて出願された特願平７
−３５２４９２号（Ｓ９５０４３８６４）に開示された
ものであり、詳細は同出願を参照されたい。
ケージ(Chip Size Package) （以下ＣＳＰと称する。）
の例を説明する。この例は本願出願人と同一の出願人に
よって平成７年１２月３０日付にて出願された特願平７
−３５２４９２号（Ｓ９５０４３８６４）に開示された
ものであり、詳細は同出願を参照されたい。
【０００３】図６に示すように、ＣＳＰは上側の半導体
チップ１０と下側のインタポーザ基板２０よりなる。イ
ンタポーザ基板２０は半導体チップ１０より僅かに大き
な寸法を有する。上側の半導体チップ１０は通常の半導
体チップ又はフリップチップであり、回路基板上にフリ
ップチップボンディングによって実装されることができ
るように構成されており、ＣＳＰでは回路基板の代わり
にインタポーザ基板２０上に装着されている。半導体チ
ップ１０はフリップチップボンディングではなく、ワイ
ヤボンディング、ＴＡＢ熱圧着等によって実装されるよ
うに構成されたものであってもよい。
チップ１０と下側のインタポーザ基板２０よりなる。イ
ンタポーザ基板２０は半導体チップ１０より僅かに大き
な寸法を有する。上側の半導体チップ１０は通常の半導
体チップ又はフリップチップであり、回路基板上にフリ
ップチップボンディングによって実装されることができ
るように構成されており、ＣＳＰでは回路基板の代わり
にインタポーザ基板２０上に装着されている。半導体チ
ップ１０はフリップチップボンディングではなく、ワイ
ヤボンディング、ＴＡＢ熱圧着等によって実装されるよ
うに構成されたものであってもよい。
【０００４】インタポーザ基板２０の上面２０Ａには多
数のランド２１とスルーホールランド２５Ａが整列して
配置され、両者は配線パターン２２によって電気的に接
続されている。スルーホールランド２５Ａは、インタポ
ーザ基板２０の下面２０Ｂの電極２５Ｂ（図示なし）と
スルーホール接続されている。
数のランド２１とスルーホールランド２５Ａが整列して
配置され、両者は配線パターン２２によって電気的に接
続されている。スルーホールランド２５Ａは、インタポ
ーザ基板２０の下面２０Ｂの電極２５Ｂ（図示なし）と
スルーホール接続されている。
【０００５】半導体チップ１０の下面２０Ｂには、イン
タポーザ基板２０の上面２０Ａのランド２１に対応し
て、多数の整列して配置されたアルミニウム電極（図示
なし）が配置され、アルミニウム電極にははんだバンプ
１１が装着されている。半導体チップ１０のはんだバン
プ１１はインタポーザ基板２０の対応するランド２１と
はんだ接合される。
タポーザ基板２０の上面２０Ａのランド２１に対応し
て、多数の整列して配置されたアルミニウム電極（図示
なし）が配置され、アルミニウム電極にははんだバンプ
１１が装着されている。半導体チップ１０のはんだバン
プ１１はインタポーザ基板２０の対応するランド２１と
はんだ接合される。
【０００６】半導体チップ１０とインタポーザ基板２０
の間に封止材１５が挿入され、それによって両者は接着
される。封止材１５はインタポーザ基板２０の中央に設
けられた孔２０Ｃ又は周囲の間隙より充填される。
の間に封止材１５が挿入され、それによって両者は接着
される。封止材１５はインタポーザ基板２０の中央に設
けられた孔２０Ｃ又は周囲の間隙より充填される。
【０００７】こうしてパッケージングされた半導体チッ
プ１０とインタポーザ基板２０からなるＣＳＰは図示し
ない回路基板（マザーボード）上に実装される。インタ
ポーザ基板２０の下面２０Ｂがマザーボードに対する接
合面となる。
プ１０とインタポーザ基板２０からなるＣＳＰは図示し
ない回路基板（マザーボード）上に実装される。インタ
ポーザ基板２０の下面２０Ｂがマザーボードに対する接
合面となる。
【０００８】図７を参照してインタポーザ基板２０の構
成を説明する。図７Ａはインタポーザ基板２０の上面２
０Ａを示し、図７Ｂはインタポーザ基板２０の下面２０
Ｂを示す。図７Ａにて破線１０’は半導体チップ１０の
位置を示す。図７Ａに示すようにインタポーザ基板２０
の上面２０Ａには、周囲に沿って４列のスルーホールラ
ンド２５Ａが形成されており、内側の２列のスルーホー
ルランド２５Ａは半導体チップ１０の外周の内側に配置
され、外側の２列のスルーホールランド２５Ａは半導体
チップ１０の外周の外側に配置されている。
成を説明する。図７Ａはインタポーザ基板２０の上面２
０Ａを示し、図７Ｂはインタポーザ基板２０の下面２０
Ｂを示す。図７Ａにて破線１０’は半導体チップ１０の
位置を示す。図７Ａに示すようにインタポーザ基板２０
の上面２０Ａには、周囲に沿って４列のスルーホールラ
ンド２５Ａが形成されており、内側の２列のスルーホー
ルランド２５Ａは半導体チップ１０の外周の内側に配置
され、外側の２列のスルーホールランド２５Ａは半導体
チップ１０の外周の外側に配置されている。
【０００９】４列のスルーホールランド２５Ａの間に且
つ半導体チップ１０の外周より内側の位置に、２列のラ
ンド又は電極２１が形成されている。２列のランド２１
は、上述のように、半導体チップ１０の下面１０Ｂに形
成されたアルミニウム電極又ははんだバンプ１１の位置
に対応して配置されている。スルーホールランド２５Ａ
とそれに対応するランド２１は配線パターン２２によっ
てそれぞれ電気的に接続されている。
つ半導体チップ１０の外周より内側の位置に、２列のラ
ンド又は電極２１が形成されている。２列のランド２１
は、上述のように、半導体チップ１０の下面１０Ｂに形
成されたアルミニウム電極又ははんだバンプ１１の位置
に対応して配置されている。スルーホールランド２５Ａ
とそれに対応するランド２１は配線パターン２２によっ
てそれぞれ電気的に接続されている。
【００１０】図７Ｂに示すようにインタポーザ基板２０
の下面２０Ｂには、上面２０Ａのスルーホールランド２
５Ａに対応して４列の電極２５Ｂ、２５Ｄが形成されて
いる。上面２０Ａのスルーホールランド２５Ａとそれに
対応した下面２０Ｂの電極２５Ｂはスルーホール接続に
よって電気的に接続されている。尚、インタポーザ基板
２０の上面２０Ａのスルーホールランド２５Ａの数より
下面２０Ｂの電極２５Ｂ、２５Ｄの数のほうが多い。こ
の余分な電極２５Ｄはダミー電極又はダミースルーホー
ルと称される。
の下面２０Ｂには、上面２０Ａのスルーホールランド２
５Ａに対応して４列の電極２５Ｂ、２５Ｄが形成されて
いる。上面２０Ａのスルーホールランド２５Ａとそれに
対応した下面２０Ｂの電極２５Ｂはスルーホール接続に
よって電気的に接続されている。尚、インタポーザ基板
２０の上面２０Ａのスルーホールランド２５Ａの数より
下面２０Ｂの電極２５Ｂ、２５Ｄの数のほうが多い。こ
の余分な電極２５Ｄはダミー電極又はダミースルーホー
ルと称される。
【００１１】インタポーザ基板２０の下面２０Ｂの四隅
にはダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄが設
けられている。ダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、
２９Ｄは、インタポーザ基板２０の表面に対して電極２
５Ｂ、２５Ｄと同じ高さを有する。またインタポーザ基
板２０の中心には樹脂注入用の孔２０Ｃが形成されてい
る。
にはダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄが設
けられている。ダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、
２９Ｄは、インタポーザ基板２０の表面に対して電極２
５Ｂ、２５Ｄと同じ高さを有する。またインタポーザ基
板２０の中心には樹脂注入用の孔２０Ｃが形成されてい
る。
【００１２】図８を参照して、ＣＰＳ及びインタポーザ
基板２０の構造を説明する。インタポーザ基板２０の上
面２０Ａ及び下面２０Ｂに銅箔２４Ａ及び２４Ｂが配置
され、その上にスルーホール２５が形成されている。ス
ルーホール２５内には適当な充填材２６が充填され、両
端には銅メッキのスルーホールランド２５Ａ、２５Ｂが
装着されている。
基板２０の構造を説明する。インタポーザ基板２０の上
面２０Ａ及び下面２０Ｂに銅箔２４Ａ及び２４Ｂが配置
され、その上にスルーホール２５が形成されている。ス
ルーホール２５内には適当な充填材２６が充填され、両
端には銅メッキのスルーホールランド２５Ａ、２５Ｂが
装着されている。
【００１３】インタポーザ基板２０の上面２０Ａに形成
されたランド２１とスルーホールランド２５Ａは同じ高
さとなるように形成されている。インタポーザ基板２０
の上面２０Ａには、ランド２１、配線パターン２２（図
６）及びスルーホールランド２５Ａ以外の所定の部分に
ソルダーレジスト２８が塗布されている。
されたランド２１とスルーホールランド２５Ａは同じ高
さとなるように形成されている。インタポーザ基板２０
の上面２０Ａには、ランド２１、配線パターン２２（図
６）及びスルーホールランド２５Ａ以外の所定の部分に
ソルダーレジスト２８が塗布されている。
【００１４】半導体チップ１０の下面１０Ｂにはアルミ
ニウム電極１２が装着され、その表面にはＢＬＭ（ボー
ルリミティングメタル）膜１３が塗布され、このＢＬＭ
膜１３上にはんだバンプ１１が装着されている。はんだ
バンプ１１は高融点はんだである。はんだバンプ１１と
インタポーザ基板２０の上面２０Ａのランド２１に装着
された共晶はんだ４２とが接合される。リフロー炉に
て、共晶はんだ４２は完全に溶融するが、高融点はんだ
１１は溶融しない。高融点はんだ１１は、その表面が共
晶はんだ４２と金属間結合を生成するが、溶融すること
なく、最初の形態を保持する。
ニウム電極１２が装着され、その表面にはＢＬＭ（ボー
ルリミティングメタル）膜１３が塗布され、このＢＬＭ
膜１３上にはんだバンプ１１が装着されている。はんだ
バンプ１１は高融点はんだである。はんだバンプ１１と
インタポーザ基板２０の上面２０Ａのランド２１に装着
された共晶はんだ４２とが接合される。リフロー炉に
て、共晶はんだ４２は完全に溶融するが、高融点はんだ
１１は溶融しない。高融点はんだ１１は、その表面が共
晶はんだ４２と金属間結合を生成するが、溶融すること
なく、最初の形態を保持する。
【００１５】こうして、半導体チップ１０の下面１０Ｂ
のアルミニウム電極１２は、ランド２１、配線パターン
２２（図６）、スルーホールランド２５Ａ及びスルーホ
ール２５を経由してインタポーザ基板２０の下面２０Ｂ
の電極２５Ｂに電気的に接続される。尚、上側の半導体
チップ１０と下側のインタポーザ基板２０の間には封止
材１５が挿入され、それによって両者は接着されてい
る。
のアルミニウム電極１２は、ランド２１、配線パターン
２２（図６）、スルーホールランド２５Ａ及びスルーホ
ール２５を経由してインタポーザ基板２０の下面２０Ｂ
の電極２５Ｂに電気的に接続される。尚、上側の半導体
チップ１０と下側のインタポーザ基板２０の間には封止
材１５が挿入され、それによって両者は接着されてい
る。
【００１６】インタポーザ基板２０の下面２０Ｂの電極
２５Ｂのピッチは、半導体チップ１０のアルミニウム電
極１２のピッチより十分大きい。インタポーザ基板２０
の下面２０Ｂの電極２５Ｂのピッチは、マザーボード
（図示なし）上の電極又はランドのピッチに対応してい
る。インタポーザ基板２０は、半導体チップ１０のアル
ミニウム電極１２のピッチを拡大してマザーボード上の
電極に接続するように機能するため、格子配列変換基板
(Transformed Grid Array)（ＴＧＡと称する。）と称さ
れる。
２５Ｂのピッチは、半導体チップ１０のアルミニウム電
極１２のピッチより十分大きい。インタポーザ基板２０
の下面２０Ｂの電極２５Ｂのピッチは、マザーボード
（図示なし）上の電極又はランドのピッチに対応してい
る。インタポーザ基板２０は、半導体チップ１０のアル
ミニウム電極１２のピッチを拡大してマザーボード上の
電極に接続するように機能するため、格子配列変換基板
(Transformed Grid Array)（ＴＧＡと称する。）と称さ
れる。
【００１７】図９及び図１０を参照してＣＳＰの製造方
法の概略を説明する。図９に示すようにＣＳＰの製造工
程は、インタポーザ基板２０のためのプリコート基板を
準備する前工程１００と、この基板上に半導体チップ１
０を装着するフリップチップボンディング工程２００
と、基板を分割（ダイシング）して多数のＣＳＰを製造
する後工程３００とを含む。
法の概略を説明する。図９に示すようにＣＳＰの製造工
程は、インタポーザ基板２０のためのプリコート基板を
準備する前工程１００と、この基板上に半導体チップ１
０を装着するフリップチップボンディング工程２００
と、基板を分割（ダイシング）して多数のＣＳＰを製造
する後工程３００とを含む。
【００１８】（１）前工程 先ずステップ１０１にて基板２０’を導入して洗浄す
る。基板はガラスエポキシ又はＢＴレジン等からなる絶
縁基材の両面に銅箔を張り合わせた所謂両面銅箔張り基
板に、ランド２１、配線パターン２２、スルーホール２
５、スルーホールランド２５Ａ、電極２５Ｂ等を形成す
ることによって製造される。両面銅箔張り基板の代わり
に多層基板が用いられてもよい。ランド２１、配線パタ
ーン２２、スルーホール２５、スルーホールランド２５
Ａ、電極２５Ｂ等は周知の技術によってなされる。
る。基板はガラスエポキシ又はＢＴレジン等からなる絶
縁基材の両面に銅箔を張り合わせた所謂両面銅箔張り基
板に、ランド２１、配線パターン２２、スルーホール２
５、スルーホールランド２５Ａ、電極２５Ｂ等を形成す
ることによって製造される。両面銅箔張り基板の代わり
に多層基板が用いられてもよい。ランド２１、配線パタ
ーン２２、スルーホール２５、スルーホールランド２５
Ａ、電極２５Ｂ等は周知の技術によってなされる。
【００１９】次にステップ１０２にて基板にプリコート
はんだ印刷をする。それによって図１０Ａに示すように
ランド２１にクリームはんだ４１が装着される。検査の
後、ステップ１０３では基板２０’はリフロー炉に導入
され、図１０Ｂに示すようにランド２１にはんだ４２が
装着される。最後にステップ１０４にて図１０Ｃに示す
ように、はんだ４２の表面を平坦化する。
はんだ印刷をする。それによって図１０Ａに示すように
ランド２１にクリームはんだ４１が装着される。検査の
後、ステップ１０３では基板２０’はリフロー炉に導入
され、図１０Ｂに示すようにランド２１にはんだ４２が
装着される。最後にステップ１０４にて図１０Ｃに示す
ように、はんだ４２の表面を平坦化する。
【００２０】（２）フリップチップボンディング工程 ステップ２０１にて、図１０Ｄに示すように、フラック
ス４３の印刷をする。ステップ２０２にて図１０Ｅに示
すように、フリップチップ１０をマウントする。フリッ
プチップ１０の下面にははんだバンプ１１が装着されて
いる。ステップ２０３にて基板はリフロー炉に導入さ
れ、図１０Ｆに示すようにフリップチップ１０のはんだ
バンプ１１と基板２０’のランド２１のはんだ４２が接
合される。最後にステップ２０４にてフラックス４３が
洗浄され乾燥される。
ス４３の印刷をする。ステップ２０２にて図１０Ｅに示
すように、フリップチップ１０をマウントする。フリッ
プチップ１０の下面にははんだバンプ１１が装着されて
いる。ステップ２０３にて基板はリフロー炉に導入さ
れ、図１０Ｆに示すようにフリップチップ１０のはんだ
バンプ１１と基板２０’のランド２１のはんだ４２が接
合される。最後にステップ２０４にてフラックス４３が
洗浄され乾燥される。
【００２１】（３）後工程 ステップ３０１にて、封止材がフリップチップ１０と基
板２０’の間に導入され、次に封止材が硬化される。品
種を示すマーキングがなされ、最後に円形の基板２０’
は分割（ダイシング）される。それによって基板は小さ
なインタポーザ基板２０に分割され、多数のＣＳＰが生
成される。このＣＳＰをベーキング又は乾燥した後に、
トレーに収容され又はテーピングされる。
板２０’の間に導入され、次に封止材が硬化される。品
種を示すマーキングがなされ、最後に円形の基板２０’
は分割（ダイシング）される。それによって基板は小さ
なインタポーザ基板２０に分割され、多数のＣＳＰが生
成される。このＣＳＰをベーキング又は乾燥した後に、
トレーに収容され又はテーピングされる。
【００２２】
【発明が解決しようとする課題】従来のインタポーザ基
板２０では、その上面２０Ａにて、ランド２１、配線パ
ターン２２及びスルーホールランド２５Ａとその周囲を
除いて、ソルダーレジストが塗布されていた。しかしな
がら、隣接するランド間のピッチは約１５０μｍ程度で
あり、この狭い領域にはソルダーレジスト膜は塗布され
ていなかった。従って、ランド２１は周囲より高く、凹
凸のためクリームはんだを正確に所定の位置に印刷する
ことが困難であった。
板２０では、その上面２０Ａにて、ランド２１、配線パ
ターン２２及びスルーホールランド２５Ａとその周囲を
除いて、ソルダーレジストが塗布されていた。しかしな
がら、隣接するランド間のピッチは約１５０μｍ程度で
あり、この狭い領域にはソルダーレジスト膜は塗布され
ていなかった。従って、ランド２１は周囲より高く、凹
凸のためクリームはんだを正確に所定の位置に印刷する
ことが困難であった。
【００２３】従来のインタポーザ基板２０では半導体チ
ップ又はフリップチップ１０とインターポーザ基板２０
の間に封止材１５を挿入することによって両者を接着し
ていた。両者の接着強度において、封止材１５とインタ
ーポーザ基板２０の間の接着性又は密着性が重要なファ
クタとなる。封止材１５として通常、エポキシ樹脂等の
樹脂が使用される。封止材１５は、インタポーザ基板２
０の基材の表面との間の密着性又は接着性は良好である
が、銅箔及びソルダーレジストとの間の密着性又は接着
性は十分でない。
ップ又はフリップチップ１０とインターポーザ基板２０
の間に封止材１５を挿入することによって両者を接着し
ていた。両者の接着強度において、封止材１５とインタ
ーポーザ基板２０の間の接着性又は密着性が重要なファ
クタとなる。封止材１５として通常、エポキシ樹脂等の
樹脂が使用される。封止材１５は、インタポーザ基板２
０の基材の表面との間の密着性又は接着性は良好である
が、銅箔及びソルダーレジストとの間の密着性又は接着
性は十分でない。
【００２４】更に、従来のインタポーザ基板１０では、
ランド２１の先端部は矩形をなしており、隣接するラン
ド２１との間のピッチが小さくなると、斜めに隣接する
ランド２１の先端の角との間が近接し、隣接するランド
２１間のピッチを所定の大きさより小さくすることがで
きなかった。
ランド２１の先端部は矩形をなしており、隣接するラン
ド２１との間のピッチが小さくなると、斜めに隣接する
ランド２１の先端の角との間が近接し、隣接するランド
２１間のピッチを所定の大きさより小さくすることがで
きなかった。
【００２５】本発明は斯かる点に鑑み、ＣＳＰに使用さ
れるインタポーザ基板において、インタポーザ基板のラ
ンドにクリームはんだを正確に所定の位置に印刷するこ
とができるように構成することを目的とする。
れるインタポーザ基板において、インタポーザ基板のラ
ンドにクリームはんだを正確に所定の位置に印刷するこ
とができるように構成することを目的とする。
【００２６】本発明は斯かる点に鑑み、ＣＳＰに使用さ
れるインタポーザ基板において、インターポーザ基板と
封止材の間の密着性又は接着性を良好にすることを目的
とする。
れるインタポーザ基板において、インターポーザ基板と
封止材の間の密着性又は接着性を良好にすることを目的
とする。
【００２７】本発明は斯かる点に鑑み、インタポーザ基
板にて隣接するランド２１間のピッチをより小さくする
ことができるようにすることを目的とする。
板にて隣接するランド２１間のピッチをより小さくする
ことができるようにすることを目的とする。
【００２８】
【課題を解決するための手段】本発明によると、半導体
チップを装着するための第１の面とマザーボードに実装
されるための第２の面とを有し、上記第１の面には周囲
に沿って複数列のスルーホールランドと該スルーホール
ランドに接続された複数列のランドとが設けられ、上記
第２の面には周囲に沿って複数列の電極が設けられ、上
記第１の面のスルーホールランドとそれに対応した上記
第２の面の電極はそれぞれスルーホール接続されている
インタポーザ基板において、上記第１の面のランドの間
にソルダーレジストが配置されそれによって帯状の平坦
な面が形成されている。
チップを装着するための第１の面とマザーボードに実装
されるための第２の面とを有し、上記第１の面には周囲
に沿って複数列のスルーホールランドと該スルーホール
ランドに接続された複数列のランドとが設けられ、上記
第２の面には周囲に沿って複数列の電極が設けられ、上
記第１の面のスルーホールランドとそれに対応した上記
第２の面の電極はそれぞれスルーホール接続されている
インタポーザ基板において、上記第１の面のランドの間
にソルダーレジストが配置されそれによって帯状の平坦
な面が形成されている。
【００２９】本発明によると、インタポーザ基板の製造
方法において、複数列のスルーホールランドと該スルー
ホールランドに接続された複数列のランドとが設けられ
た第１の面と、上記第１の面のスルーホールランドにス
ルーホール接続された複数列の電極が設けられた第２の
面とを有する基板を用意することと、上記第１の面のラ
ンドを含む部分にソルダーレジストを塗布することと、
上記ランドの列を横断するように帯状のマスクを装着す
ることと、上記第１の面に紫外線を照射して上記マスク
以外の部分を硬化することと、上記第２の面から紫外線
を照射して、上記ランド以外の部分を硬化することと、
を含む。
方法において、複数列のスルーホールランドと該スルー
ホールランドに接続された複数列のランドとが設けられ
た第１の面と、上記第１の面のスルーホールランドにス
ルーホール接続された複数列の電極が設けられた第２の
面とを有する基板を用意することと、上記第１の面のラ
ンドを含む部分にソルダーレジストを塗布することと、
上記ランドの列を横断するように帯状のマスクを装着す
ることと、上記第１の面に紫外線を照射して上記マスク
以外の部分を硬化することと、上記第２の面から紫外線
を照射して、上記ランド以外の部分を硬化することと、
を含む。
【００３０】
【発明の実施の形態】図１及び図２を参照して本発明に
よるインタポーザ基板の例を説明する。図１は本例のイ
ンタポーザ基板２０の上面２０Ａの構成例を示し、図２
は下面２０Ｂの構成例を示す。図１にて破線１０’は半
導体チップ１０が配置される位置を示す。本例による
と、インタポーザ基板２０の上面２０Ａに、周囲に沿っ
て４列のスルーホールランド２５Ａが形成され、下面２
０Ｂに、それに対応して４列の電極２５Ｂ、２５Ｄが形
成されている。
よるインタポーザ基板の例を説明する。図１は本例のイ
ンタポーザ基板２０の上面２０Ａの構成例を示し、図２
は下面２０Ｂの構成例を示す。図１にて破線１０’は半
導体チップ１０が配置される位置を示す。本例による
と、インタポーザ基板２０の上面２０Ａに、周囲に沿っ
て４列のスルーホールランド２５Ａが形成され、下面２
０Ｂに、それに対応して４列の電極２５Ｂ、２５Ｄが形
成されている。
【００３１】４列のスルーホールランド２５Ａ、２５Ｂ
のうち内側の２列は半導体チップ１０の外周１０’より
内側に配置され、外側の２列は半導体チップ１０の外周
１０’より外側に配置されている。スルーホールランド
２５Ａとそれに対応する電極２５Ｂはそれぞれスルーホ
ール２５によって電気的に接続されている。尚、ダミー
電極２５Ｄは、スルーホールランド２５Ａに接続されて
いない。
のうち内側の２列は半導体チップ１０の外周１０’より
内側に配置され、外側の２列は半導体チップ１０の外周
１０’より外側に配置されている。スルーホールランド
２５Ａとそれに対応する電極２５Ｂはそれぞれスルーホ
ール２５によって電気的に接続されている。尚、ダミー
電極２５Ｄは、スルーホールランド２５Ａに接続されて
いない。
【００３２】インタポーザ基板２０の上面２０Ａには２
列のランド２１が形成されている。ランド２１は、半導
体チップ１０の外周１０’より内側に且つ４列のスルー
ホールランド２５Ａの間に配置されている。ランド２１
と４列のスルーホールランド２５Ａとは、配線パターン
２２によって電気的に接続されている。
列のランド２１が形成されている。ランド２１は、半導
体チップ１０の外周１０’より内側に且つ４列のスルー
ホールランド２５Ａの間に配置されている。ランド２１
と４列のスルーホールランド２５Ａとは、配線パターン
２２によって電気的に接続されている。
【００３３】インタポーザ基板２０の中央には５つのガ
ス抜き用の孔２０Ｄが形成されている。このガス抜き用
の孔２０Ｄは、半導体チップ１０とインタポーザ基板２
０の間に封止材１５を導入するときに内部に滞留するガ
ス又は空気を排気するために設けられる。
ス抜き用の孔２０Ｄが形成されている。このガス抜き用
の孔２０Ｄは、半導体チップ１０とインタポーザ基板２
０の間に封止材１５を導入するときに内部に滞留するガ
ス又は空気を排気するために設けられる。
【００３４】従来のインタポーザ基板２０（図７）で
は、中央の孔２０Ｃより封止材１５を導入したが、中央
の孔２０Ｃを設けない場合には、封止材１５は周囲より
両者の間隙に導入される。封止材１５を半導体チップ１
０の一方の側より両者の間隙に導入すると、液状の封止
材１５は毛管現象によって両者の間隙を内部に進入す
る。このとき、進入の前縁は一様でない場合があり、そ
こにガス又は空気が滞留する。ガス抜き用の孔２０Ｄを
設けることによって滞留したガス又は空気が排気され
る。
は、中央の孔２０Ｃより封止材１５を導入したが、中央
の孔２０Ｃを設けない場合には、封止材１５は周囲より
両者の間隙に導入される。封止材１５を半導体チップ１
０の一方の側より両者の間隙に導入すると、液状の封止
材１５は毛管現象によって両者の間隙を内部に進入す
る。このとき、進入の前縁は一様でない場合があり、そ
こにガス又は空気が滞留する。ガス抜き用の孔２０Ｄを
設けることによって滞留したガス又は空気が排気され
る。
【００３５】インタポーザ基板２０の中央には５つのガ
ス抜き用の孔２０Ｄに隣接してソルダーレジストが除去
された部分２０Ｅが形成されている。図８を参照して説
明したように、インタポーザ基板２０の上面２０Ａには
ランド２１の周囲を除いてソルダーレジストが塗布され
ている。本例ではインタポーザ基板２０の中央にソルダ
ーレジスト除去部分２０Ｅが設けられ、この部分ではソ
ルダーレジストが除去されている。
ス抜き用の孔２０Ｄに隣接してソルダーレジストが除去
された部分２０Ｅが形成されている。図８を参照して説
明したように、インタポーザ基板２０の上面２０Ａには
ランド２１の周囲を除いてソルダーレジストが塗布され
ている。本例ではインタポーザ基板２０の中央にソルダ
ーレジスト除去部分２０Ｅが設けられ、この部分ではソ
ルダーレジストが除去されている。
【００３６】インタポーザ基板２０と半導体チップ１０
は封止材１５によって接着されるが、上述のように、封
止材１５とソルダーレジストとの間の接着性又は密着性
は一般に良好でない。ソルダーレジスト除去部分２０Ｅ
を設けることによって封止材１５はインタポーザ基板２
０の基材の露出された面と接着されるため、両者の接着
性又は密着性が改善される。
は封止材１５によって接着されるが、上述のように、封
止材１５とソルダーレジストとの間の接着性又は密着性
は一般に良好でない。ソルダーレジスト除去部分２０Ｅ
を設けることによって封止材１５はインタポーザ基板２
０の基材の露出された面と接着されるため、両者の接着
性又は密着性が改善される。
【００３７】再び図１を参照する。本例のインタポーザ
基板２０では、その上面２０Ａにて、２列のランド２１
の列に沿って２列の帯状のソルダーレジスト３０が形成
されている。より詳細に説明すると、この帯状のソルダ
ーレジスト３０はランド２１の間に形成され、ランド２
１の凹凸を緩和するように機能する。
基板２０では、その上面２０Ａにて、２列のランド２１
の列に沿って２列の帯状のソルダーレジスト３０が形成
されている。より詳細に説明すると、この帯状のソルダ
ーレジスト３０はランド２１の間に形成され、ランド２
１の凹凸を緩和するように機能する。
【００３８】図３を参照して説明する。図３はインタポ
ーザ基板２０の上面２０Ａに形成されたランド２１の列
を示す拡大図である。図示のように、ランド２１の列に
沿って帯状にソルダーレジスト３０が形成されている。
尚、ランド２１上に描かれた円形の破線１１’は半導体
チップ１０のはんだバンプ１１又はアルミニウム電極１
２が配置される位置を示す。図９及び図１０を参照して
説明したように、ＣＳＰの製造工程において、この位置
１１’にクリームはんだ４１を塗布する。
ーザ基板２０の上面２０Ａに形成されたランド２１の列
を示す拡大図である。図示のように、ランド２１の列に
沿って帯状にソルダーレジスト３０が形成されている。
尚、ランド２１上に描かれた円形の破線１１’は半導体
チップ１０のはんだバンプ１１又はアルミニウム電極１
２が配置される位置を示す。図９及び図１０を参照して
説明したように、ＣＳＰの製造工程において、この位置
１１’にクリームはんだ４１を塗布する。
【００３９】ソルダーレジスト３０はランド２１の間に
帯状に配置されており、この帯状部分では、ランド２１
の上面とソルダーレジスト３０の上面は平坦な面となっ
ている。即ち、インタポーザ基板２０の上面２０Ａに対
して、ソルダーレジスト３０の高さは、ランド２１の高
さと略同一になるように形成されている。
帯状に配置されており、この帯状部分では、ランド２１
の上面とソルダーレジスト３０の上面は平坦な面となっ
ている。即ち、インタポーザ基板２０の上面２０Ａに対
して、ソルダーレジスト３０の高さは、ランド２１の高
さと略同一になるように形成されている。
【００４０】こうして、本例によると、ランド２１の間
に配置されたソルダーレジスト３０によって帯状の平坦
な部分が形成され、それによって、ランド２１にクリー
ムはんだ４１を装着するとき、クリームはんだ４１を所
定の位置１１’に正確に塗布することができる。
に配置されたソルダーレジスト３０によって帯状の平坦
な部分が形成され、それによって、ランド２１にクリー
ムはんだ４１を装着するとき、クリームはんだ４１を所
定の位置１１’に正確に塗布することができる。
【００４１】次に図４を参照してランド２１の間に帯状
にソルダーレジスト３０を形成する方法を説明する。図
４Ａ〜図４Ｅにて、左側の図は図３の線Ｘ−Ｘに沿った
断面を示し、右側の図は図３の線Ｙ−Ｙに沿った断面を
示す。図４Ａに示すように、上面２０Ａにランド２１が
形成されたインタポーザ基板２０を用意する。次に、図
４Ｂに示すように、上面２０Ａにネガティブタイプのソ
ルダーレジスト３０を塗布する。ソルダーレジスト３０
は少なくとも帯状部分を覆うように塗布されるが、全面
的に塗布されてもよい。
にソルダーレジスト３０を形成する方法を説明する。図
４Ａ〜図４Ｅにて、左側の図は図３の線Ｘ−Ｘに沿った
断面を示し、右側の図は図３の線Ｙ−Ｙに沿った断面を
示す。図４Ａに示すように、上面２０Ａにランド２１が
形成されたインタポーザ基板２０を用意する。次に、図
４Ｂに示すように、上面２０Ａにネガティブタイプのソ
ルダーレジスト３０を塗布する。ソルダーレジスト３０
は少なくとも帯状部分を覆うように塗布されるが、全面
的に塗布されてもよい。
【００４２】次に図４Ｃに示すように、帯状のマスク４
５を配置し上側より光又は紫外線を照射する。帯状のマ
スク４５によって覆われた部分以外は硬化する。次に図
４Ｄに示すように、インタポーザ基板２０の下面２０Ｂ
より紫外線を照射する。紫外線はインタポーザ基板２０
を透過するが、ランド２１によって遮断される。従っ
て、ランド２１が存在しない部分にてソルダーレジスト
３０が硬化する。最後に、ランド２１の上面の硬化して
いないソルダーレジスト３０が除去される。
５を配置し上側より光又は紫外線を照射する。帯状のマ
スク４５によって覆われた部分以外は硬化する。次に図
４Ｄに示すように、インタポーザ基板２０の下面２０Ｂ
より紫外線を照射する。紫外線はインタポーザ基板２０
を透過するが、ランド２１によって遮断される。従っ
て、ランド２１が存在しない部分にてソルダーレジスト
３０が硬化する。最後に、ランド２１の上面の硬化して
いないソルダーレジスト３０が除去される。
【００４３】インタポーザ基板２０の上面２０Ａに塗布
された帯状のソルダーレジスト３０に対して、インタポ
ーザ基板２０の下面２０Ｂから紫外線を照射すると、ラ
ンド２１がマスクの役割をする。従って、ランド２１の
上面に塗布されたソルダーレジスト３０のみが硬化され
ることなく除去される。
された帯状のソルダーレジスト３０に対して、インタポ
ーザ基板２０の下面２０Ｂから紫外線を照射すると、ラ
ンド２１がマスクの役割をする。従って、ランド２１の
上面に塗布されたソルダーレジスト３０のみが硬化され
ることなく除去される。
【００４４】インタポーザ基板２０は半透明であり、且
つインタポーザ基板２０の下面２０Ｂのこの部分には、
図２に示すように配線パターン又はスルーホールは設け
られていない。従って、本例のように、インタポーザ基
板２０の上面２０Ａからばかりでなく下面２０Ｂからも
紫外線を照射することによって、ソルダーレジスト３０
を硬化させることができる。
つインタポーザ基板２０の下面２０Ｂのこの部分には、
図２に示すように配線パターン又はスルーホールは設け
られていない。従って、本例のように、インタポーザ基
板２０の上面２０Ａからばかりでなく下面２０Ｂからも
紫外線を照射することによって、ソルダーレジスト３０
を硬化させることができる。
【００４５】図５を参照して説明する。図５はインタポ
ーザ基板２０の上面２０Ａに装着されたランド２１の先
端部分の拡大図である。本例によると、ランド２１の先
端は四角ではなく丸くなっている。従って隣接するラン
ド２１との間の間隔、特に斜めに隣接するランド２１と
の間の間隔をより大きくすることができる。
ーザ基板２０の上面２０Ａに装着されたランド２１の先
端部分の拡大図である。本例によると、ランド２１の先
端は四角ではなく丸くなっている。従って隣接するラン
ド２１との間の間隔、特に斜めに隣接するランド２１と
の間の間隔をより大きくすることができる。
【００４６】図示のようにランド２１の延在する方向を
Ｘ軸、ランド２１の列の方向をＹ軸とする。ランド２１
のＹ軸方向のピッチをｐ、ランド２１のＹ軸方向の幅を
Ｌとすると隣接するランド２１間のＹ軸方向の間隔はｐ
−Ｌとなる。第１の列のランド２１と第２の列のランド
２１と間のＸ軸方向の間隔をＨとする。第１の列のラン
ド２１とそれに近接した第２の例のランド２１との間の
Ｙ軸方向の間隔はｐ／２−Ｌとなる。
Ｘ軸、ランド２１の列の方向をＹ軸とする。ランド２１
のＹ軸方向のピッチをｐ、ランド２１のＹ軸方向の幅を
Ｌとすると隣接するランド２１間のＹ軸方向の間隔はｐ
−Ｌとなる。第１の列のランド２１と第２の列のランド
２１と間のＸ軸方向の間隔をＨとする。第１の列のラン
ド２１とそれに近接した第２の例のランド２１との間の
Ｙ軸方向の間隔はｐ／２−Ｌとなる。
【００４７】従来のようにランド２１の先端が四角であ
る場合、斜めに隣接する２つのランド２１の間の間隔α
は次の式によって表される。
る場合、斜めに隣接する２つのランド２１の間の間隔α
は次の式によって表される。
【００４８】
【数１】α＝√〔Ｈ2 ＋（ｐ／２−Ｌ）2 〕
【００４９】一方、本発明のようにランド２１の先端が
丸い場合、斜めに隣接する２つのランド２１の間の間隔
βは次の式によって表される。
丸い場合、斜めに隣接する２つのランド２１の間の間隔
βは次の式によって表される。
【００５０】
【数２】β＝√〔（Ｈ＋Ｌ）2 ＋（ｐ／２）2 〕−Ｌ
【００５１】図５に示すように明らかにβ＞αである。
従って、インタポーザ基板２０の上面２０Ａに２列のラ
ンド２１を形成する場合、ランド２１の先端の形状を四
角ではなく丸くすることによって、斜めに隣接する２つ
のランド２１間の間隔を大きくすることができる。それ
によって更にランド２１の列のファインピッチ化を図る
ことができる。
従って、インタポーザ基板２０の上面２０Ａに２列のラ
ンド２１を形成する場合、ランド２１の先端の形状を四
角ではなく丸くすることによって、斜めに隣接する２つ
のランド２１間の間隔を大きくすることができる。それ
によって更にランド２１の列のファインピッチ化を図る
ことができる。
【００５２】以上本発明の実施の形態について詳細に説
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
明したが、本発明はこれらの例に限定されることなく特
許請求の範囲に記載された発明の範囲にて様々な変更等
が可能であることは当業者にとって理解されよう。
【００５３】
【発明の効果】本発明によると、ＣＳＰに使用されるイ
ンタポーザ基板において、インタポーザ基板のランドに
クリームはんだを正確に所定の位置に印刷することがで
きる利点を有する。
ンタポーザ基板において、インタポーザ基板のランドに
クリームはんだを正確に所定の位置に印刷することがで
きる利点を有する。
【００５４】本発明によると、ＣＳＰに使用されるイン
タポーザ基板において、インターポーザ基板と封止材の
間の密着性又は接着性を良好にすることができる利点を
有する。
タポーザ基板において、インターポーザ基板と封止材の
間の密着性又は接着性を良好にすることができる利点を
有する。
【００５５】本発明によると、インタポーザ基板にて隣
接するランド２１間のピッチをより小さくすることがで
きる利点を有する。
接するランド２１間のピッチをより小さくすることがで
きる利点を有する。
【図１】本発明によるインタポーザ基板の上面の構成を
示す図である。
示す図である。
【図２】本発明によるインタポーザ基板の下面の構成を
示す図である。
示す図である。
【図３】本発明によるインタポーザ基板の上面のランド
列を示す一部拡大図である。
列を示す一部拡大図である。
【図４】本発明によるインタポーザ基板の上面のソルダ
ーレジスト帯の生成方法を説明するための説明図であ
る。
ーレジスト帯の生成方法を説明するための説明図であ
る。
【図５】本発明によるインタポーザ基板の上面のランド
の構成を説明するための説明図である。
の構成を説明するための説明図である。
【図６】従来のＣＳＰの構成例を示す図である。
【図７】従来のインタポーザ基板の構成例を示す図であ
る。
る。
【図８】従来のＣＳＰ及びインタポーザ基板の構造を示
す図である。
す図である。
【図９】従来のＣＳＰの製造工程を示す図である。
【図１０】従来のＣＳＰの製造方法を示す図である。
１０ 半導体チップ、 １１ はんだバンプ、 １２
アルミニウム電極、１３ＢＬＭ膜、 １５ 封止材、
２０ インタポーザ基板、 ２０Ａ 上面、２０Ｂ 下
面、 ２０Ｃ，２０Ｄ 孔、 ２１ ランド、 ２２
配線パターン、 ２４Ａ，２４Ｂ 銅箔、 ２５ スル
ーホール、 ２５Ａ スルーホールランド、 ２５Ｂ
電極、 ２６ 充填材、 ２８ ソルダーレジスト、
２９Ａ，２９Ｂ，２９Ｃ，２９Ｄ ダミーバンプ、 ３
０ ソルダーレジスト、 ４１クリームはんだ、 ４２
はんだ、 ４３ フラックス、 ４５ マスク
アルミニウム電極、１３ＢＬＭ膜、 １５ 封止材、
２０ インタポーザ基板、 ２０Ａ 上面、２０Ｂ 下
面、 ２０Ｃ，２０Ｄ 孔、 ２１ ランド、 ２２
配線パターン、 ２４Ａ，２４Ｂ 銅箔、 ２５ スル
ーホール、 ２５Ａ スルーホールランド、 ２５Ｂ
電極、 ２６ 充填材、 ２８ ソルダーレジスト、
２９Ａ，２９Ｂ，２９Ｃ，２９Ｄ ダミーバンプ、 ３
０ ソルダーレジスト、 ４１クリームはんだ、 ４２
はんだ、 ４３ フラックス、 ４５ マスク
Claims (4)
- 【請求項１】 半導体チップを装着するための第１の面
とマザーボードに実装されるための第２の面とを有し、
上記第１の面には周囲に沿って複数列のスルーホールラ
ンドと該スルーホールランドに接続された複数列のラン
ドとが設けられ、上記第２の面には周囲に沿って複数列
の電極が設けられ、上記第１の面のスルーホールランド
とそれに対応した上記第２の面の電極はそれぞれスルー
ホール接続されているインタポーザ基板において、 上記第１の面のランドの間にソルダーレジストが配置さ
れそれによって帯状の平坦な面が形成されていることを
特徴とするインタポーザ基板。 - 【請求項２】 請求項１記載のインタポーザ基板におい
て、上記第１の面には中央部分にソルダーレジストが除
去された部分が形成されていることを特徴とするインタ
ポーザ基板。 - 【請求項３】 請求項１又は２記載のインタポーザ基板
において、上記ランドの先端部分は丸い形状に形成され
ていることを特徴とするインタポーザ基板。 - 【請求項４】 複数列のスルーホールランドと該スルー
ホールランドに接続された複数列のランドとが設けられ
た第１の面と、上記第１の面のスルーホールランドにス
ルーホール接続された複数列の電極が設けられた第２の
面とを有する基板を用意することと、 上記第１の面のランドを含む部分にソルダーレジストを
塗布することと、 上記ランドの列を横断するように帯状のマスクを配置す
ることと、 上記第１の面に紫外線を照射して上記マスク以外の部分
を硬化することと、 上記第２の面から紫外線を照射して、上記ランド以外の
部分を硬化することと、を含むインタポーザ基板の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22143996A JP3817785B2 (ja) | 1996-08-22 | 1996-08-22 | インタポーザ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22143996A JP3817785B2 (ja) | 1996-08-22 | 1996-08-22 | インタポーザ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065300A true JPH1065300A (ja) | 1998-03-06 |
| JP3817785B2 JP3817785B2 (ja) | 2006-09-06 |
Family
ID=16766767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22143996A Expired - Fee Related JP3817785B2 (ja) | 1996-08-22 | 1996-08-22 | インタポーザ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3817785B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340060B1 (ko) * | 1998-06-02 | 2002-07-18 | 박종섭 | 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조 |
| US6627998B1 (en) | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
| KR100858338B1 (ko) * | 2008-03-31 | 2008-09-11 | (주)삼일피엔유 | 반도체 패키지 실장용 인쇄회로기판 |
| JP2011146489A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
| JP2012248550A (ja) * | 2011-05-25 | 2012-12-13 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
| JP5767695B2 (ja) * | 2011-03-22 | 2015-08-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2016076594A (ja) * | 2014-10-06 | 2016-05-12 | 株式会社野田スクリーン | 半導体装置の製造方法および半導体装置 |
| JP2016086196A (ja) * | 2016-02-19 | 2016-05-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017085170A (ja) * | 2017-01-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1996
- 1996-08-22 JP JP22143996A patent/JP3817785B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340060B1 (ko) * | 1998-06-02 | 2002-07-18 | 박종섭 | 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조 |
| US6627998B1 (en) | 2000-07-27 | 2003-09-30 | International Business Machines Corporation | Wafer scale thin film package |
| KR100858338B1 (ko) * | 2008-03-31 | 2008-09-11 | (주)삼일피엔유 | 반도체 패키지 실장용 인쇄회로기판 |
| US8729709B2 (en) | 2010-01-14 | 2014-05-20 | Renesas Electronics Corporation | Semiconductor device |
| JP2011146489A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置 |
| US9171791B2 (en) | 2010-01-14 | 2015-10-27 | Renesas Electronics Corporation | Semiconductor device |
| US9818679B2 (en) | 2010-01-14 | 2017-11-14 | Renesas Electronics Corporation | Semiconductor device |
| US10134663B2 (en) | 2010-01-14 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device |
| JP5767695B2 (ja) * | 2011-03-22 | 2015-08-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2012248550A (ja) * | 2011-05-25 | 2012-12-13 | Kyocer Slc Technologies Corp | 配線基板 |
| JP2013236039A (ja) * | 2012-05-11 | 2013-11-21 | Renesas Electronics Corp | 半導体装置 |
| JP2016076594A (ja) * | 2014-10-06 | 2016-05-12 | 株式会社野田スクリーン | 半導体装置の製造方法および半導体装置 |
| JP2016086196A (ja) * | 2016-02-19 | 2016-05-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017085170A (ja) * | 2017-01-30 | 2017-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3817785B2 (ja) | 2006-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814966B2 (ja) | 半導体装置 | |
| TWI430725B (zh) | 印刷電路板及製造電子裝置之方法 | |
| TW200845350A (en) | Dual or multiple row package | |
| TWI713427B (zh) | 封裝體的接著結構及其製造方法 | |
| WO2019181626A1 (ja) | 電子回路装置および回路基板の製造方法 | |
| JP3817785B2 (ja) | インタポーザ基板 | |
| KR20200107200A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP2001230513A (ja) | プリント基板及びその製造方法 | |
| KR100690999B1 (ko) | 볼 그리드 어레이 패키지의 실장방법 | |
| JP2008016630A (ja) | プリント配線板およびその製造方法 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP5062376B1 (ja) | 電子部品実装基板の製造方法 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP2000277898A (ja) | ボールグリッドアレイパッケージ実装用基板 | |
| KR100221654B1 (ko) | 스크린 프린팅을 이용한 금속 범프의 제조 방법 | |
| JPH08102583A (ja) | 配線回路基板 | |
| JPH118335A (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP2006066811A (ja) | はんだ印刷用マスク、部品実装方法 | |
| JPH09186422A (ja) | 半導体装置 | |
| JP2006041224A (ja) | 電子装置および電子装置の実装構造 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3024623B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04323842A (ja) | 回路部品搭載用中間基板の製造法 | |
| JP2023031952A (ja) | 基板及び実装基板 | |
| JP2022113221A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| LAPS | Cancellation because of no payment of annual fees |