JP3817785B2

JP3817785B2 - インタポーザ基板

Info

Publication number: JP3817785B2
Application number: JP22143996A
Authority: JP
Inventors: 茂康伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-08-22
Filing date: 1996-08-22
Publication date: 2006-09-06
Anticipated expiration: 2016-08-22
Also published as: JPH1065300A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、より詳細にはチップサイズパーケージ（ＣＳＰ）と称される半導体装置に使用されるインタポーザ基板に関する。
【０００２】
【従来の技術】
図６を参照して従来のチップサイズパーケージ(Chip Size Package) （以下ＣＳＰと称する。）の例を説明する。この例は本願出願人と同一の出願人によって平成７年１２月３０日付にて出願された特願平７−３５２４９２号（Ｓ９５０４３８６４）に開示されたものであり、詳細は同出願を参照されたい。
【０００３】
図６に示すように、ＣＳＰは上側の半導体チップ１０と下側のインタポーザ基板２０よりなる。インタポーザ基板２０は半導体チップ１０より僅かに大きな寸法を有する。上側の半導体チップ１０は通常の半導体チップ又はフリップチップであり、回路基板上にフリップチップボンディングによって実装されることができるように構成されており、ＣＳＰでは回路基板の代わりにインタポーザ基板２０上に装着されている。半導体チップ１０はフリップチップボンディングではなく、ワイヤボンディング、ＴＡＢ熱圧着等によって実装されるように構成されたものであってもよい。
【０００４】
インタポーザ基板２０の上面２０Ａには多数のランド２１とスルーホールランド２５Ａが整列して配置され、両者は配線パターン２２によって電気的に接続されている。スルーホールランド２５Ａは、インタポーザ基板２０の下面２０Ｂの電極２５Ｂ（図示なし）とスルーホール接続されている。
【０００５】
半導体チップ１０の下面２０Ｂには、インタポーザ基板２０の上面２０Ａのランド２１に対応して、多数の整列して配置されたアルミニウム電極（図示なし）が配置され、アルミニウム電極にははんだバンプ１１が装着されている。半導体チップ１０のはんだバンプ１１はインタポーザ基板２０の対応するランド２１とはんだ接合される。
【０００６】
半導体チップ１０とインタポーザ基板２０の間に封止材１５が挿入され、それによって両者は接着される。封止材１５はインタポーザ基板２０の中央に設けられた孔２０Ｃ又は周囲の間隙より充填される。
【０００７】
こうしてパッケージングされた半導体チップ１０とインタポーザ基板２０からなるＣＳＰは図示しない回路基板（マザーボード）上に実装される。インタポーザ基板２０の下面２０Ｂがマザーボードに対する接合面となる。
【０００８】
図７を参照してインタポーザ基板２０の構成を説明する。図７Ａはインタポーザ基板２０の上面２０Ａを示し、図７Ｂはインタポーザ基板２０の下面２０Ｂを示す。図７Ａにて破線１０’は半導体チップ１０の位置を示す。図７Ａに示すようにインタポーザ基板２０の上面２０Ａには、周囲に沿って４列のスルーホールランド２５Ａが形成されており、内側の２列のスルーホールランド２５Ａは半導体チップ１０の外周の内側に配置され、外側の２列のスルーホールランド２５Ａは半導体チップ１０の外周の外側に配置されている。
【０００９】
４列のスルーホールランド２５Ａの間に且つ半導体チップ１０の外周より内側の位置に、２列のランド又は電極２１が形成されている。２列のランド２１は、上述のように、半導体チップ１０の下面１０Ｂに形成されたアルミニウム電極又ははんだバンプ１１の位置に対応して配置されている。スルーホールランド２５Ａとそれに対応するランド２１は配線パターン２２によってそれぞれ電気的に接続されている。
【００１０】
図７Ｂに示すようにインタポーザ基板２０の下面２０Ｂには、上面２０Ａのスルーホールランド２５Ａに対応して４列の電極２５Ｂ、２５Ｄが形成されている。上面２０Ａのスルーホールランド２５Ａとそれに対応した下面２０Ｂの電極２５Ｂはスルーホール接続によって電気的に接続されている。尚、インタポーザ基板２０の上面２０Ａのスルーホールランド２５Ａの数より下面２０Ｂの電極２５Ｂ、２５Ｄの数のほうが多い。この余分な電極２５Ｄはダミー電極又はダミースルーホールと称される。
【００１１】
インタポーザ基板２０の下面２０Ｂの四隅にはダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄが設けられている。ダミーバンプ２９Ａ、２９Ｂ、２９Ｃ、２９Ｄは、インタポーザ基板２０の表面に対して電極２５Ｂ、２５Ｄと同じ高さを有する。またインタポーザ基板２０の中心には樹脂注入用の孔２０Ｃが形成されている。
【００１２】
図８を参照して、ＣＰＳ及びインタポーザ基板２０の構造を説明する。インタポーザ基板２０の上面２０Ａ及び下面２０Ｂに銅箔２４Ａ及び２４Ｂが配置され、その上にスルーホール２５が形成されている。スルーホール２５内には適当な充填材２６が充填され、両端には銅メッキのスルーホールランド２５Ａ、２５Ｂが装着されている。
【００１３】
インタポーザ基板２０の上面２０Ａに形成されたランド２１とスルーホールランド２５Ａは同じ高さとなるように形成されている。インタポーザ基板２０の上面２０Ａには、ランド２１、配線パターン２２（図６）及びスルーホールランド２５Ａ以外の所定の部分にソルダーレジスト２８が塗布されている。
【００１４】
半導体チップ１０の下面１０Ｂにはアルミニウム電極１２が装着され、その表面にはＢＬＭ（ボールリミティングメタル）膜１３が塗布され、このＢＬＭ膜１３上にはんだバンプ１１が装着されている。はんだバンプ１１は高融点はんだである。はんだバンプ１１とインタポーザ基板２０の上面２０Ａのランド２１に装着された共晶はんだ４２とが接合される。リフロー炉にて、共晶はんだ４２は完全に溶融するが、高融点はんだ１１は溶融しない。高融点はんだ１１は、その表面が共晶はんだ４２と金属間結合を生成するが、溶融することなく、最初の形態を保持する。
【００１５】
こうして、半導体チップ１０の下面１０Ｂのアルミニウム電極１２は、ランド２１、配線パターン２２（図６）、スルーホールランド２５Ａ及びスルーホール２５を経由してインタポーザ基板２０の下面２０Ｂの電極２５Ｂに電気的に接続される。尚、上側の半導体チップ１０と下側のインタポーザ基板２０の間には封止材１５が挿入され、それによって両者は接着されている。
【００１６】
インタポーザ基板２０の下面２０Ｂの電極２５Ｂのピッチは、半導体チップ１０のアルミニウム電極１２のピッチより十分大きい。インタポーザ基板２０の下面２０Ｂの電極２５Ｂのピッチは、マザーボード（図示なし）上の電極又はランドのピッチに対応している。インタポーザ基板２０は、半導体チップ１０のアルミニウム電極１２のピッチを拡大してマザーボード上の電極に接続するように機能するため、格子配列変換基板(Transformed Grid Array)（ＴＧＡと称する。）と称される。
【００１７】
図９及び図１０を参照してＣＳＰの製造方法の概略を説明する。図９に示すようにＣＳＰの製造工程は、インタポーザ基板２０のためのプリコート基板を準備する前工程１００と、この基板上に半導体チップ１０を装着するフリップチップボンディング工程２００と、基板を分割（ダイシング）して多数のＣＳＰを製造する後工程３００とを含む。
【００１８】
（１）前工程
先ずステップ１０１にて基板２０’を導入して洗浄する。基板はガラスエポキシ又はＢＴレジン等からなる絶縁基材の両面に銅箔を張り合わせた所謂両面銅箔張り基板に、ランド２１、配線パターン２２、スルーホール２５、スルーホールランド２５Ａ、電極２５Ｂ等を形成することによって製造される。両面銅箔張り基板の代わりに多層基板が用いられてもよい。ランド２１、配線パターン２２、スルーホール２５、スルーホールランド２５Ａ、電極２５Ｂ等は周知の技術によってなされる。
【００１９】
次にステップ１０２にて基板にプリコートはんだ印刷をする。それによって図１０Ａに示すようにランド２１にクリームはんだ４１が装着される。検査の後、ステップ１０３では基板２０’はリフロー炉に導入され、図１０Ｂに示すようにランド２１にはんだ４２が装着される。最後にステップ１０４にて図１０Ｃに示すように、はんだ４２の表面を平坦化する。
【００２０】
（２）フリップチップボンディング工程
ステップ２０１にて、図１０Ｄに示すように、フラックス４３の印刷をする。ステップ２０２にて図１０Ｅに示すように、フリップチップ１０をマウントする。フリップチップ１０の下面にははんだバンプ１１が装着されている。ステップ２０３にて基板はリフロー炉に導入され、図１０Ｆに示すようにフリップチップ１０のはんだバンプ１１と基板２０’のランド２１のはんだ４２が接合される。最後にステップ２０４にてフラックス４３が洗浄され乾燥される。
【００２１】
（３）後工程
ステップ３０１にて、封止材がフリップチップ１０と基板２０’の間に導入され、次に封止材が硬化される。品種を示すマーキングがなされ、最後に円形の基板２０’は分割（ダイシング）される。それによって基板は小さなインタポーザ基板２０に分割され、多数のＣＳＰが生成される。このＣＳＰをベーキング又は乾燥した後に、トレーに収容され又はテーピングされる。
【００２２】
【発明が解決しようとする課題】
従来のインタポーザ基板２０では、その上面２０Ａにて、ランド２１、配線パターン２２及びスルーホールランド２５Ａとその周囲を除いて、ソルダーレジストが塗布されていた。しかしながら、隣接するランド間のピッチは約１５０μｍ程度であり、この狭い領域にはソルダーレジスト膜は塗布されていなかった。従って、ランド２１は周囲より高く、凹凸のためクリームはんだを正確に所定の位置に印刷することが困難であった。
【００２３】
従来のインタポーザ基板２０では半導体チップ又はフリップチップ１０とインターポーザ基板２０の間に封止材１５を挿入することによって両者を接着していた。両者の接着強度において、封止材１５とインターポーザ基板２０の間の接着性又は密着性が重要なファクタとなる。封止材１５として通常、エポキシ樹脂等の樹脂が使用される。封止材１５は、インタポーザ基板２０の基材の表面との間の密着性又は接着性は良好であるが、銅箔及びソルダーレジストとの間の密着性又は接着性は十分でない。
【００２４】
更に、従来のインタポーザ基板１０では、ランド２１の先端部は矩形をなしており、隣接するランド２１との間のピッチが小さくなると、斜めに隣接するランド２１の先端の角との間が近接し、隣接するランド２１間のピッチを所定の大きさより小さくすることができなかった。
【００２５】
本発明は斯かる点に鑑み、ＣＳＰに使用されるインタポーザ基板において、インタポーザ基板のランドにクリームはんだを正確に所定の位置に印刷することができるように構成することを目的とする。
【００２６】
本発明は斯かる点に鑑み、ＣＳＰに使用されるインタポーザ基板において、インターポーザ基板と封止材の間の密着性又は接着性を良好にすることを目的とする。
【００２７】
本発明は斯かる点に鑑み、インタポーザ基板にて隣接するランド２１間のピッチをより小さくすることができるようにすることを目的とする。
【００２８】
【課題を解決するための手段】
本発明のインタポーザ基板によると、略四角形の半導体チップをはんだバンプにより装着するための第１の面と、マザーボードに実装されるための第２の面とを有し、第１の面には、第１の面に装着される半導体チップの略四角形の各辺の外周より内側、かつ該半導体チップの下面に形成された第１の電極と第２の電極に対応する、第１列のはんだランドと第２列のはんだランドが形成され、第１の面において、第１列のはんだランドが、第２列のはんだランドの外側に形成され、第１列のはんだランドの外周側には、第１面の外周に沿って、マザーボードに形成された電極に対応する第１の複数列のスルーホールランドが設けられ、第２列のはんだランドの内周側には、第２列のランドに沿って、マザーボードに形成された電極に対応する第２の複数列のスルーホールランドが設けられ、第１列のランド及び第２列のランドが、第１の複数列のスルーホールランド及び第２の複数列のスルーホールランドにそれぞれ電気的に接続され、第２の面には、第１の面に形成された第１列のはんだランドの外周側で、第２面の外周に沿って、マザーボードに形成された電極に対応する第１の複数列の電極と、第１の面に形成された第２列のはんだランドの内周側で、第２列のはんだランドに沿って第２の複数列の電極が設けられ、第１の面に形成された第１の複数列のスルーホールランドと、これに対応する第２の面に形成された第１の複数列の電極とが、それぞれスルーホールによって電気的に接続され、第１の面に形成された第２の複数列のスルーホールランドと、これに対応した第２の面に形成された第２の複数列の電極とが、それぞれスルーホールによって電気的に接続されているインタポーザ基板であって、第１の面の第１列のはんだランドの間にソルダーレジストが配置されることによって、第１列のはんだランドの上面と、ソルダーレジストの上面とによって第１の帯状の平坦な面が形成され、第１の面の第２列のはんだランドの間にソルダーレジストが配置されることによって、第２列のはんだランドの上面と、ソルダーレジストの上面とによって第２の帯状の平坦な面が形成され、上記第１列のはんだランド及び上記第２列のはんだランド上の平坦な部分で、半導体チップをはんだバンプにより装着する。
【００３０】
【発明の実施の形態】
図１及び図２を参照して本発明によるインタポーザ基板の例を説明する。図１は本例のインタポーザ基板２０の上面２０Ａの構成例を示し、図２は下面２０Ｂの構成例を示す。図１にて破線１０’は半導体チップ１０が配置される位置を示す。本例によると、インタポーザ基板２０の上面２０Ａに、周囲に沿って４列のスルーホールランド２５Ａが形成され、下面２０Ｂに、それに対応して４列の電極２５Ｂ、２５Ｄが形成されている。
【００３１】
４列のスルーホールランド２５Ａ、２５Ｂのうち内側の２列は半導体チップ１０の外周１０’より内側に配置され、外側の２列は半導体チップ１０の外周１０’より外側に配置されている。スルーホールランド２５Ａとそれに対応する電極２５Ｂはそれぞれスルーホール２５によって電気的に接続されている。尚、ダミー電極２５Ｄは、スルーホールランド２５Ａに接続されていない。
【００３２】
インタポーザ基板２０の上面２０Ａには２列のランド２１が形成されている。ランド２１は、半導体チップ１０の外周１０’より内側に且つ４列のスルーホールランド２５Ａの間に配置されている。ランド２１と４列のスルーホールランド２５Ａとは、配線パターン２２によって電気的に接続されている。
【００３３】
インタポーザ基板２０の中央には５つのガス抜き用の孔２０Ｄが形成されている。このガス抜き用の孔２０Ｄは、半導体チップ１０とインタポーザ基板２０の間に封止材１５を導入するときに内部に滞留するガス又は空気を排気するために設けられる。
【００３４】
従来のインタポーザ基板２０（図７）では、中央の孔２０Ｃより封止材１５を導入したが、中央の孔２０Ｃを設けない場合には、封止材１５は周囲より両者の間隙に導入される。封止材１５を半導体チップ１０の一方の側より両者の間隙に導入すると、液状の封止材１５は毛管現象によって両者の間隙を内部に進入する。このとき、進入の前縁は一様でない場合があり、そこにガス又は空気が滞留する。ガス抜き用の孔２０Ｄを設けることによって滞留したガス又は空気が排気される。
【００３５】
インタポーザ基板２０の中央には５つのガス抜き用の孔２０Ｄに隣接してソルダーレジストが除去された部分２０Ｅが形成されている。図８を参照して説明したように、インタポーザ基板２０の上面２０Ａにはランド２１の周囲を除いてソルダーレジストが塗布されている。本例ではインタポーザ基板２０の中央にソルダーレジスト除去部分２０Ｅが設けられ、この部分ではソルダーレジストが除去されている。
【００３６】
インタポーザ基板２０と半導体チップ１０は封止材１５によって接着されるが、上述のように、封止材１５とソルダーレジストとの間の接着性又は密着性は一般に良好でない。ソルダーレジスト除去部分２０Ｅを設けることによって封止材１５はインタポーザ基板２０の基材の露出された面と接着されるため、両者の接着性又は密着性が改善される。
【００３７】
再び図１を参照する。本例のインタポーザ基板２０では、その上面２０Ａにて、２列のランド２１の列に沿って２列の帯状のソルダーレジスト３０が形成されている。より詳細に説明すると、この帯状のソルダーレジスト３０はランド２１の間に形成され、ランド２１の凹凸を緩和するように機能する。
【００３８】
図３を参照して説明する。図３はインタポーザ基板２０の上面２０Ａに形成されたランド２１の列を示す拡大図である。図示のように、ランド２１の列に沿って帯状にソルダーレジスト３０が形成されている。尚、ランド２１上に描かれた円形の破線１１’は半導体チップ１０のはんだバンプ１１又はアルミニウム電極１２が配置される位置を示す。図９及び図１０を参照して説明したように、ＣＳＰの製造工程において、この位置１１’にクリームはんだ４１を塗布する。
【００３９】
ソルダーレジスト３０はランド２１の間に帯状に配置されており、この帯状部分では、ランド２１の上面とソルダーレジスト３０の上面は平坦な面となっている。即ち、インタポーザ基板２０の上面２０Ａに対して、ソルダーレジスト３０の高さは、ランド２１の高さと略同一になるように形成されている。
【００４０】
こうして、本例によると、ランド２１の間に配置されたソルダーレジスト３０によって帯状の平坦な部分が形成され、それによって、ランド２１にクリームはんだ４１を装着するとき、クリームはんだ４１を所定の位置１１’に正確に塗布することができる。
【００４１】
次に図４を参照してランド２１の間に帯状にソルダーレジスト３０を形成する方法を説明する。図４Ａ〜図４Ｅにて、左側の図は図３の線Ｘ−Ｘに沿った断面を示し、右側の図は図３の線Ｙ−Ｙに沿った断面を示す。図４Ａに示すように、上面２０Ａにランド２１が形成されたインタポーザ基板２０を用意する。次に、図４Ｂに示すように、上面２０Ａにネガティブタイプのソルダーレジスト３０を塗布する。ソルダーレジスト３０は少なくとも帯状部分を覆うように塗布されるが、全面的に塗布されてもよい。
【００４２】
次に図４Ｃに示すように、帯状のマスク４５を配置し上側より光又は紫外線を照射する。帯状のマスク４５によって覆われた部分以外は硬化する。次に図４Ｄに示すように、インタポーザ基板２０の下面２０Ｂより紫外線を照射する。紫外線はインタポーザ基板２０を透過するが、ランド２１によって遮断される。従って、ランド２１が存在しない部分にてソルダーレジスト３０が硬化する。最後に、ランド２１の上面の硬化していないソルダーレジスト３０が除去される。
【００４３】
インタポーザ基板２０の上面２０Ａに塗布された帯状のソルダーレジスト３０に対して、インタポーザ基板２０の下面２０Ｂから紫外線を照射すると、ランド２１がマスクの役割をする。従って、ランド２１の上面に塗布されたソルダーレジスト３０のみが硬化されることなく除去される。
【００４４】
インタポーザ基板２０は半透明であり、且つインタポーザ基板２０の下面２０Ｂのこの部分には、図２に示すように配線パターン又はスルーホールは設けられていない。従って、本例のように、インタポーザ基板２０の上面２０Ａからばかりでなく下面２０Ｂからも紫外線を照射することによって、ソルダーレジスト３０を硬化させることができる。
【００４５】
図５を参照して説明する。図５はインタポーザ基板２０の上面２０Ａに装着されたランド２１の先端部分の拡大図である。本例によると、ランド２１の先端は四角ではなく丸くなっている。従って隣接するランド２１との間の間隔、特に斜めに隣接するランド２１との間の間隔をより大きくすることができる。
【００４６】
図示のようにランド２１の延在する方向をＸ軸、ランド２１の列の方向をＹ軸とする。ランド２１のＹ軸方向のピッチをｐ、ランド２１のＹ軸方向の幅をＬとすると隣接するランド２１間のＹ軸方向の間隔はｐ−Ｌとなる。第１の列のランド２１と第２の列のランド２１と間のＸ軸方向の間隔をＨとする。第１の列のランド２１とそれに近接した第２の例のランド２１との間のＹ軸方向の間隔はｐ／２−Ｌとなる。
【００４７】
従来のようにランド２１の先端が四角である場合、斜めに隣接する２つのランド２１の間の間隔αは次の式によって表される。
【００４８】
【数１】
α＝√〔Ｈ²＋（ｐ／２−Ｌ）²〕
【００４９】
一方、本発明のようにランド２１の先端が丸い場合、斜めに隣接する２つのランド２１の間の間隔βは次の式によって表される。
【００５０】
【数２】
β＝√〔（Ｈ＋Ｌ）²＋（ｐ／２）²〕−Ｌ
【００５１】
図５に示すように明らかにβ＞αである。従って、インタポーザ基板２０の上面２０Ａに２列のランド２１を形成する場合、ランド２１の先端の形状を四角ではなく丸くすることによって、斜めに隣接する２つのランド２１間の間隔を大きくすることができる。それによって更にランド２１の列のファインピッチ化を図ることができる。
【００５２】
以上本発明の実施の形態について詳細に説明したが、本発明はこれらの例に限定されることなく特許請求の範囲に記載された発明の範囲にて様々な変更等が可能であることは当業者にとって理解されよう。
【００５３】
【発明の効果】
本発明によると、ＣＳＰに使用されるインタポーザ基板において、インタポーザ基板のランドにクリームはんだを正確に所定の位置に印刷することができる利点を有する。
【００５４】
本発明によると、ＣＳＰに使用されるインタポーザ基板において、インターポーザ基板と封止材の間の密着性又は接着性を良好にすることができる利点を有する。
【００５５】
本発明によると、インタポーザ基板にて隣接するランド２１間のピッチをより小さくすることができる利点を有する。
【図面の簡単な説明】
【図１】本発明によるインタポーザ基板の上面の構成を示す図である。
【図２】本発明によるインタポーザ基板の下面の構成を示す図である。
【図３】本発明によるインタポーザ基板の上面のランド列を示す一部拡大図である。
【図４】本発明によるインタポーザ基板の上面のソルダーレジスト帯の生成方法を説明するための説明図である。
【図５】本発明によるインタポーザ基板の上面のランドの構成を説明するための説明図である。
【図６】従来のＣＳＰの構成例を示す図である。
【図７】従来のインタポーザ基板の構成例を示す図である。
【図８】従来のＣＳＰ及びインタポーザ基板の構造を示す図である。
【図９】従来のＣＳＰの製造工程を示す図である。
【図１０】従来のＣＳＰの製造方法を示す図である。
【符号の説明】
１０半導体チップ、１１はんだバンプ、１２アルミニウム電極、１３ＢＬＭ膜、１５封止材、２０インタポーザ基板、２０Ａ上面、２０Ｂ下面、２０Ｃ，２０Ｄ孔、２１ランド、２２配線パターン、２４Ａ，２４Ｂ銅箔、２５スルーホール、２５Ａスルーホールランド、２５Ｂ電極、２６充填材、２８ソルダーレジスト、２９Ａ，２９Ｂ，２９Ｃ，２９Ｄダミーバンプ、３０ソルダーレジスト、４１クリームはんだ、４２はんだ、４３フラックス、４５マスク

Claims

略四角形の半導体チップをはんだバンプにより装着するための第１の面と、
マザーボードに実装されるための第２の面とを有し、
上記第１の面には、第１の面に装着される上記半導体チップの略四角形の各辺の外周より内側、かつ該半導体チップの下面に形成された第１の電極と第２の電極に対応する、第１列のはんだランドと第２列のはんだランドが形成され、
上記第１の面において、上記第１列のはんだランドが、上記第２列のはんだランドの外側に形成され、
上記第１列のはんだランドよりも外側には、上記第１列のランドに沿って、上記マザーボードに形成された電極に対応する第１の複数列のスルーホールランドが設けられ、
上記第２列のはんだランドよりも内側には、上記第２列のランドに沿って、上記マザーボードに形成された電極に対応する第２の複数列のスルーホールランドが設けられ、
上記第１列のランド及び上記第２列のランドが、上記第１の複数列のスルーホールランド及び上記第２の複数列のスルーホールランドにそれぞれ電気的に接続され、
上記第２の面には、上記第１の面に形成された上記第１列のはんだランドよりも外側で、上記第１列のランドに沿って、上記マザーボードに形成された電極に対応する第１の複数列の電極と、上記第１の面に形成された上記第２列のはんだランドよりも内側で、上記第２列のはんだランドに沿って第２の複数列の電極が設けられ、
上記第１の面に形成された上記第１の複数列のスルーホールランドと、これに対応する上記第２の面に形成された第１の複数列の電極とが、それぞれスルーホールによって電気的に接続され、
上記第１の面に形成された上記第２の複数列のスルーホールランドと、これに対応した上記第２の面に形成された第２の複数列の電極とが、それぞれスルーホールによって電気的に接続されているインタポーザ基板であって、
上記第１の面の上記第１列のはんだランドの間にソルダーレジストが配置されることによって、上記第１列のはんだランドの上面と、上記ソルダーレジストの上面とによって第１の帯状の平坦な面が形成され、
上記第１の面の上記第２列のはんだランドの間にソルダーレジストが配置されることによって、上記第２列のはんだランドの上面と、上記ソルダーレジストの上面とによって第２の帯状の平坦な面が形成され、
上記第１列のはんだランド及び上記第２列のはんだランド上の平坦な部分で、半導体チップをはんだバンプにより装着する
ことを特徴とするインタポーザ基板。
請求項１記載のインタポーザ基板において、上記第１の面には中央部分にソルダーレジストが除去された部分が形成されていることを特徴とするインタポーザ基板。
請求項１又は２記載のインタポーザ基板において、上記第１列のはんだランド及び上記第２列のはんだランドの先端部分は丸い形状に形成されていることを特徴とするインタポーザ基板。