TWI788201B - 印刷電路板堆疊結構及其製作方法 - Google Patents

印刷電路板堆疊結構及其製作方法 Download PDF

Info

Publication number
TWI788201B
TWI788201B TW111102825A TW111102825A TWI788201B TW I788201 B TWI788201 B TW I788201B TW 111102825 A TW111102825 A TW 111102825A TW 111102825 A TW111102825 A TW 111102825A TW I788201 B TWI788201 B TW I788201B
Authority
TW
Taiwan
Prior art keywords
printed circuit
circuit board
retaining wall
pads
glue
Prior art date
Application number
TW111102825A
Other languages
English (en)
Other versions
TW202332339A (zh
Inventor
吳明豪
程石良
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW111102825A priority Critical patent/TWI788201B/zh
Priority to US17/685,404 priority patent/US11910535B2/en
Application granted granted Critical
Publication of TWI788201B publication Critical patent/TWI788201B/zh
Publication of TW202332339A publication Critical patent/TW202332339A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0169—Using a temporary frame during processing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Making Paper Articles (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種印刷電路板堆疊結構，包括一第一印刷電路板、一第二印刷電路板以及一填充膠層。第一印刷電路板具有至少一溢膠槽，且包括多個第一接墊以及環繞第一接墊的一擋牆。第二印刷電路板配置於第一印刷電路板上，且包括多個第二接墊以及位於部分第二接墊上的多個導電柱。導電柱分別對接至部分第一接墊，而使第二印刷電路板電性連接至第一印刷電路板。填充膠層填充於第一印刷電路板與第二印刷電路板之間，且包覆第一接墊、第二接墊及導電柱。擋牆阻擋填充膠層，而使部分填充膠層容置至於溢膠槽內。

Description

印刷電路板堆疊結構及其製作方法
本發明是有關於一種電路板結構及其製作方法，且特別是有關於一種印刷電路板堆疊結構及其製作方法。
所謂「暫態液相燒結」(Transient Liquid Phase Sintering，TLPS)是指藉由低熔點金屬在粒子界面的加熱引起的向液相的轉移與高熔點金屬向所形成的液相的反應擴散而進行的燒結。根據暫態液相燒結，所形成的金屬燒結體的熔點可超過用於燒結的加熱溫度。然而，以暫態液相燒結對接技術的塞銅膏技術，應用在模組對主板(Module-to-Board)的連接時會產生以下問題：1.)填充膠難以控制，且於壓合時容易溢膠，其中異常的溢膠會蓋住非接合區的接墊或金手指，而導致無法作業因而報廢。2.)要阻止溢膠則需要蓋住非接合區，因此在壓合時必須使用阻膠材，藉此來定位接合區的位置。然而，阻膠材為未固化的熱固型樹脂，除了在壓合後撕除時容易有殘膠，且很難目檢或儀器檢測，因而導致主板無法作業因而報廢之外，結構強度不夠的阻膠材還會降低模 組與主板之間的對位精準度。3.)阻膠材價格昂貴且不能重覆使用，再者，阻膠材的玻璃轉換溫度必須與填充膠及銅膏的玻璃轉換溫度搭配，進而在選用填充膠及銅膏時受到限制。
本發明提供一種印刷電路板堆疊結構，其填充膠層不會溢流到非接合區，可具有較佳的電性可靠度。
本發明提供一種印刷電路板堆疊結構的製作方法，其無需使用阻膠材，因而不會有殘膠的問題產生，可有效的降低成本及提升製程良率。
本發明的印刷電路板堆疊結構，其包括一第一印刷電路板、一第二印刷電路板以及一填充膠層。第一印刷電路板具有相對的一第一表面與一第二表面以及從第一表面往第二表面延伸的至少一溢膠槽，且包括位於第一表面上的多個第一接墊以及環繞第一接墊的一擋牆。第二印刷電路板配置於第一印刷電路板上，且包括多個第二接墊以及位於部分第二接墊上的多個導電柱。導電柱分別對接至部分第一接墊，而使第二印刷電路板電性連接至第一印刷電路板。填充膠層填充於第一印刷電路板與第二印刷電路板之間，且包覆第一接墊、第二接墊及導電柱。擋牆阻擋填充膠層，而使部分填充膠層容置至於溢膠槽內。
在本發明的一實施例中，上述的第一印刷電路板的尺寸大於第二印刷電路板的尺寸。第二印刷電路板具有一第一密度線 路區以及一第二密度線路區，且第一密度線路區內的佈線密度密集於第二密度線路區內的佈線密度。
在本發明的一實施例中，上述的至少一溢膠槽為一個溢膠槽，擋牆包括一第一擋牆以及一第二擋牆。第一擋牆的一第一高度大於第二擋牆的一第二高度。第一擋牆環繞第一接墊、第二擋牆以及溢膠槽。第一密度線路區相對鄰近溢膠槽，而第二密度線路區相對鄰近第二擋牆。溢膠槽、第一擋牆以及第二擋牆限制填充膠層，而使填充膠層位於第一擋牆內。
在本發明的一實施例中，上述的至少一溢膠槽包括一第一溢膠槽以及一第二溢膠槽。第一溢膠槽鄰接擋牆且位於擋牆外，而第二溢膠槽位於擋牆內。第一密度線路區相對鄰近第二溢膠槽，第二密度線路區相對鄰近第一溢膠槽。相對鄰近第二密度線路區的填充膠層沿著擋牆而填充至第一溢膠槽內。相對鄰近第一密度線路區的填充膠層被擋牆阻擋而填充第二溢膠槽。
在本發明的一實施例中，上述的至少一溢膠槽為一個溢膠槽，擋牆包括一第一擋牆以及一第二擋牆。第一擋牆的一第一高度大於第二擋牆的一第二高度。第一擋牆環繞第一接墊與第二擋牆，溢膠槽鄰接第一擋牆且位於第一擋牆外。第一密度線路區相對鄰近第二擋牆，而第二密度線路區相對鄰近溢膠槽。相對鄰近第二密度線路區的填充膠層沿著第一擋牆而填充至溢膠槽內。相對鄰近第一密度線路區的填充膠層被第二擋牆與第一擋牆阻擋而位於第一擋牆內。
在本發明的一實施例中，上述的第一印刷電路板更包括多個第三接墊、多個第四接墊以及多個導電件。第三接墊位於第一表面上且環繞擋牆。第四接墊位於第二表面上，且第三接墊透過導電件與第四接墊電性連接。
在本發明的一實施例中，上述的第一印刷電路板更包括一第一防銲層、一第二防銲層、一第一表面處理層以及一第二表面處理層。第一防銲層位於第一表面上，且具有多個第一防銲開口，其中第一防銲開口暴露出第一接墊以及部分第三接墊。第二防銲層位於第二表面上，且具有多個第二防銲開口，其中第二防銲開口暴露出部分第四接墊。第一表面處理層位於第二防銲開口所暴露出的第四接墊上，而第二表面處理層位於第一防銲開口所暴露出的第三接墊上。
在本發明的一實施例中，上述的擋牆位於第一防銲層上，且擋牆的材質與第一防銲層的材質相同。
在本發明的一實施例中，上述的第二印刷電路板具有相對的一第三表面與一第四表面，且包括多個第三接墊以及多個導電件。第二接墊位於第三表面上，第三接墊位於第四表面上，且第二接墊透過導電件與第三接墊電性連接。
在本發明的一實施例中，上述的第二印刷電路板更包括一防銲層以及一表面處理層。防銲層位於第四表面上，且具有多個防銲開口。防銲開口暴露出部分第三接墊，而表面處理層位於防銲開口所暴露出的第三接墊上。
本發明的印刷電路板堆疊結構的製作方法，其包括以下步驟。提供一第一印刷電路板。第一印刷電路板具有相對的一第一表面與一第二表面以及從第一表面往第二表面延伸的至少一溢膠槽，且包括位於第一表面上的多個第一接墊以及環繞第一接墊的一擋牆。提供形成有一填充膠層的一第二印刷電路板。填充膠層具有多個開口，第二印刷電路板包括多個第二接墊以及多個導電柱。開口分別暴露出部分第二接墊，而導電柱位於開口內且與第二接墊電性連接。每一導電柱的一頂面高於填充膠層的一上表面，且填充膠層處於一B階段狀態。提供一治具於第一印刷電路板上。治具具有彼此連通的一第一開口與一第二開口。第二開口的口徑大於第一開口的口徑，且第二開口位於第一開口與第一印刷電路板的第一表面之間。第一開口對應第一接墊，擋牆以及溢膠槽位於第二開口內。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上。導電柱分別對接至部分第一接墊，而使第二印刷電路板電性連接至第一印刷電路板。填充膠層填充於第一印刷電路板與第二印刷電路板之間，且包覆第一接墊、第二接墊及導電柱。擋牆阻擋填充膠層，而使部分填充膠層容置至於溢膠槽內。填充膠層由B階段狀態轉變成一C階段狀態。
在本發明的一實施例中，上述的第一印刷電路板的尺寸大於第二印刷電路板的尺寸。第二印刷電路板具有一第一密度線路區以及一第二密度線路區，而第一密度線路區內的佈線密度密 集於第二密度線路區內的佈線密度。
在本發明的一實施例中，上述的至少一溢膠槽為一個溢膠槽，擋牆包括一第一擋牆以及一第二擋牆。第一擋牆的一第一高度大於第二擋牆的一第二高度，而第一擋牆環繞第一接墊、第二擋牆以及溢膠槽。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上時，第一密度線路區相對鄰近溢膠槽，而第二密度線路區相對鄰近第二擋牆。溢膠槽、第一擋牆以及第二擋牆限制填充膠層，而使填充膠層位於第一擋牆內。
在本發明的一實施例中，上述的至少一溢膠槽包括一第一溢膠槽以及一第二溢膠槽。第一溢膠槽鄰接擋牆且位於擋牆外，而第二溢膠槽位於擋牆內。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上時，第一密度線路區相對鄰近第二溢膠槽，第二密度線路區相對鄰近第一溢膠槽。相對鄰近第二密度線路區的填充膠層沿著擋牆而填充至第一溢膠槽內。相對鄰近第一密度線路區的填充膠層被擋牆阻擋而填充第二溢膠槽。
在本發明的一實施例中，上述的至少一溢膠槽為一個溢膠槽，擋牆包括一第一擋牆以及一第二擋牆。第一擋牆的一第一高度大於第二擋牆的一第二高度。第一擋牆環繞第一接墊與第二擋牆，溢膠槽鄰接第一擋牆且位於第一擋牆外。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上時，第一密度線路區相對鄰近第二擋牆，而第二密度線路區相對 鄰近溢膠槽。相對鄰近第二密度線路區的填充膠層沿著第一擋牆而填充至溢膠槽內。相對鄰近第一密度線路區的填充膠層被第二擋牆與第一擋牆阻擋而位於第一擋牆內。
在本發明的一實施例中，上述的第一印刷電路板更包括多個第三接墊、多個第四接墊以及多個導電件。第三接墊位於第一表面上且環繞擋牆。第四接墊位於第二表面上，且第三接墊透過導電件與第四接墊電性連接。
在本發明的一實施例中，上述的提供第一印刷電路板的步驟，更包括：形成一第一防銲層於第一表面上。第一防銲層具有多個第一防銲開口，且第一防銲開口暴露出第一接墊以及部分第三接墊。形成一第二防銲層於第二表面上。第二防銲層具有多個第二防銲開口，且第二防銲開口暴露出部分第四接墊。形成一第一表面處理層於第二防銲開口所暴露出的第四接墊上。形成一第二表面處理層於第一防銲開口所暴露出的第三接墊上。
在本發明的一實施例中，上述的擋牆位於第一防銲層上，且擋牆的材質與第一防銲層的材質相同。
在本發明的一實施例中，上述的第二印刷電路板具有相對的一第三表面與一第四表面，且包括多個第三接墊以及多個導電件。第二接墊位於第三表面上，第三接墊位於第四表面上，且第二接墊透過導電件與第三接墊電性連接。
在本發明的一實施例中，上述的提供第二印刷電路板的步驟，更包括：形成一防銲層於第四表面上。防銲層具有多個防 銲開口，且防銲開口暴露出部分第三接墊。形成一表面處理層於防銲開口所暴露出的第三接墊上。
在本發明的一實施例中，上述的印刷電路板堆疊結構的製作方法，更包括：提供治具於第一印刷電路板上之後，且令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上之前，提供多個鎖固件以貫穿治具以及第一印刷電路板，而使治具固定於第一印刷電路板上。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上時，治具與第一印刷電路板的擋牆以及第二印刷電路板之間分別具有一最小間距。令第二印刷電路板穿過治具的第一開口與第二開口而壓合於第一印刷電路板上之後，移除治具、鎖固件以及部分第一印刷電路板。
基於上述，在本發明的印刷電路板堆疊結構的設計中，第一印刷電路板的表面具有溢膠槽且包括環繞第一接墊的擋牆，因此當第二印刷電路板對接於第一印刷電路板時，位於第一印刷電路板與第二印刷電路板之間的填充膠層，則會因為有擋牆的阻擋，以使部分填充膠層容置至於溢膠槽內，而不會溢出至非接合區。如此一來，本發明的印刷電路板堆疊結構可具有較佳的電性可靠度。此外，採用本發明的印刷電路板堆疊結構的製作方法，則因無需使用阻膠材，因而不會有殘膠的問題產生，可有效的降低成本及提升製程良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉 實施例，並配合所附圖式作詳細說明如下。
10a、10b、10c:印刷電路板堆疊結構
20、25、30:保護層
32:表面
40:治具
42:第一開口
44:第二開口
50:鎖固件
100a、100b、100c:第一印刷電路板
110、210:線路層
112:第一接墊
114、214:第三接墊
116:第四接墊
120、220:介電層
122:第一表面
124:第二表面
125:溢膠槽
127:溢膠槽/第一溢膠槽
129:第二溢膠槽
130、230:導電件
132、232:導電通孔
134、234:導電盲孔
140:第一防銲層
142:第一防銲開口
150:第二防銲層
152:第二防銲開口
160a、160b:擋牆
162:第一擋牆
164:第二擋牆
170:第一表面處理層
175:第二表面處理層
200、200’:第二印刷電路板
202、202’:第一密度線路區
204、204’:第二密度線路區
212:第二接墊
222:第三表面
224:第四表面
240:防銲層
242:防銲開口
250:表面處理層
260:導電柱
262:頂面
300、300a:填充膠層
302:上表面
312:開口
G1、G2:最小間距
H1:第一高度
H2:第二高度
W1、W2:口徑
圖1A至圖1Q是依照本發明的一實施例的一種印刷電路板堆疊結構的製作方法的剖面示意圖。
圖2A至圖2H是依照本發明的另一實施例的一種印刷電路板堆疊結構的製作方法的局部步驟的剖面示意圖。
圖3是依照本發明的一實施例的一種印刷電路板堆疊結構的剖面示意圖。
圖1A至圖1Q是依照本發明的一實施例的一種印刷電路板堆疊結構的製作方法的剖面示意圖。關於本實施例的印刷電路板堆疊結構的製作方法，首先，請先參考圖1F，提供一第一印刷電路板100a。第一印刷電路板100a具有相對的一第一表面122與一第二表面124以及從第一表面122往第二表面124延伸的至少一溢膠槽(示意地繪示一個溢膠槽125)，且包括位於第一表面122上的多個第一接墊112以及環繞第一接墊112的一擋牆160a。
詳細來說，提供第一印刷電路板100a的步驟包括，請先參考圖1A，形成多個線路層110、多個介電層120以及多個導電件130，其中線路層110與介電層120交替堆疊，且線路層110彼 此之間透過導電件130電性連接。最外側的兩個線路層110分別包括多個第一接墊112、多個第三接墊114與多個第四接墊116，其中第一接墊112與第三接墊114位於最外側的兩介電層120之一的第一表面122，而第四接墊116位於最外側的兩介電層120的另一的第二表面124上。此處，第一接墊112的位置位於接合區，而第三接墊114環繞第一接墊112且位於非接合區。導電件130包括多個導電通孔132以及多個導電盲孔134，其中這些線路層110透過導電盲孔134而彼此電性連接，而第三接墊114透過導電通孔132與第四接墊116電性連接。
接著，請參考圖1B，形成一第一防銲層140於第一表面122上，以及形成一第二防銲層150於第二表面124上。第一防銲層140具有多個第一防銲開口142，且第一防銲開口142暴露出第一接墊112與部分第三接墊114。第二防銲層150具有多個第二防銲開口152，且第二防銲開口152暴露出部分第四接墊116。形成第一防銲層140與第二防銲層150的方式例如是以塗佈法，而形成第一防銲開口142與第二防銲開口152的方式例如是透過曝光與顯影。此處，第一防銲層140的材質與第二防銲層150的材質分別例如是乾膜感光材料或液態感光材料，但不以此為限。
接著，請參考圖1C，形成擋牆160a於第一防銲層140上，其中擋牆160a包括一第一擋牆162以及一第二擋牆164，且第一擋牆162的一第一高度H1大於第二擋牆164的一第二高度H2。也就是說，本實施例的擋牆160a是位於第一防銲層140上， 較佳地，擋牆160a的材質可與第一防銲層140的材質相同，但不以此為限。此處，第一擋牆162環繞第一接墊112與第二擋牆164，而第三接墊114環繞擋牆160a。緊接著，對第一防銲層140、第二防銲層150以及擋牆160a進行後烘烤(Postcure)來固化。
接著，請參考圖1D，選擇性地，形成一第一表面處理層170於第二防銲開口152所暴露出的第四接墊116上。此處，第一表面處理層170的材質例如是化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)、有機保銲劑(Organic Solderability Preservatives,OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此為限。接著，將一保護層20貼附於第二防銲層150以及第一表面處理層170，以進行保護。此處，保護層20的材質例如是耐高溫的聚亞醯胺(polyimide,PI)。
接著，請參考圖1E，形成從第一表面122往第二表面124延伸的溢膠槽125，其中第一擋牆162環繞第一接墊112、第二擋牆164以及溢膠槽125。此處，溢膠槽125可透過定深撈型(routing)的方式來形成，但不以此為限。特別是，溢膠槽125的寬度可依據所估算的溢膠量來調整，而溢膠槽125的深度以不穿過最下層的線路層110為原則。換言之，本實施例的溢膠槽125可依據實際的電路佈局來調整，且可為封閉曲線或非封閉曲線。
接著，請參考圖1F，形成一第二表面處理層175於第一防銲開口142所暴露出的第三接墊114上。此處，第二表面處理 層175的材質例如是化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)、有機保銲劑(Organic Solderability Preservatives,OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此為限。至此，已完成第一印刷電路板100a的製作。
接著，請先參考圖1M，提供形成有一填充膠層300的一第二印刷電路板200。此時，填充膠層300處於一B階段狀態，意即呈現未完全固化狀態。
詳細來說，提供第二印刷電路板200的步驟包括，請先參考圖1G，形成多個線路層210、多個介電層220以及多個導電件230，其中線路層210與介電層220交替堆疊，且線路層210彼此之間透過導電件230電性連接。最外側的兩個線路層210分別包括多個第二接墊212以及多個第三接墊214，其中第二接墊212位於最外側的兩介電層220之一的第三表面222，而第三接墊214位於最外側的兩介電層220的另一的第四表面224上。導電件230包括多個導電通孔232以及多個導電盲孔234，其中第二接墊212透過導電通孔232及導電盲孔234與第三接墊214電性連接。
接著，請參考圖1H，形成一防銲層240於第四表面224上，其中防銲層240具有多個防銲開口242，且防銲開口242暴露出部分第三接墊214。形成防銲層240例如是以塗佈法，而形成防銲開口242的方式例如是透過曝光與顯影。此處，防銲層240的材質例如是乾膜感光材料或液態感光材料，但不以此為限。
接著，請參考圖1I，形成一表面處理層250於防銲開口242所暴露出的第三接墊214上。表面處理層250的材質例如是化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)、有機保銲劑(Organic Solderability Preservatives,OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此為限。
接著，請參考圖1J，將一保護層25貼覆於防銲層240以及表面處理層250，以進行保護。此處，保護層25的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate，PET)，但不以此為限。緊接著，形成一填充膠層300以及位於填充膠層300上的一保護層30於第三表面222上，其中填充膠層300覆蓋第三表面222以及第二接墊212，且填充膠層300位於保護層30與第三表面222之間。此處，填充膠層300的材質例如是預浸體(prepreg)或味之素構成膜(Ajinomoto Build up Film，ABF)，其玻璃轉換溫度大於170℃，且呈現B階段狀態，意即呈現未完全固化狀態。
接著，請參考圖1K，形成從保護層30延伸至第二接墊212的多個開口312，其中開口312暴露出部分第二接墊212。此處，形成開口312的方式例如是雷射鑽孔，但不以此為限。
接著，請參考圖1L，形成多個導電柱260於開口312內，其中導電柱260與第二接墊212電性連接。此時，導電柱260的一頂面262與保護層30的一表面32切齊。形成導電柱260的方法例如是透過導電膏塞孔，之後透過風乾而形成。
接著，請同時參考圖1L與圖1M，移除保護層30，而暴露出填充膠層300的一上表面302，其中導電柱260的頂面262高於填充膠層300的上表面302。此處，移除保護層30的方法例如是撕除，但不以此為限。於一實施例中，可選擇性地進行單體化程序，以切割成多個第二印刷電路板200。至此，已完成第二印刷電路板200的製作。
接著，請參考圖1N，提供一治具40於第一印刷電路板100a上。治具40具有彼此連通的一第一開口42與一第二開口44。第二開口44的口徑W2大於第一開口42的口徑W1，且第二開口44位於第一開口42與第一印刷電路板100a的第一表面122之間。此時，治具40直接接觸第一防銲層140，且第一開口42對應第一接墊112，而擋牆160a以及溢膠槽125位於第二開口44內。此處，治具40實際上為一硬板，具有一定的結構強度，透過治具40的結構及其設置，可以來定義接合區域，且治具40可以重複使用，可有效地降低製作成本。緊接著，提供多個鎖固件50以貫穿治具40以及第一印刷電路板100a，而使治具40固定於第一印刷電路板100a上。此處，鎖固件50例如是鉚釘或針腳(Pin)，但不以此為限。
接著，請參考圖1O，令第二印刷電路板200穿過治具40的第一開口42與第二開口44而對接於第一印刷電路板100a上，以進行第二印刷電路板200與第一印刷電路板100a的組合。如圖1O所示，第一印刷電路板100a的尺寸大於第二印刷電路板200 的尺寸，其中第一印刷電路板100a可視為是主板(Main-Board)，而第二印刷電路板200可視為一模組(Module)，且第二印刷電路板200與第一印刷電路板100a以堆疊式封裝(package-on-package，POP)類型的對接方式進行組合。
更進一步來說，請再參考圖1O，第二印刷電路板200具有一第一密度線路區202以及一第二密度線路區204，而第一密度線路區202內的佈線密度密集於第二密度線路區204內的佈線密度。意即，第一密度線路區202可視為高殘銅率區，而第二密度線路區204可視為是低高殘銅率區。第一密度線路區202相對鄰近溢膠槽125，而第二密度線路區204相對鄰近第二擋牆164。第二印刷電路板200的導電柱260分別對接至部分第一接墊112，而使第二印刷電路板200電性連接至第一印刷電路板100a。此時，治具40與第一印刷電路板100a的擋牆160a之間具有最小間距G1，而治具40與第二印刷電路板200之間具有最小間距G2。此處，最小間距G1例如是200微米，而最小間距G2例如是50微米。
之後，請參考圖1P，令第二印刷電路板200熱壓合於第一印刷電路板100a上，此時，填充膠層300a填充於第一印刷電路板100a與第二印刷電路板200之間，且包覆第一接墊112、第二接墊212及導電柱260。擋牆160a阻擋填充膠層300a，而使部分填充膠層300a容置至於溢膠槽125內。也就是說，溢膠槽125、第一擋牆162以及第二擋牆164限制填充膠層300a，而使填充膠 層300a位於第一擋牆162內。此外，熱壓合程序之後，填充膠層300a會由B階段狀態轉變成一C階段狀態，而呈現完全固化。
更具體來說，在高密度的第一密度線路區202中，熱壓合時熔融態的填充膠層300a的流速較快，膠溢流多，因此透過溢膠槽125及其後方的第一擋牆162的設置，來避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。另一方面，在低密度的第二密度線路區204中，熱壓合時熔融態的填充膠層300a的流速較慢，膠溢流少，因此僅需透過第二擋牆164，即可避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。
最後，請同時參考圖1P以及圖1Q，移除治具40、鎖固件50、保護層20以及部分第一印刷電路板100a，而完成印刷電路板堆疊結構10a的製作。
在結構上，請再參考圖1Q，在本實施例中，印刷電路板堆疊結構10a包括第一印刷電路板100a、第二印刷電路板200以及填充膠層300a。第一印刷電路板100a具有相對的第一表面122與第二表面124以及從第一表面122往第二表面124延伸的溢膠槽125，且包括位於第一表面122上的第一接墊112以及環繞第一接墊112的擋牆160a。第二印刷電路板200配置於第一印刷電路板100a上，且包括第二接墊212以及位於部分第二接墊212上的導電柱260。導電柱260分別對接至部分第一接墊112，而使第二印刷電路板200電性連接至第一印刷電路板100a。填充膠層300a填充於第一印刷電路板100a與第二印刷電路板200之間，且包覆 第一接墊112、第二接墊212及導電柱260。擋牆160a阻擋填充膠層300a，而使部分填充膠層300a容置至於溢膠槽125內。
更進一步來說，第一印刷電路板100a還包括第三接墊114、第四接墊116以及導電件130。第三接墊114位於第一表面122上且環繞擋牆160a。第四接墊116位於第二表面124上，且第三接墊114透過導電件130與第四接墊116電性連接。再者，第一印刷電路板100a還更包括第一防銲層140、第二防銲層150、第一表面處理層170以及第二表面處理層175。第一防銲層140位於第一表面122上，且具有第一防銲開口142，其中第一防銲開口142暴露出第一接墊112以及部分第三接墊114。第二防銲層150位於第二表面124上，且具有多個第二防銲開口152，其中第二防銲開口152暴露出部分第四接墊116。第一表面處理層170位於第二防銲開口152所暴露出的第四接墊116上，而第二表面處理層175位於第一防銲開口142所暴露出的第三接墊114上。
再者，本實施例的第二印刷電路板200具有相對的第三表面222與第四表面224，且包括第三接墊214以及導電件230。第二接墊212位於第三表面222上，第三接墊214位於第四表面224上，且第二接墊212透過導電件230與第三接墊214電性連接。此外，第二印刷電路板200更包括防銲層240以及表面處理層250。防銲層240位於第四表面224上，且具有防銲開口242。防銲開口242暴露出部分第三接墊214，而表面處理層250位於防銲開口242所暴露出的第三接墊214上。
請再參考圖1Q，在本實施例中，第一印刷電路板100a的尺寸大於第二印刷電路板200的尺寸。第二印刷電路板200具有第一密度線路區202以及第二密度線路區204，且第一密度線路區202內的佈線密度密集於第二密度線路區204內的佈線密度。擋牆160a位於第一防銲層140上，且擋牆160a的材質例如是與第一防銲層140的材質相同，但不以此為限。進一步來說，本實施例的擋牆160a包括第一擋牆162以及第二擋牆164，其中第一擋牆162的第一高度H1大於第二擋牆164的第二高度H2。第一擋牆162環繞第一接墊112、第二擋牆164以及溢膠槽125。第一密度線路區202相對鄰近溢膠槽125，而第二密度線路區204相對鄰近第二擋牆164。溢膠槽125、第一擋牆162以及第二擋牆164限制填充膠層300a，而使填充膠層300a位於第一擋牆162內。
簡言之，在本實施例的印刷電路板堆疊結構10a的設計中，第一印刷電路板100a的第一表面122具有溢膠槽125且包括環繞第一接墊112的擋牆160a。因此，當第二印刷電路板200對接於第一印刷電路板100a時，位於第一印刷電路板100a與第二印刷電路板200之間的填充膠層300a，則會因為有擋牆160a的阻擋，以使部分填充膠層300a容置至於溢膠槽125內，而不會溢出至非接合區。如此一來，本實施例的印刷電路板堆疊結構10a可具有較佳的電性可靠度。再者，採用本實施例的印刷電路板堆疊結構的製作方法，則因無需使用現有技術中的阻膠材，因而不會有殘膠的問題產生，且可有效的降低成本及提升製程良率。此外， 本實施例透過硬板的治具40來定義接合區域，除了價格便宜且可重覆使用之外，相較於現有技術以尚未固化的阻膠材來定位接合區域而言，本實施例還可具有較佳的對位精準度。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2A至圖2H是依照本發明的另一實施例的一種印刷電路板堆疊結構的製作方法的局部步驟的剖面示意圖。首先，於圖1B的步驟之後，即形成第一防銲層140於第一表面122上以及形成第二防銲層150於第二表面124上之後，請參考圖2A，形成擋牆160b於第一防銲層140上。此處，擋牆160b環繞第一接墊112，而第三接墊114環繞擋牆160b。較佳地，擋牆160b的材質與第一防銲層140的材質相同，其中第一防銲層140的材質例如是乾膜感光材料或液態感光材料，但不以此為限。
接著，請參考圖2B，選擇性地，形成一第一表面處理層170於第二防銲開口152所暴露出的第四接墊116上。此處，第一表面處理層170的材質例如是化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)、有機保銲劑(Organic Solderability Preservatives,OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此為限。接著，將一保護層20貼附於第二防銲層150以及第一表面處理層170， 以進行保護。此處，保護層20的材質例如是耐高溫的聚亞醯胺(polyimide,PI)。
接著，請參考圖2C，形成從第一防銲層140往第二表面124延伸的第一溢膠槽127及第二溢膠槽129。第一溢膠槽127鄰接擋牆160b且位於擋牆160b外，而第二溢膠槽129位於擋牆160b內。此處，第一溢膠槽127及第二溢膠槽129可透過定深撈型(routing)的方式來形成，但不以此為限。特別是，第一溢膠槽127及第二溢膠槽129的寬度可依據所估算的溢膠量來調整，而第一溢膠槽127及第二溢膠槽129的深度以不穿過最下層的線路層110為原則。換言之，本實施例的第一溢膠槽127及第二溢膠槽129可依據實際的電路佈局來調整，且第一溢膠槽127及第二溢膠槽129可為一封閉曲線或各為一非封閉曲線。
接著，請參考圖2D，形成一第二表面處理層175於第一防銲開口142所暴露出的第三接墊114上。此處，第二表面處理層175的材質例如是化鎳鈀浸金(Electroless Nickel Electroless Palladium Immersion Gold，ENEPIG)、有機保銲劑(Organic Solderability Preservatives,OSP)或無電鍍鎳浸金(Electroless Nickel Immersion Gold，ENIG)，但不以此為限。至此，已完成第一印刷電路板100b的製作。
接著，請參考圖2E，提供治具40於第一印刷電路板100b上，其中治具40直接接觸第一防銲層140，且第一開口42對應第一接墊112，而擋牆160b、第一溢膠槽127以及第二溢膠槽129 位於第二開口44內。緊接著，提供鎖固件50以貫穿治具40以及第一印刷電路板100b，而使治具40固定於第一印刷電路板100a上。此處，鎖固件50例如是鉚釘或針腳(Pin)，但不以此為限。
接著，請參考圖2F，令已形成的第二印刷電路板200’穿過治具40的第一開口42與第二開口44而對接於第一印刷電路板100b上。此時，第二印刷電路板200’的第一密度線路區202’相對鄰近第二溢膠槽129，而第二印刷電路板200’的第二密度線路區204’相對鄰近第一溢膠槽127。第二印刷電路板200’的導電柱260分別對接至部分第一接墊112，而使第二印刷電路板200’電性連接至第一印刷電路板100b。
之後，請參考圖2G，令第二印刷電路板200’熱壓合於第一印刷電路板100b上，其中相對鄰近第二密度線路區204’的填充膠層300a沿著擋牆160b而填充至第一溢膠槽127內。相對鄰近第一密度線路區202’的填充膠層300a被擋牆160b阻擋而填充第二溢膠槽129。此時，填充膠層300a填充於第一印刷電路板100b與第二印刷電路板200’之間，且包覆第一接墊112、第二接墊212及導電柱260。
最後，請同時參考圖2G以及圖2H，移除治具40、保護層20、鎖固件50以及部分第一印刷電路板100b，而完成印刷電路板堆疊結構10b的製作。
在結構上，請同時參考圖1Q以及圖2H，本實施例的印刷電路板堆疊結構10b與上述的印刷電路板堆疊結構10a相似， 兩者差異在於：在本實施例中，印刷電路板堆疊結構10b的第一印刷電路板100b只有一個高度的擋牆160b，且具有第一溢膠槽127以及第二溢膠槽129。在高密度的第一密度線路區202’中，熱壓合時熔融態的填充膠層300a的流速較快，膠溢流多，因此透過第二溢膠槽129及其後方的擋牆160b的設置，來避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。另一方面，在低密度的第二密度線路區204’中，熱壓合時熔融態的填充膠層300a的流速較慢，膠溢流少，因此可先透過擋牆160b，來避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。若仍有多餘填充膠層300a溢出至擋牆160b外，也可以沿著擋牆160b而填充至第一溢膠槽127內，可避免溢出至非接合區而影響第三接墊114的電性。
圖3是依照本發明的一實施例的一種印刷電路板堆疊結構的剖面示意圖。請同時參考圖2以及圖3，本實施例的印刷電路板堆疊結構10c與上述的印刷電路板堆疊結構10b相似，兩者差異在於：在本實施例中，只有一個溢膠槽127，且擋牆160a包括第一擋牆162以及第二擋牆164，其中第一擋牆162的第一高度H1大於第二擋牆164的第二高度H2。
詳細來說，溢膠槽127鄰接第一擋牆162且位於第一擋牆162外。第二密度線路區204’相對鄰近溢膠槽127，而第一密度線路區202’相對鄰近第二擋牆164。相對鄰近第二密度線路區204’的填充膠層300a沿著第一擋牆162而填充至溢膠槽127內。 相對鄰近第一密度線路區202’的填充膠層300a被第二擋牆164與第一擋牆162阻擋而位於第一擋牆162內。也就是說，在高密度的第一密度線路區202’中，熱壓合時熔融態的填充膠層300a的流速較快，膠溢流多，因此透過第二擋牆164及其後方的第一擋牆162的設置，來避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。另一方面，在低密度的第二密度線路區204’中，熱壓合時熔融態的填充膠層300a的流速較慢，膠溢流少，因此可先透過第一擋牆162，來避免填充膠層300a溢出至非接合區而影響第三接墊114的電性。若仍有多餘填充膠層300a溢出至第一擋牆162外，也可以沿著第一擋牆162而填充至溢膠槽127內，可避免溢出至非接合區而影響第三接墊114的電性。
綜上所述，在本發明的印刷電路板堆疊結構的設計中，第一印刷電路板的表面具有溢膠槽且包括環繞第一接墊的擋牆，因此當第二印刷電路板對接於第一印刷電路板時，位於第一印刷電路板與第二印刷電路板之間的填充膠層，則會因為有擋牆的阻擋，以使部分填充膠層容置至於溢膠槽內，而不會溢出至非接合區。如此一來，本發明的印刷電路板堆疊結構可具有較佳的電性可靠度。此外，採用本發明的印刷電路板堆疊結構的製作方法，則因無需使用阻膠材，因而不會有殘膠的問題產生，可有效的降低成本及提升製程良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10a:印刷電路板堆疊結構
100a:第一印刷電路板
112:第一接墊
114、214:第三接墊
116:第四接墊
122:第一表面
124:第二表面
125:溢膠槽
130、230:導電件
140:第一防銲層
142:第一防銲開口
150:第二防銲層
152:第二防銲開口
160a:擋牆
162:第一擋牆
164:第二擋牆
170:第一表面處理層
175:第二表面處理層
200:第二印刷電路板
202:第一密度線路區
204:第二密度線路區
212:第二接墊
222:第三表面
224:第四表面
240:防銲層
242:防銲開口
250:表面處理層
260:導電柱
300a:填充膠層
H1:第一高度
H2:第二高度

Claims (21)

  1. 一種印刷電路板堆疊結構，包括： 一第一印刷電路板，具有相對的一第一表面與一第二表面以及從該第一表面往該第二表面延伸的至少一溢膠槽，且包括位於該第一表面上的多個第一接墊以及環繞該些第一接墊的一擋牆； 一第二印刷電路板，配置於該第一印刷電路板上，且包括多個第二接墊以及位於部分該些第二接墊上的多個導電柱，其中該些導電柱分別對接至部分該些第一接墊，而使該第二印刷電路板電性連接至該第一印刷電路板；以及 一填充膠層，填充於該第一印刷電路板與該第二印刷電路板之間，且包覆該些第一接墊、該些第二接墊及該些導電柱，其中該擋牆阻擋該填充膠層，而使部分該填充膠層容置至於該至少一溢膠槽內。
  2. 如請求項1所述的印刷電路板堆疊結構，其中該第一印刷電路板的尺寸大於該第二印刷電路板的尺寸，且該第二印刷電路板具有一第一密度線路區以及一第二密度線路區，該第一密度線路區內的佈線密度密集於該第二密度線路區內的佈線密度。
  3. 如請求項2所述的印刷電路板堆疊結構，其中該至少一溢膠槽為一個溢膠槽，該擋牆包括一第一擋牆以及一第二擋牆，該第一擋牆的一第一高度大於該第二擋牆的一第二高度，而該第一擋牆環繞該些第一接墊、該第二擋牆以及該溢膠槽，該第一密度線路區相對鄰近該溢膠槽，而該第二密度線路區相對鄰近該第二擋牆，且該溢膠槽、該第一擋牆以及該第二擋牆限制該填充膠層，而使該填充膠層位於該第一擋牆內。
  4. 如請求項2所述的印刷電路板堆疊結構，其中該至少一溢膠槽包括一第一溢膠槽以及一第二溢膠槽，該第一溢膠槽鄰接該擋牆且位於該擋牆外，而該第二溢膠槽位於該擋牆內，該第一密度線路區相對鄰近該第二溢膠槽，該第二密度線路區相對鄰近該第一溢膠槽，相對鄰近該第二密度線路區的該填充膠層沿著該擋牆而填充至該第一溢膠槽內，相對鄰近該第一密度線路區的該填充膠層被該擋牆阻擋而填充該第二溢膠槽。
  5. 如請求項2所述的印刷電路板堆疊結構，其中該至少一溢膠槽為一個溢膠槽，該擋牆包括一第一擋牆以及一第二擋牆，該第一擋牆的一第一高度大於該第二擋牆的一第二高度，而該第一擋牆環繞該些第一接墊與該第二擋牆，該溢膠槽鄰接該第一擋牆且位於該第一擋牆外，該第一密度線路區相對鄰近該第二擋牆，而該第二密度線路區相對鄰近該溢膠槽，相對鄰近該第二密度線路區的該填充膠層沿著該第一擋牆而填充至該溢膠槽內，相對鄰近該第一密度線路區的該填充膠層被該第二擋牆與該第一擋牆阻擋而位於該第一擋牆內。
  6. 如請求項1所述的印刷電路板堆疊結構，其中該第一印刷電路板更包括多個第三接墊、多個第四接墊以及多個導電件，該些第三接墊位於該第一表面上且環繞該擋牆，而該些第四接墊位於該第二表面上，該些第三接墊透過該些導電件與該些第四接墊電性連接。
  7. 如請求項6所述的印刷電路板堆疊結構，其中該第一印刷電路板更包括一第一防銲層、一第二防銲層、一第一表面處理層以及一第二表面處理層，該第一防銲層位於該第一表面上，且具有多個第一防銲開口，該些第一防銲開口暴露出該些第一接墊以及部分該些第三接墊，而該第二防銲層位於該第二表面上，且具有多個第二防銲開口，該些第二防銲開口暴露出部分該些第四接墊，該第一表面處理層位於該些第二防銲開口所暴露出的該些第四接墊上，而該第二表面處理層位於該些第一防銲開口所暴露出的該些第三接墊上。
  8. 如請求項7所述的印刷電路板堆疊結構，其中該擋牆位於該第一防銲層上，且該擋牆的材質與該第一防銲層的材質相同。
  9. 如請求項1所述的印刷電路板堆疊結構，其中該第二印刷電路板具有相對的一第三表面與一第四表面，且包括多個第三接墊以及多個導電件，該些第二接墊位於該第三表面上，該些第三接墊位於該第四表面上，該些第二接墊透過該些導電件與該些第三接墊電性連接。
  10. 如請求項9所述的印刷電路板堆疊結構，其中該第二印刷電路板更包括一防銲層以及一表面處理層，該防銲層位於該第四表面上，且具有多個防銲開口，該些防銲開口暴露出部分該些第三接墊，而該表面處理層位於該些防銲開口所暴露出的該些第三接墊上。
  11. 一種印刷電路板堆疊結構的製作方法，包括： 提供一第一印刷電路板，該第一印刷電路板具有相對的一第一表面與一第二表面以及從該第一表面往該第二表面延伸的至少一溢膠槽，且包括位於該第一表面上的多個第一接墊以及環繞該些第一接墊的一擋牆； 提供形成有一填充膠層的一第二印刷電路板，該填充膠層具有多個開口，該第二印刷電路板包括多個第二接墊以及多個導電柱，該些開口分別暴露出部分該些第二接墊，而該些導電柱位於該些開口內且與該些第二接墊電性連接，其中各該導電柱的一頂面高於該填充膠層的一上表面，且該填充膠層處於一B階段狀態； 提供一治具於該第一印刷電路板上，該治具具有彼此連通的一第一開口與一第二開口，其中該第二開口的口徑大於該第一開口的口徑，且該第二開口位於該第一開口與該第一印刷電路板的該第一表面之間，而該第一開口對應該些第一接墊，該擋牆以及該至少一溢膠槽位於該第二開口內；以及 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上，其中該些導電柱分別對接至部分該些第一接墊，而使該第二印刷電路板電性連接至該第一印刷電路板，該填充膠層填充於該第一印刷電路板與該第二印刷電路板之間，且包覆該些第一接墊、該些第二接墊及該些導電柱，該擋牆阻擋該填充膠層，而使部分該填充膠層容置至於該至少一溢膠槽內，且該填充膠層由該B階段狀態轉變成一C階段狀態。
  12. 如請求項11所述的印刷電路板堆疊結構的製作方法，其中該第一印刷電路板的尺寸大於該第二印刷電路板的尺寸，且該第二印刷電路板具有一第一密度線路區以及一第二密度線路區，該第一密度線路區內的佈線密度密集於該第二密度線路區內的佈線密度。
  13. 如請求項12所述的印刷電路板堆疊結構的製作方法，其中該至少一溢膠槽為一個溢膠槽，該擋牆包括一第一擋牆以及一第二擋牆，該第一擋牆的一第一高度大於該第二擋牆的一第二高度，而該第一擋牆環繞該些第一接墊、該第二擋牆以及該溢膠槽， 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上時，該第一密度線路區相對鄰近該溢膠槽，而該第二密度線路區相對鄰近該第二擋牆，且該溢膠槽、該第一擋牆以及該第二擋牆限制該填充膠層，而使該填充膠層位於該第一擋牆內。
  14. 如請求項12所述的印刷電路板堆疊結構的製作方法，其中該至少一溢膠槽包括一第一溢膠槽以及一第二溢膠槽，該第一溢膠槽鄰接該擋牆且位於該擋牆外，而該第二溢膠槽位於該擋牆內， 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上時，該第一密度線路區相對鄰近該第二溢膠槽，該第二密度線路區相對鄰近該第一溢膠槽，相對鄰近該第二密度線路區的該填充膠層沿著該擋牆而填充至該第一溢膠槽內，相對鄰近該第一密度線路區的該填充膠層被該擋牆阻擋而填充該第二溢膠槽。
  15. 如請求項12所述的印刷電路板堆疊結構的製作方法，其中該至少一溢膠槽為一個溢膠槽，該擋牆包括一第一擋牆以及一第二擋牆，該第一擋牆的一第一高度大於該第二擋牆的一第二高度，而該第一擋牆環繞該些第一接墊與該第二擋牆，該溢膠槽鄰接該第一擋牆且位於該第一擋牆外， 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上時，該第一密度線路區相對鄰近該第二擋牆，而該第二密度線路區相對鄰近該溢膠槽，相對鄰近該第二密度線路區的該填充膠層沿著該第一擋牆而填充至該溢膠槽內，相對鄰近該第一密度線路區的該填充膠層被該第二擋牆與該第一擋牆阻擋而位於該第一擋牆內。
  16. 如請求項11所述的印刷電路板堆疊結構的製作方法，其中該第一印刷電路板更包括多個第三接墊、多個第四接墊以及多個導電件，該些第三接墊位於該第一表面上且環繞該擋牆，而該些第四接墊位於該第二表面上，該些第三接墊透過該些導電件與該些第四接墊電性連接。
  17. 如請求項16所述的印刷電路板堆疊結構的製作方法，其中提供該第一印刷電路板的步驟，更包括： 形成一第一防銲層於該第一表面上，該第一防銲層具有多個第一防銲開口，且該些第一防銲開口暴露出該些第一接墊以及部分該些第三接墊； 形成一第二防銲層於該第二表面上，該第二防銲層具有多個第二防銲開口，且該些第二防銲開口暴露出部分該些第四接墊； 形成一第一表面處理層於該些第二防銲開口所暴露出的該些第四接墊上；以及 形成一第二表面處理層於該些第一防銲開口所暴露出的該些第三接墊上。
  18. 如請求項17所述的印刷電路板堆疊結構的製作方法， 其中該擋牆位於該第一防銲層上，且該擋牆的材質與該第一防銲層的材質相同。
  19. 如請求項11所述的印刷電路板堆疊結構的製作方法，其中該第二印刷電路板具有相對的一第三表面與一第四表面，且包括多個第三接墊以及多個導電件，該些第二接墊位於該第三表面上，該些第三接墊位於該第四表面上，該些第二接墊透過該些導電件與該些第三接墊電性連接。
  20. 如請求項19所述的印刷電路板堆疊結構的製作方法，其中提供該第二印刷電路板的步驟，更包括： 形成一防銲層於該第四表面上，該防銲層具有多個防銲開口，且該些防銲開口暴露出部分該些第三接墊；以及 形成一表面處理層於該些防銲開口所暴露出的該些第三接墊上。
  21. 如請求項11所述的印刷電路板堆疊結構的製作方法，更包括： 提供該治具於該第一印刷電路板上之後，且令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上之前，提供多個鎖固件以貫穿該治具以及該第一印刷電路板，而使該治具固定於該第一印刷電路板上； 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上時，該治具與該第一印刷電路板的該擋牆以及該第二印刷電路板之間分別具有一最小間距；以及 令該第二印刷電路板穿過該治具的該第一開口與該第二開口而壓合於該第一印刷電路板上之後，移除該治具、該些鎖固件以及部分該第一印刷電路板。
TW111102825A 2022-01-24 2022-01-24 印刷電路板堆疊結構及其製作方法 TWI788201B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111102825A TWI788201B (zh) 2022-01-24 2022-01-24 印刷電路板堆疊結構及其製作方法
US17/685,404 US11910535B2 (en) 2022-01-24 2022-03-03 Printed circuit board stack structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111102825A TWI788201B (zh) 2022-01-24 2022-01-24 印刷電路板堆疊結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI788201B true TWI788201B (zh) 2022-12-21
TW202332339A TW202332339A (zh) 2023-08-01

Family

ID=85795232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111102825A TWI788201B (zh) 2022-01-24 2022-01-24 印刷電路板堆疊結構及其製作方法

Country Status (2)

Country Link
US (1) US11910535B2 (zh)
TW (1) TWI788201B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847865A (en) * 2007-05-28 2008-12-01 Multi Inc Process for preparing printed circuit board and printed circuit board having potting dam prepared by the process
TW202121938A (zh) * 2019-11-25 2021-06-01 大陸商鵬鼎控股（深圳）股份有限公司 軟硬結合板的製作方法及軟硬結合板
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構
CN113840450A (zh) * 2021-09-30 2021-12-24 昆山国显光电有限公司 印刷电路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
US9066439B2 (en) * 2011-07-14 2015-06-23 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
TWM450822U (zh) 2012-10-08 2013-04-11 Unimicron Technology Corp 封裝基板
JP2015119077A (ja) * 2013-12-19 2015-06-25 ソニー株式会社 半導体装置およびその製造方法
CN111052367A (zh) 2017-01-31 2020-04-21 天工方案公司 双面球栅阵列封装体的底部填充的控制
US11398419B2 (en) * 2020-07-16 2022-07-26 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200847865A (en) * 2007-05-28 2008-12-01 Multi Inc Process for preparing printed circuit board and printed circuit board having potting dam prepared by the process
TW202121938A (zh) * 2019-11-25 2021-06-01 大陸商鵬鼎控股（深圳）股份有限公司 軟硬結合板的製作方法及軟硬結合板
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構
CN113840450A (zh) * 2021-09-30 2021-12-24 昆山国显光电有限公司 印刷电路板

Also Published As

Publication number Publication date
US11910535B2 (en) 2024-02-20
TW202332339A (zh) 2023-08-01
US20230240014A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP5210839B2 (ja) 配線基板及びその製造方法
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP6271021B2 (ja) 超微細ピッチのＰｏＰコアレスパッケージ
US9021693B2 (en) Method of manufacturing printed circuit board with metal bump
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
CN107170689B (zh) 芯片封装基板
JP5547615B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI556382B (zh) 封裝基板及其製法
JP6570924B2 (ja) 電子部品装置及びその製造方法
JP2017152536A (ja) プリント配線板及びその製造方法
JP5571817B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
US9883599B2 (en) Manufacturing method for multi-layer circuit board having cavity
US20130020699A1 (en) Package structure and method for fabricating the same
TWI788201B (zh) 印刷電路板堆疊結構及其製作方法
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
KR20090048337A (ko) 반도체 패키지용 부품 및 반도체 패키지용 부품의 제조 방법
CN116528515A (zh) 印刷电路板堆叠结构及其制作方法
JP7283027B2 (ja) プリント回路基板
TWI721813B (zh) 線路載板結構及其製作方法
TWI679926B (zh) 基板結構及其製作方法
JP5439165B2 (ja) 多層配線板及びその製造方法
WO2018030262A1 (ja) モジュール部品の製造方法
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器