KR20090034656A - 기판 및 그 제조방법 - Google Patents

기판 및 그 제조방법 Download PDF

Info

Publication number
KR20090034656A
KR20090034656A KR1020070100017A KR20070100017A KR20090034656A KR 20090034656 A KR20090034656 A KR 20090034656A KR 1020070100017 A KR1020070100017 A KR 1020070100017A KR 20070100017 A KR20070100017 A KR 20070100017A KR 20090034656 A KR20090034656 A KR 20090034656A
Authority
KR
South Korea
Prior art keywords
layer
nickel layer
nickel
forming
substrate
Prior art date
Application number
KR1020070100017A
Other languages
English (en)
Inventor
박미희
이성재
김배균
김종윤
조동현
이진욱
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070100017A priority Critical patent/KR20090034656A/ko
Publication of KR20090034656A publication Critical patent/KR20090034656A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

기판 및 그 제조방법이 개시된다. 절연층; 절연층의 일면에 형성된 회로패턴; 회로패턴의 일면에 형성된 제1 니켈층; 제1 니켈층의 일면에 형성된 제2 니켈층; 및 제2 니켈층의 일면에 형성된 금(Au)층을 포함하는 기판으로서, 제2 니켈층의 인 함유율이 제1 니켈층의 인 함유율보다 더 작은 것을 특징으로 하는 기판이 제공된다. 이에 의하면, 회로패턴에 전기적으로 연결되는 제1 니켈층위에 제1 니켈층보다 인 함유율이 작은 제2 니켈층을 형성하고, 그 위에 금층을 형성함으로써, 기판제조공정에서 발생할 수 있는 니켈층의 과부식 현상을 방지하여 기판의 전기적, 물리적 안정성을 향상시킬 수 있다.
무전해 니켈 도금, 치환도금, 금-스트라이크(Au-Strike), 인 함유율

Description

기판 및 그 제조방법{substrate and manufacturing method thereof}
본 발명은 기판 및 그 제조방법에 관한 것이다.
전자기기들은 기판에 각 전자소자들을 결합시킴으로써 제조될 수 있다. 또한, 플립-칩(flip-chip)과 같은 패키지를 구성함에 있어서도 인터포저(interposer)의 형태로 얇은 기판이 포함될 수 있다.
이러한 기판들은 그 기판에 결합되는 전자소자, 다이(die) 및 본딩 와이어(bonding wire) 등과의 전기적인 접점을 제공하는 외부전극을 포함할 수 있다. 이러한 전극은 기판에 포함된 패드(pad)를 활용하여 형성된다.
기판의 전극은 패드에 표면처리공정을 수행함으로써 형성될 수 있다. 전기적인 접점에서의 저항을 최소화 하기 위해 전극의 표면은 금(Au) 층으로 이루어질 수 있다. 구리(Cu)등으로 이루어진 패드와 금층 사이의 상호확산을 방지하기 위해 패드와 금층 사이에 니켈층이 개재될 수 있다.
즉, 기판의 전극은 패드의 일면에, 무전해 도금 등의 방법으로, 니켈층을 형 성하고 그 위에 금을 도금함으로써 제작될 수 있다.
금을 니켈층위에 도금하는 공정의 치환반응에서 국부적인 과치환이 발생할 수 있으며, 이는 전극에서의 전기적, 물리적 연결에 대한 신뢰성 문제를 야기시킬 수 있다.
도 1은 종래기술에 따른 기판에 포함된 전극의 단면도이다. 도 1을 참조하면, 전극표면의 금층 아래에 위치한 니켈층에서 세로방향으로 과부식된 영역이 관찰된다. 이러한 과부식 영역은 궁극적으로 구리 등으로 이루어지는 회로의 훼손을 초래함과 동시에 전극 표면의 변색과 오염을 발생시키며, 와이어 본딩에도 피해를 준다.
본 발명은 회로패턴에 전기적으로 연결되는 제1 니켈층 및 제1 니켈층 보다 인 함유율이 작은 제2 니켈층을 포함하는 기판을 제공하는 것이다.
또한, 본 발명은 회로패턴에 전기적으로 연결되는 제1 니켈층 및 제1 니켈층 보다 인 함유율이 작은 제2 니켈층을 형성하는 단계를 포함하는 기판제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연층; 절연층의 일면에 형성된 회로패턴; 회 로패턴의 일면에 형성된 제1 니켈층; 제1 니켈층의 일면에 형성된 제2 니켈층; 및 제2 니켈층의 일면에 형성된 금(Au)층을 포함하는 기판으로서, 제2 니켈층의 인 함유율이 제1 니켈층의 인 함유율 보다 더 작은 것을 특징으로 하는 기판이 제공된다.
이 경우, 제2 니켈층의 인 함유율은 6 퍼센트 이상 8 퍼센트 이하로 유지될 수 있으며, 제1 니켈층의 인 함유율은 9 퍼센트 이상으로 유지될 수 있다.
또한, 본 발명의 다른 측면에 따르면, 일면에 회로패턴이 형성된 절연층을 제공하는 단계; 절연층의 일면에, 바닥에 회로패턴이 노출되는 개구부를 포함하는 솔더레지스트층을 형성하는 단계; 개구부의 바닥에서 회로패턴과 전기적으로 연결되는 제1 니켈(Ni)층을 형성하는 단계; 제1 니켈층의 일면에 제2 니켈층을 형성하는 단계; 및 제2 니켈층의 일면에 금(Au)층을 형성하는 단계를 더 포함하는 기판제조방법으로서, 제2 니켈층을 형성하는 단계는 제2 니켈층의 인 함유율이 제1 니켈층의 인 함유율 보다 더 작도록 하는 것을 특징으로 하는 기판제조방법이 제공된다.
제2 니켈층의 일면에 금층을 형성하는 단계는 치환도금 및/또는 환원도금 공정을 이용하여 수행되는 것을 특징으로 할 수 있다. 금층은 금 스트라이크(Au-Strike) 공정 및 금 플레이팅(plating)공정을 이용하여 형성될 수 있다.
제1 니켈층을 형성하는 단계 및 제2 니켈층을 형성하는 단계는 무전해 도금 공정을 이용하여 수행되는 것을 특징으로 할 수 있다. 이 경우, 제1 니켈층 형성 단계의 무전해 도금액의 순환속도는 제2 니켈층 형성 단계의 무전해 도금액 순환속 도 보다 빠른 것을 특징으로 할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예에 따르면 회로패턴에 전기적으로 연결되는 제1 니켈층위에 제1 니켈층보다 인 함유율이 작은 제2 니켈층을 형성하고, 그 위에 금층을 형성함으로써, 기판제조공정에서 발생할 수 있는 니켈층의 과부식 현상을 방지하여 기판의 전기적, 물리적 안정성을 향상시킬 수 있다.
이하, 본 발명에 따른 기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 기판제조방법의 흐름도이고, 도 3은 본 발명의 일 실시예에 따른 기판제조방법의 공정도이다. 도 3a 내지 도 3e를 참조하면, 절연층(300), 회로패턴(310), 내부회로(312), 비아(314), 패드(316), 솔더레지스트층(320), 개구부(322), 제1 니켈층(332), 제2 니켈층(334), 금층(336)이 도시되어 있다.
일면에 회로패턴의 형성된 절연층을 제공하는 단계(S210)는 도 3a를 참조하여 설명된다.
절연층(300)은 절연물질로 이루어진 층이다. 절연층(300)은 하나 또는 복수의 층으로 이루어질 수 있으며, 기판의 구조적인 강성을 제공할 수 있다.
기판의 전기적인 기능은 회로패턴(310)을 통하여 구현된다. 회로패턴(310)은 내부회로(312), 비아(314) 및 패드(316)을 포함할 수 있다.
내부회로(312)는 기판이 제공하는 전기적인 기능을 수행한다. 내부회로(312)는 절연층(300)의 각 층별로 형성될 수 있다. 내부회로(312)는 구리 등의 금속을 포함하는 전도성 물질로 이루어 질 수 있다. 내부회로(312)는 감법 공정, 가법 공정 및 반부가 공정을 이용하여 형성될 수 있다.
비아(314)는 내부회로(312)의 각 층 사이에서 또는 내부회로(312)와 패드(316) 사이에서 전기적인 연결을 제공한다. 비아(314)의 형성에는 내부회로(312)의 형성에 사용되는 공정이 사용될 수 있다. 또한, 레이저 드릴링 공정으로 절연층에 비아홀을 형성한 후 전도성 물질을 충전하는 방법 등에 의하여 비아(314)를 형 성하는 것도 가능하다.
패드(316)는 절연층(300)의 외곽에 위치하는 회로패턴이다. 패드(316)는 기판 외부의 회로 및 소자들과 기판 사이에서 전기적인 연결을 제공하는 단자의 기능을 수행할 수 있다. 패드(316) 역시 내부회로(312)가 형성되는 공정과 동일 또는 유사한 공정을 사용하여 형성될 수 있다.
일면에 회로패턴(310)을 포함하는 절연층(300)을 형성하는 공정은 기판의 기능을 구현하는 범위 및 본 발명의 목적범위에서 변경될 수 있다. 일 예로, 기판제조공정중의 강성을 확보하기 위해 코어(core)층을 포함하는 형태의 기판에 제조될 수 있으며, 공정 중에만 사용되는 지지체를 사용하여 기판에 포함되는 코어층을 제거할 수 도 있다.
회로패턴과 상응하는 위치에 개구부를 가지는 솔더레지스트층을 형성하는 단계(S220)는 도 3b를 참조하여 설명된다.
솔더레지스트층(320)은 회로패턴의 산화방지, 회로패턴 간의 전기적 절연 안정성 유지 및 원하지 않는 부분에서의 솔더 결합방지 등의 역할을 수행한다. 본 실시예에서 솔더레지스트층(320)은 회로패턴 중 패드(316)에 상응하는 위치에 개구부(322)를 가진다. 개구부(322)에 노출된 패드(316)를 통해 기판과 외부회로 간의 전기적인 연결이 형성될 수 있다.
솔더레지스트층(320)은 절연층(300)의 일면에 솔더레지스트 잉크를 도포하는 방법 등에 의하여 형성될 수 있다. 솔더레지스트 잉크를 도포하는 방법으로는 롤 코팅(roll coating), 커튼 코팅(curtain coating) 및 스크린 프린팅(screen printing) 등이 있다. 스크린 프린팅을 이용하여 솔더레지스트층(320)을 형성할 경우 패드(316)와 상응하는 위치에 개구부(322)가 생성되도록 솔더레지스트 잉크를 선택적으로 도포할 수 있다.
한편, 절연층(300)의 전면에 솔더레지스트를 도포하고, 패드(316)와 상응하는 부분을 레이저 드릴링 공정을 사용하여 개구부(322)를 형성하는 것도 가능하다.
솔더레지스트층의 개구부에 회로패턴과 전기적으로 연결되는 제1 니켈층을 형성하는 단계(S230)는 도 3c를 참조하여 설명된다.
개구부(322)의 바닥에서 패드(316)가 노출된다. 패드(316)는 회로패턴(310) 중 절연층(300)의 외곽에 위치하는 것으로, 기판과 외부소자들과의 전기적인 연결을 제공하는 외부전극의 일부로서 포함될 수 있다.
패드(316) 자체만으로 외부전극을 형성할 경우, 기판과 외부소자들간의 전기적 연결을 수행하는 과정 또는 최종제품의 사용과정 등에서 부식되어 그 기능이 저하될 수 있으므로, 외부전극은 패드(316)의 일면에 형성된 추가적인 층을 포함할 수 있다.
본 단계는, 이러한 추가적인 층으로서, 패드(316)의 일면에 제1 니켈층(332)을 형성하는 단계이다. 제1 니켈층(332)은 도금공정 및 스크린 프린팅 공정 등을 사용하여 형성될 수 있으며, 그 형성방법은 본 발명의 목적범위에서 달라질 수 있다.
본 실시예에서 제1 니켈층(332)은 무전해 도금 공정을 사용하여 형성될 수 있다. 무전해 도금 공정은 전기를 사용하지 않고 화학반응을 통해 도금되는 공정으로 기판에 전류를 인가하기 곤란한 경우 등에 활용될 수 있다. 무전해 도금에서는 외부로부터 전기에너지를 공급받지 않고 금속염 용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시킬 수 있다.
일 예로, 제1 니켈층(332)을 형성하는 무전해 도금조에서 사용되는 도금액은 황산니켈, 차아인산나트륨 및 호박산 등을 포함할 수 있다. 무전해 니켈 도금 공정 조건과 관련하여, 도금액은 섭씨 70도 이상 섭씨 90도 이하로 유지될 수 있으며, 도금액의 페하지수(pH)는 4이상 5이하로 유지될 수 있다.
도금액의 화학적 조성에 관하여, 도금액은 황산니켈을 리터당 3 그램 이상 6 그램 이하로, 차아인산나트륨을 리터당 10 그램 이상 30 그램 이하로, 호박산을 리터당 20 그램 이상 40그램 이하로 포함할 수 있다.
본 실시예에서, 도금조 내의 강제순환 속도를 상대적으로 빠르게 함으로써 9 퍼센트 이상의 높은 인 함량을 보이는 제1 니켈층(332)을 형성할 수 있다.
한편, 니켈 무전해 도금 공정이 수행되기 이전에 산처리 단계, 소프트 에칭 (soft-etching)단계, 활성화(activation)단계 등의 공정이 추가적으로 수행될 수 있다.
제1 니켈층의 일면에 제2 니켈층을 형성하는 단계(S240)는 도 3d를 참조하여 설명된다.
본 단계는 제1 니켈층(332)을 형성하는 단계와 다른 공정조건을 사용하여 제1 니켈층(332)에 비하여 인 함유율이 작은 제2 니켈층(334)을 형성하는 것을 특징으로 한다. 이를 통해 후속되는 공정에서 금(Au)층의 형성 시에 발생할 수 있는 니켈층(332,334)의 과부식 현상을 방지할 수 있다.
제2 니켈층(334)은 제1 니켈층(332)과 동일 또는 유사한 공정을 사용하여 형성될 수 있으며, 공정변수를 변화시킴으로써 제1 니켈층(332)에 비하여 인 함유율이 낮은 제2 니켈층(334)를 형성할 수 있다.
무전해 도금조에서의 도금액 순환속도를 증가시킴으로써, 니켈 도금층의 인 함유율을 증가시킬 수 있다. 일 예로, 강제유동을 인가하지 않은 경우 약 8%의 인 함유율을 가지는 니켈층이 형성될 수 있으며, 강제유동을 인가시키는 경우 약 9% 이상의 인 함유율을 가지는 니켈층이 형성될 수 있다.
한편, 도금액의 황산니켈 함량 및 차아인산나트륨의 함량을 변화시키거나, 도금조의 온도를 변화시킴으로써 인 함유율을 조절하는 것도 가능하다.
제 2 니켈층의 일면에 금층을 형성하는 단계(S250)는 도 3e를 참조하여 설명된다.
기판의 외부전극은 그 최외곽에 금층(336)을 형성함으로써 완성될 수 있다. 기판의 전극에 포함된 금층(336)은 기판과 외부소자간의 전기적 연결을 제공하며, 접점 부위에서의 전기저항을 감소시키며 및 향상된 본딩(bonding)성능을 제공할 수 있다.
금층(336)을 형성하는 단계는 금을 제2 니켈층(334)의 일면에 도금하는 공정에 의하여 수행될 수 있다. 금층(336)은 치환도금 공정 및/또는 환원도금 공정을 이용하여 형성될 수 있다. 금층(336)은 금 이온이 포함된 도금액에 기판을 담그는 방법에 의하여 수행될 수 있다. 금의 환원력이 니켈의 환원력보다 강하므로 니켈을 산화시키고 금이 환원되어 금층(336)을 형성하게 된다.
한편, 금층(336) 형성단계는 금-스트라이크(Au-Strike)공정 단계와 금 도금(Au plating)공정 단계로 구분되어 수행될 수 있다.
종래기술에 의한 금층 형성과정에서는 그 기저인 니켈층의 과부식 현상이 빈번히 발생하나, 본 실시예에서는 니켈층(332,334)들 간의 인 함유율 차별화를 통하여 과부식 현상을 예방할 수 있다.
금 스트라이크 공정에서 사용되는 도금액은 섭씨 70도 이상 섭씨 90도 이하로 유지될 수 있으며, 도금액의 페하지수(pH)는 4이상 6이하로 유지될 수 있다.
금 스트라이크 공정에 사용되는 도금액의 화학적 조성에 관하여, 도금액은 시안화 금 칼륨을 리터당 0.5그램 이상 2.0그램 이하로, 암모니아수를 리터당 5그램 이상 10그램 이하로, 구연산을 리터당 5그램 이상 10그램 이하로 포함할 수 있다.
금 도금(Au plating) 공정단계를 통해 기판의 디자인에서 요구하는 두께로 금층(336)을 성장시킬 수 있다. 일 예로, 기판의 전극에 포함되는 금층(336)의 두께는 0.5 마이크로 미터 이상 0.7 마이크로 미터 이하로 유지될 수 있다.
금 도금 공정에 사용되는 도금액은 도금액은 섭씨 70도 이상 섭씨 90도 이하로 유지될 수 있으며, 도금액의 페하지수(pH)는 4이상 6이하로 유지될 수 있다.
금 도금 공정에 사용되는 도금액의 화학적 조성에 관하여, 도금액은 시안화금칼륨을 리터당 2.0그램 이상 6.0그램 이하로, 황산암모늄을 30그램 이상 50그램 이하로, 구연산을 리터당 20그램 이상 40그램 이하로 포함할 수 있다.
이러한 금층(336) 형성공정에서 국부전지효과(local cell effect)에 의해 도금하지층인 니켈층의 국부적인 과부식이 발생할 수 있으나, 본 실시예에서는 인 함유율이 다른 2층 구조의 도금하지층을 제공함으로써 이를 방지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 기판의 단면도이다. 도 4를 참조하면, 절연층(400), 회로패턴(410), 내부회로(412), 비아(414), 패드(416), 솔더레지스트층(420), 제1 니켈층(432), 제2 니켈층(434), 금층(436)이 도시되어 있다.
절연층(400)은 기판의 구조적인 강성을 제공하며, 기판에 포함된 회로 상호간의 절연거리를 제공한다.
회로패턴(410)은 내부회로(412), 비아(414), 패드(416)를 포함한다. 회로패턴은 기판의 전기적인 기능을 제공하며, 구리 등을 포함하는 전도성 물질로 이루어 질 수 있다.
내부회로(412)는 회로패턴 중 절연층의 내부에 위치하는 것으로, 필요에 따라 하나 또는 복수의 층으로 형성될 수 있다. 비아(414)는 내부회로들 사이에서 또는 패드(416)와 내부회로 사이에서 전기적인 연결을 제공한다. 패드(416)는 절연층 의 외곽에 위치하는 회로패턴으로서 기판의 전극을 형성하는데 활용되는 것을 말한다. 한편, 회로패턴(410)의 제조방법 및 재질 등은 도 3a에 관한 설명을 참조하여 이해될 수 있다.
기판은 절연층 및 회로패턴을 커버하는 솔더 레지스트 층을 포함할 수 있다. 솔더 레지스트 층은 회로패턴의 산화방지, 회로패턴 간의 전기적 절연 안정성 유지 및 원하지 않는 부분에서의 솔더 결합방지 등의 역할을 수행한다.
본 실시예에서 솔더레지스트층(420)은 회로패턴 중 패드(416)에 상응하는 위치에 개구부를 가지며, 개구부에 패드(416)와 전기적으로 연결되는 제1 니켈층(432), 제2 니켈층(434) 및 금층(436)을 형성하여 기판의 외부전극을 형성한다.
앞서 언급된 바와 같이 기판의 외부전극은 패드(416)와 패드(416)에 전기적으로 연결된 제1 니켈층(432), 제2 니켈층(434) 및 금층(436)을 포함한다. 금층(436)은 기판과 외부회로간의 전기 접점을 제공하며, 접점부위에서의 낮은 전기저항 및 향상된 본딩성능을 제공할 수 있다. 제1 니켈층(432) 및 제2 니켈층(434)은 패드(416)와 금층(436)의 사이에 개재되어 패드(416)와 금층(436) 사이의 상호확산을 방지하는 역할을 수행할 수 있다.
제1 니켈층(432) 및 제2 니켈층(434)의 총 두께는 4 마이크로 미터 이상 6 마이크로 미터 이하로 유지될 수 있고, 금층(436)의 두께는 0.5 마이크로 미터 이상 0.7 마이크로 미터 이하로 유지될 수 있다. 각 층의 두께는 본 발명의 목적범위 내에서 다양한 값을 가질 수 있다.
한편, 제1 니켈층 및 제2 니켈층이라는 용어는 해당 층이 순수한 니켈층으로 형성된 경우만을 의미하는 것은 아니며 그 명칭만으로 각 층의 조성물질을 제한하는 용어로 이해되지는 아니한다. 본 실시예에서, 제1 니켈층(432) 및 제2 니켈층(434)은 무전해 도금공정을 이용하여 형성되므로, 이 경우 제1 니켈층(432) 및 제2 니켈층(434)은 무전해 도금 공정에서 사용되는 차아인산나트륨으로부터 제공된 인을 포함할 수 있다.
또한, 제1 니켈층(432) 및 제2 니켈층(434)이 반드시 명확한 경계를 가지고 구분되는 것은 아니며, 제1 및 제2 니켈층이라는 명칭은 인 함유율에 따라 관념적으로 구분된 명칭으로서 이해될 수 있다.
제1 니켈층(432) 및 제2 니켈층(434)은 무전해 도금 공정을 사용하여 형성될 수 있다. 그 형성조건 등은 도 3c 및 도 3d의 상세한 설명을 참조하여 이해될 수 있다.
본 실시예에서, 제2 니켈층(434)은 제1 니켈층(432)보다 작은 인 함유율을 가지며, 이와 같이 인 함유율의 차이를 보이는 니켈층 구조를 사용함으로써 후속되는 금층(436) 형성 공정에서의 니켈층 과부식 현상을 방지하는 것에 특징이 있다.
일 예로, 제1 니켈층(432)은 9 퍼센트 이상의 인 함유율을 가질 수 있으며, 제2 니켈층(434)의 경우 6 퍼센트 이상 8 퍼센트 이하의 인 함유율을 가질 수 있다. 다만, 여기서 제시된 비율은 하나의 예시일 뿐이며 본 발명의 권리범위를 제한하지 아니한다.
니켈층에서의 인 함유율을 변화시키는 방법으로, 도금조에서의 도금액 유동속도를 조절하는 방법 이외에도, 도금조의 화학적 조성을 변경시키는 방법, 도금조 의 온도를 변화시키는 방법 및 도금액의 조성을 변화시키는 방법 등이 사용될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
이제까지 본 발명에 대하여 그 실시예를 중심으로 살펴보았다. 전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으 며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 종래기술에 의한 기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 기판제조방법의 흐름도이다.
도 3a 내지 3e는 본 발명의 일 실시예에 따른 기판제조방법의 공정도이다.
도 4는 본 발명의 일 실시예에 따른 기판의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
300: 절연층 310: 회로패턴
312: 내부회로 314: 비아
316: 패드 320: 솔더레지스트층
322: 개구부 332: 제1 니켈(Ni)층
334: 제2 니켈층 336: 금(Au)층
400: 절연층 410: 회로패턴
412: 내부회로 414: 비아
416: 패드 420: 솔더레지스트층
432: 제1 니켈(Ni)층 434: 제2 니켈층
436: 금(Au)층

Claims (7)

  1. 절연층;
    상기 절연층의 일면에 형성된 회로패턴;
    상기 회로패턴의 일면에 형성된 제1 니켈층;
    상기 제1 니켈층의 일면에 형성된 제2 니켈층; 및
    상기 제2 니켈층의 일면에 형성된 금(Au)층을 포함하는 기판으로서,
    상기 제2 니켈층의 인 함유율이 상기 제1 니켈층의 인 함유율 보다 더 작은 것을 특징으로 하는 기판.
  2. 제1항에 있어서,
    상기 제1 니켈층의 인 함유율은 9 퍼센트 이상인 것을 특징으로 하는 기판.
  3. 일면에 회로패턴이 형성된 절연층을 제공하는 단계;
    상기 절연층의 일면에, 바닥에 회로패턴이 노출되는 개구부를 포함하는 솔더레지스트층을 형성하는 단계;
    상기 개구부의 바닥에서 상기 회로패턴과 전기적으로 연결되는 제1 니켈(Ni)층을 형성하는 단계;
    상기 제1 니켈층의 일면에 제2 니켈층을 형성하는 단계; 및
    상기 제2 니켈층의 일면에 금(Au)층을 형성하는 단계를 더 포함하는 기판제조방법으로서,
    상기 제2 니켈층을 형성하는 단계는 상기 제2 니켈층의 인 함유율이 상기 제1 니켈층의 인 함유율 보다 더 작도록 하는 것을 특징으로 하는 기판제조방법.
  4. 제3항에 있어서,
    상기 제2 니켈층의 일면에 금층을 형성하는 단계는 치환도금 공정을 이용하여 수행되는 것을 특징으로 하는 기판제조방법.
  5. 제3항에 있어서,
    상기 제2 니켈층의 일면에 금층을 형성하는 단계는 치환도금 공정 및 환원도금 공정을 이용하여 수행되는 것을 특징으로 하는 기판제조방법.
  6. 제 3항에 있어서,
    상기 제1 니켈층을 형성하는 단계 및 상기 제2 니켈층을 형성하는 단계는 무전해 도금 공정을 이용하여 수행되는 것을 특징으로 하는 기판제조방법.
  7. 제 6항에 있어서,
    상기 제1 니켈층 형성 단계의 무전해 도금액의 순환속도는 상기 제2 니켈층 형성 단계의 무전해 도금액 순환속도 보다 빠른 것을 특징으로 하는 기판제조방법.
KR1020070100017A 2007-10-04 2007-10-04 기판 및 그 제조방법 KR20090034656A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070100017A KR20090034656A (ko) 2007-10-04 2007-10-04 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070100017A KR20090034656A (ko) 2007-10-04 2007-10-04 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20090034656A true KR20090034656A (ko) 2009-04-08

Family

ID=40760494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070100017A KR20090034656A (ko) 2007-10-04 2007-10-04 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090034656A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108931673A (zh) * 2017-05-25 2018-12-04 日本电产理德股份有限公司 接触探针

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108931673A (zh) * 2017-05-25 2018-12-04 日本电产理德股份有限公司 接触探针

Similar Documents

Publication Publication Date Title
US7213329B2 (en) Method of forming a solder ball on a board and the board
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
TWI571191B (zh) 在無核心基體處理中之電解沉積及通孔充填技術
US9150002B2 (en) Electroless surface treatment plated layers of printed circuit board and method for preparing the same
US10134666B2 (en) Package substrate, method for fabricating the same, and package device including the package substrate
US9084339B2 (en) Wiring substrate and method of manufacturing the same
KR20060048174A (ko) 극세선 패턴을 갖는 배선 기판의 제조 방법 및 배선 기판
JP2006339609A (ja) 配線基板およびその製造方法
CN101853789A (zh) 一种柔性封装载板焊盘金手指制作方法
JP2008021739A (ja) 基板の製造方法
TWI442852B (zh) 基板結構的製作方法
KR20100126173A (ko) 전자 부품 및 그 제조 방법
JP2010062517A (ja) ニッケル−金メッキ方法及び印刷回路基板
JP4639964B2 (ja) 配線基板の製造方法
TWI405314B (zh) 具有無墊式導電跡線之封裝用基板
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
KR20090034656A (ko) 기판 및 그 제조방법
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP4798451B2 (ja) 配線板とその製造方法
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
US7807034B2 (en) Manufacturing method of non-etched circuit board
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP4730072B2 (ja) 回路基板の製造方法
KR100733252B1 (ko) 고 신뢰성의 표면실장단자를 갖는 인쇄회로기판 및 그제조방법
JP3244102B2 (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application