CN103515348A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN103515348A
CN103515348A CN201310244318.XA CN201310244318A CN103515348A CN 103515348 A CN103515348 A CN 103515348A CN 201310244318 A CN201310244318 A CN 201310244318A CN 103515348 A CN103515348 A CN 103515348A
Authority
CN
China
Prior art keywords
semiconductor element
conductor layer
conductor
pad
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310244318.XA
Other languages
English (en)
Inventor
大隅孝一
志贺美隆
大前大地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Publication of CN103515348A publication Critical patent/CN103515348A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明的布线基板(10)具备：具有搭载半导体元件(S)的搭载部(1a)的绝缘基板(1)、在搭载部(1a)的外周部按照与半导体元件的外周边正交地延伸的方式并列设置于绝缘基板的上表面的多个带状布线导体(4)、以与带状布线导体相同的宽度在带状布线导体上形成为突起状的半导体元件连接焊盘(5)、以及包覆于绝缘基板的上表面且按照使半导体元件连接焊盘和带状布线导体的一部分露出的方式具有沿着半导体元件(S)的外周边的缝状的开口部(3a)的阻焊剂层(3)，半导体元件连接焊盘由包覆于带状布线导体(4)上的焊料润湿性低的第1导体层(7)、以及包覆于第1导体层(7)的上表面的具有焊料润湿性的第2导体层(8)构成。

Description

布线基板
技术领域
本发明涉及用于搭载半导体元件等的布线基板。
背景技术
图3(a)以及图3(b)例如示出日本特开2010-206192号公报中所记载那样的、用于搭载半导体集成电路元件等半导体元件的现有的布线基板20。布线基板20如图3(a)以及(b)所示，具有：绝缘基板11，其具有用于在上表面中央部搭载半导体元件S的搭载部11a以及在周缘部上下贯通的多个贯通孔11b；布线导体12，其包覆于绝缘基板11的上下表面以及贯通孔11b内；以及阻焊剂层13，其包覆于绝缘基板11的上下表面。绝缘基板11、阻焊剂层13例如由含有环氧树脂等热硬化性树脂的树脂系绝缘材料构成。另外，布线导体12由铜构成。
包覆于绝缘基板11的上表面的布线导体12包含多个带状布线导体14。这些带状布线导体14在搭载部11a的外周部按照与半导体元件S的外周边正交的方式并列设置。这些带状布线导体14的一部分在搭载部11a的外周部露出至设于阻焊剂层13的缝状的开口部13a内。进而，在露出至开口部13a内的带状布线导体14上形成有突起状的半导体元件连接焊盘15。半导体元件连接焊盘15是用于将半导体元件S连接至带状布线导体14的连接端子。在该半导体元件连接焊盘15，通过经由焊料来连接半导体元件S的电极T，从而电连接半导体元件S和带状布线导体14。半导体元件连接焊盘15成为了突起状，因此在布线基板20与半导体元件S之间形成适当的间隙。
由于“电极端子T”以及“电极T”混合存在，因此将其统一成“电极T”。
包覆于绝缘基板11的下表面的布线导体12包含多个外部连接焊盘16。外部连接焊盘16是圆形，从设于下表面侧的阻焊剂层13的开口部13b露出。该外部连接焊盘16经由焊料与外部的电气电路基板电连接。而且，不仅将半导体元件S的电极T与半导体元件连接焊盘15连接，还将外部连接焊盘16与外部的电气电路基板的布线导体连接，从而半导体元件S与外部的电气电路基板电连接。其结果，在半导体元件S与外部的电气电路基板之间经由布线导体12来传输信号，半导体元件S工作。
而在将半导体元件S的电极T连接至半导体元件连接焊盘15时，优选使用周知的倒装片技术。具体而言，例如在各半导体元件连接焊盘15上预先使焊料热合，将半导体元件S的电极T分别载置于对应的焊料上。其后，在通过回流处理使焊料熔化后，冷却，使焊料固接于电极T，从而连接电极T与半导体元件连接焊盘15。
然而，在现有的布线基板20中，带状布线导体14以及其上的半导体元件连接焊盘15均由焊料润湿性卓越的铜构成。故而，在回流处理之时，熔化了的焊料有时不仅在半导体元件连接焊盘15上，还广范围地润湿扩展至带状布线导体14的露出表面。其结果，存在半导体元件S的电极T与半导体元件连接焊盘15的连接所需的焊料不足从而不能牢固地连接电极T与半导体元件连接焊盘15的情况。另外，熔化了的焊料有时会包裹各半导体元件连接焊盘15的侧面，从而相邻的半导体元件连接焊盘15上的焊料彼此间的间隔变窄，焊料彼此相接触。故而，存在彼此相邻的半导体元件连接焊盘15间的电绝缘性受损的情况。
发明内容
本发明的课题在于，提供不仅能牢固地连接带状布线导体上形成的半导体元件连接焊盘与半导体元件的电极、而且彼此相邻的半导体元件连接焊盘间的电绝缘性良好的布线基板。
本发明的布线基板具备：绝缘基板，其具有搭载半导体元件于上表面的搭载部；多个带状布线导体，其在搭载部的外周部按照与半导体元件的外周边正交地延伸的方式并列设置于绝缘基板的上表面；半导体元件连接焊盘，其以与带状布线导体相同的宽度在带状布线导体上形成为突起状；以及阻焊剂层，其包覆于绝缘基板的上表面，且按照使半导体元件连接焊盘和带状布线导体的一部分露出的方式具有沿着半导体元件的外周边的缝状的开口部，其中，半导体元件连接焊盘由包覆于带状布线导体上的焊料润湿性低的第1导体层、以及包覆于第1导体层的上表面的具有焊料润湿性的第2导体层构成。
本发明的布线基板由在带状布线导体上按照侧面露出的方式包覆带状布线导体上的半导体元件连接焊盘的焊料润湿性低的第1导体层、以及包覆于第1导体层上的具有焊料润湿性的第2导体层形成。故而，在基于倒装片技术的半导体元件搭载时的回流处理之际，熔化了的焊料润湿扩展至半导体元件连接焊盘上部的焊料润湿性卓越的第2导体层表面。另一方面，焊料润湿性不佳的第1导体层露出侧面地形成于第2导体层之下，因此润湿相对于半导体元件连接焊盘的侧面和其下的带状布线导体变差，从而抑制扩展。其结果，不仅熔化了的焊料能留在半导体元件连接焊盘上，而且能抑制焊料包裹半导体元件连接焊盘的侧面。由此，能提供不仅能经由需要的量的焊料来牢固地连接半导体元件的电极与半导体元件连接焊盘而且彼此相邻的半导体元件连接焊盘间的电绝缘性良好的布线基板。
附图说明
图1(a)以及(b)是表示本发明所涉及的布线基板的一实施方式的概略截面图以及俯视图。
图2是图1所示的布线基板的要部放大截面图。
图3(a)以及(b)是表示现有的布线基板的一例的概略截面图以及俯视图。
具体实施方式
接下来，基于图1(a)、(b)以及图2来说明本发明所涉及的布线基板的一实施方式。如图1(a)所示，本发明的布线基板10主要具备：绝缘基板1、布线导体2、以及阻焊剂层3。
绝缘基板1例如由使环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂浸渍于玻璃布而成的电绝缘材料构成。绝缘基板1尽管在图1(a)中是单层构造，但也可以是将由相同或不同的电绝缘材料构成的多个绝缘层层叠为多层的多层构造。绝缘基板1的厚度优选为100～200μm左右。
绝缘基板1具有搭载半导体元件S于其上表面中央部的搭载部1a，在其周缘部具有上下贯通的多个贯通孔1b。搭载部1a具有与半导体元件S对应的大小以及形状。另外，绝缘基板1的下表面成为用于与外部的电气电路基板连接的连接面。在绝缘基板1的上下表面以及贯通孔1b内，包覆有布线导体2。
布线导体2由铜箔或镀铜等的铜形成。在包覆于绝缘基板1的上表面的布线导体2中，包含带状布线导体4。这些带状布线导体4在搭载部1a的外周部按照与半导体元件S的外周边正交地延伸的方式并列设置。带状布线导体4的一部分在搭载部1a的外周部露出至设于阻焊剂层3的缝状的开口部3a内。进而，在从开口部3a露出的带状布线导体4上形成有突起状的半导体元件连接焊盘5。
包覆于绝缘基板1的下表面的布线导体2包含用于与外部的电气电路基板连接的外部连接焊盘6。外部连接焊盘6是圆形，从设于下表面侧的阻焊剂层3的开口部3b露出。此外，阻焊剂层3由使丙烯酸改性环氧树脂等的具有感光性的热硬化性树脂硬化后的电绝缘材料构成。
然后，不仅将半导体元件S的电极T通过倒装片技术与半导体元件连接焊盘5连接，而且将外部连接焊盘6与外部的电气电路基板的布线导体连接，从而将半导体元件S与外部的电气电路基板电连接。其结果，在半导体元件S与外部的电气电路基板之间经由布线导体2来传输信号，半导体元件S工作。布线导体2通过周知的移除法或半加成法来形成。此外，带状布线导体4优选宽度为10～30μm左右，厚度为10～20μm左右。
半导体元件连接焊盘5如图1(b)所示，配置为与半导体元件S的电极T对应。在图1(b)中，在露出至缝状的开口部3a内的带状布线导体4上并列设置了半导体元件连接焊盘5。在图1(a)、(b)以及图2中，半导体元件连接焊盘5的宽度与带状布线导体4的宽度一致。半导体元件连接焊盘5优选长度为40～60μm左右，高度为2.5～11μm左右。
半导体元件连接焊盘5如图2所示，由依次包覆于带状布线导体4上的第1导体层7和第2导体层8构成。在本发明的布线基板中，第1导体层7优选比第2导体层8厚。通过这样的构成，熔化了的焊料越过第1导体层7的侧面而进一步润湿扩展至带状布线导体4变难。
第1导体层7由镍或铬等的焊料润湿性低的(即，焊料润湿性不佳)金属构成。第1导体层7的厚度优选为2～10μm左右，其侧面不被第2导体层8覆盖而露出。在第1导体层7过薄的情况下，熔化了的焊料越过第1导体层7的侧面而润湿扩展至带状布线导体4上有变容易的趋势。第2导体层8由金或钯等具有焊料润湿性的(比第1导体层7的焊料润湿性更卓越)金属构成。第2导体层8的厚度优选为0.3～1μm左右，仅覆盖第1导体层7的上表面。在第2导体层8过厚的情况下，在使焊料熔化了的情况下，构成第2导体层8的金属扩散至焊料从而容易形成较多脆弱的金属间化合物。故而，焊料的连接强度可能下降。
如此，在本发明的布线基板中，带状布线导体4上的半导体元件连接焊盘5由包覆于带状布线导体4上的焊料润湿性不佳的第1导体层7、以及包覆于第1导体层7的上表面的具有焊料润湿性的第2导体层8构成。故而，在基于倒装片技术的半导体元件S搭载时的回流处理之际，熔化了的焊料润湿扩展至半导体元件连接焊盘5上表面的焊料润湿性卓越的第2导体层8的表面。另一方面，焊料润湿性不佳的第1导体层7露出侧面地形成于第2导体层8之下，因此润湿相对于半导体元件连接焊盘5的侧面和其下的带状布线导体4变差，从而抑制扩展。其结果，不仅熔化了的焊料能留在半导体元件连接焊盘5上，而且能抑制焊料包裹半导体元件连接焊盘5的侧面。由此，能提供不仅能经由需要的量的焊料来牢固地连接半导体元件S的电极T与半导体元件连接焊盘5而且彼此相邻的半导体元件连接焊盘5间的电绝缘性良好的布线基板10。
半导体元件连接焊盘5例如以下述的(1)～(6)的步骤顺序来形成。
(1)使无电解镀铜包覆于绝缘基板1的表面。
(2)在无电解镀铜之上形成具有与带状布线导体4的图案对应的第1开口部的第1阻镀剂层。
(3)在从第1开口部露出的无电解镀铜上，形成作为带状布线导体4的电解镀铜层。
(4)按照以与半导体元件连接焊盘5一致的宽度以及长度使形成半导体元件连接焊盘5的位置的镀铜层露出的方式，使具有跨第1开口部的第2开口部的第2阻镀剂层形成于第1阻镀剂层上以及电解镀铜上。
(5)在从第1以及第2开口部露出的镀铜层上，使电解镀镍层析出后，进而在其上使电解镀金层析出。
(6)通过在剥离去除了第2阻镀剂以及第1阻镀剂后，蚀刻去除无电解镀铜，从而在带状布线导体4上形成半导体元件连接焊盘5。
此外，本发明不限于上述的实施方式，只要在不脱离本发明的主旨的范围内，就能进行各种变更。例如，在上述的实施方式中，可以在至少露出至开口部3a内的带状布线导体4的表面形成焊料润湿性不佳的氧化皮膜。通过形成氧化皮膜，能在基于倒装片技术的半导体元件S搭载时的回流处理之际更可靠地抑制熔化了的焊料润湿扩展至带状布线导体4的表面。作为氧化被膜，优选黑化处理。黑化处理是指，在铜的表面形成长度为0.2～0.5μm左右的氧化铜的针状结晶。若实施这样的黑化处理，则对于熔化焊料的润湿扩展抑制非常有效。这样的黑化处理例如按以下方式进行。首先，遵照形成半导体元件连接焊盘5的上述的步骤顺序，实施直至蚀刻去除无电解镀铜的工序。接下来，通过将形成了半导体元件连接焊盘5的带状布线导体4浸渍至亚氯酸钠水溶液，从而在带状布线导体4的表面形成基于黑化处理的针状结晶。

Claims (6)

1.一种布线基板，其特征在于构成为具备：绝缘基板，其具有搭载半导体元件于上表面的搭载部；多个带状布线导体，其在所述搭载部的外周部按照与所述半导体元件的外周边正交地延伸的方式并列设置于所述绝缘基板的上表面；半导体元件连接焊盘，其以与所述带状布线导体相同的宽度在所述带状布线导体上形成为突起状；以及阻焊剂层，其包覆于所述绝缘基板的上表面，且具有沿着所述半导体元件的外周边的缝状的开口部，使得所述半导体元件连接焊盘和所述带状布线导体的一部分露出，
所述半导体元件连接焊盘由包覆于所述带状布线导体上的焊料润湿性低的第1导体层、以及包覆于该第1导体层的上表面的具有焊料润湿性的第2导体层构成。
2.根据权利要求1所述的布线基板，其特征在于，
所述第1导体层由镍或铬形成，所述第2导体层由金或钯形成。
3.根据权利要求2所述的布线基板，其特征在于，
所述第1导体层以及第2导体层是镀层。
4.根据权利要求1～3中任一项所述的布线基板，其特征在于，
在至少在所述开口部内露出的所述带状布线导体的表面，形成有氧化皮膜。
5.根据权利要求1～3中任一项所述的布线基板，其特征在于，
所述第1导体层比所述第2导体层厚。
6.根据权利要求5所述的布线基板，其特征在于，
所述第1导体层的厚度是2～10μm，所述第2导体层的厚度是0.3～1μm。
CN201310244318.XA 2012-06-29 2013-06-19 布线基板 Pending CN103515348A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-146360 2012-06-29
JP2012146360 2012-06-29
JP2012-187676 2012-08-28
JP2012187676A JP5942074B2 (ja) 2012-06-29 2012-08-28 配線基板

Publications (1)

Publication Number Publication Date
CN103515348A true CN103515348A (zh) 2014-01-15

Family

ID=49777260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310244318.XA Pending CN103515348A (zh) 2012-06-29 2013-06-19 布线基板

Country Status (5)

Country Link
US (1) US20140001637A1 (zh)
JP (1) JP5942074B2 (zh)
KR (1) KR20140002511A (zh)
CN (1) CN103515348A (zh)
TW (1) TW201409624A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731700A (zh) * 2016-08-12 2018-02-23 南茂科技股份有限公司 半导体封装
CN112219458A (zh) * 2018-06-26 2021-01-12 京瓷株式会社 布线基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110473A1 (de) 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
JP6736717B1 (ja) * 2019-03-25 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
JP7368696B2 (ja) * 2019-07-31 2023-10-25 日亜化学工業株式会社 発光装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法
US20040040742A1 (en) * 2002-09-02 2004-03-04 Murata Manufacturing Co. Ltd. Mounting board and electronic device using the same
US20090250811A1 (en) * 2004-11-10 2009-10-08 Stats Chippac, Ltd. Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3826414B2 (ja) * 1995-08-18 2006-09-27 ソニー株式会社 プリント配線板の製造方法
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
US20100221414A1 (en) * 2009-02-27 2010-09-02 Ibiden Co., Ltd Method for manufacturing printed wiring board
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package
CN1292635A (zh) * 1999-10-12 2001-04-25 株式会社能洲 布线电路衬底及其制造方法
US20040040742A1 (en) * 2002-09-02 2004-03-04 Murata Manufacturing Co. Ltd. Mounting board and electronic device using the same
US20090250811A1 (en) * 2004-11-10 2009-10-08 Stats Chippac, Ltd. Semiconductor Device and Method of Self-Confinement of Conductive Bump Material During Reflow Without Solder Mask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731700A (zh) * 2016-08-12 2018-02-23 南茂科技股份有限公司 半导体封装
CN112219458A (zh) * 2018-06-26 2021-01-12 京瓷株式会社 布线基板
CN112219458B (zh) * 2018-06-26 2024-06-11 京瓷株式会社 布线基板

Also Published As

Publication number Publication date
KR20140002511A (ko) 2014-01-08
US20140001637A1 (en) 2014-01-02
JP2014029972A (ja) 2014-02-13
JP5942074B2 (ja) 2016-06-29
TW201409624A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
JP5347222B2 (ja) 半導体装置の製造方法
JP4771135B2 (ja) プリント配線板、それを使用したｌｅｄ装置及びプリント配線板の製造方法
WO2019156051A1 (ja) 高周波モジュール
CN103515348A (zh) 布线基板
JP3437477B2 (ja) 配線基板および半導体装置
JP2000138317A (ja) 半導体装置及びその製造方法
JP2005286057A (ja) 回路装置およびその製造方法
US6896173B2 (en) Method of fabricating circuit substrate
JP2014011288A (ja) 配線基板およびそれを用いた電子装置
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002190544A (ja) 配線基板、半導体装置、及びその製造方法
JP2004327940A (ja) 配線基板及びその製造方法
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JPH06112395A (ja) 混成集積回路装置
JP2001156416A (ja) フレキシブル配線基板の接続構造
WO2024101174A1 (ja) 半導体装置
JP2006128249A (ja) 半導体素子収納用パッケージ及びその製造方法
JP2000195888A (ja) 半導体装置
JP4455935B2 (ja) 配線板の製造方法
JP2009246066A (ja) 多数個取り配線基板
JP4670213B2 (ja) 半導体パッケージ
JP2005294388A (ja) 半導体装置用テープキャリアおよびこれを用いた半導体装置
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
KR20060090739A (ko) 범프를 갖는 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: KYOCERA CIRCUIT SOLUTIONS, INC.

Free format text: FORMER OWNER: KYOCERA SLC TECHNOLOGIES CORP.

Effective date: 20150730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150730

Address after: Kyoto Prefecture

Applicant after: Circuit science and technology Co., Ltd. of KYOCERA

Address before: Shiga

Applicant before: Kyocera SLC Technologies Corporation

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140115

WD01 Invention patent application deemed withdrawn after publication