JP2014029972A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2014029972A
JP2014029972A JP2012187676A JP2012187676A JP2014029972A JP 2014029972 A JP2014029972 A JP 2014029972A JP 2012187676 A JP2012187676 A JP 2012187676A JP 2012187676 A JP2012187676 A JP 2012187676A JP 2014029972 A JP2014029972 A JP 2014029972A
Authority
JP
Japan
Prior art keywords
semiconductor element
strip
conductor
connection pad
element connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012187676A
Other languages
English (en)
Other versions
JP5942074B2 (ja
Inventor
Koichi Osumi
孝一 大隅
Yoshitaka Shiga
美隆 志賀
Daichi Omae
大地 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012187676A priority Critical patent/JP5942074B2/ja
Priority to CN201310244318.XA priority patent/CN103515348A/zh
Priority to TW102122118A priority patent/TW201409624A/zh
Priority to KR1020130073064A priority patent/KR20140002511A/ko
Priority to US13/929,238 priority patent/US20140001637A1/en
Publication of JP2014029972A publication Critical patent/JP2014029972A/ja
Application granted granted Critical
Publication of JP5942074B2 publication Critical patent/JP5942074B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】
半導体素子の電極と半導体素子接続パッドとを強固に接続するとともに、隣接する半導体素子接続パッド間の電気的な絶縁性が良好な配線基板を提供すること。
【解決手段】
半導体素子Ｓの搭載部１ａを有する絶縁基板１と、絶縁基板１の上面に半導体素子Ｓの外周辺に直角方向に延在するよう並設された複数の帯状配線導体４と、帯状配線導体４上に帯状配線導体４と同じ幅で突起状に形成された導体層から成る半導体素子接続パッド５と、半導体素子接続パッド５を露出させるスリット状の開口部３ａを有するソルダーレジスト層３とを具備する配線基板１０であって、半導体素子接続パッド５は帯状配線導体４上に側面が露出するように被着された半田濡れ性に劣る第１の導体層７と、第１の導体層７上に被着された半田濡れ性に優れる第２の導体層８とから成る。
【選択図】図１

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。
図３（ａ）および図３（ｂ）に半導体集積回路素子等の半導体素子を搭載するための従来の配線基板２０を示す。配線基板２０は、図３（ａ）および（ｂ）に示すように、上面中央部に半導体素子Ｓを搭載するための搭載部１１ａを有するとともに上下に貫通する複数の貫通孔１１ｂを有する絶縁基板１１と、絶縁基板１１の上下面および貫通孔１１ｂ内に被着された配線導体１２と、絶縁基板１１の上下面に被着されたソルダーレジスト層１３とを有している。絶縁基板１１やソルダーレジスト層１３は、例えばエポキシ樹脂等の熱硬化性樹脂を含有する樹脂系絶縁材料から成る。また、配線導体１２は、銅から成る。
絶縁基板１１の上面に被着された配線導体１２は、複数の帯状配線導体１４を含んでいる。これらの帯状配線導体１４は、搭載部１１ａの外周部を互いに隣接して半導体素子Ｓの外周辺に直角な方向に延在している。そして、これらの帯状配線導体１４の一部は、搭載部１１ａの外周部において、ソルダーレジスト層１３に設けたスリット状の開口部１３ａ内に露出している。さらに、開口部１３ａ内に露出する帯状配線導体１４上には突起状の半導体素子接続パッド１５が形成されている。半導体素子接続パッド１５は、半導体素子Ｓを帯状配線導体１４に接続するための接続端子である。そして、この半導体素子接続パッド１５に半導体素子Ｓの電極端子Ｔを半田を介して接続することにより、半導体素子Ｓと帯状配線導体１４とが電気的に接続される。このとき、半導体素子接続パッド１５が突起状となっていることにより、配線基板２０と半導体素子Ｓとの間に適当な隙間が形成される。
絶縁基板１１の下面に被着された配線導体１２は、複数の外部接続パッド１６を含んでいる。外部接続パッド１６は円形であり、下面側のソルダーレジスト層１３に設けた開口部１３ｂから露出している。この外部接続パッド１６は、外部の電気回路基板に半田を介して電気的に接続される。そして、半導体素子Ｓの電極Ｔを半導体素子接続パッド１５に接続するとともに、外部接続パッド１６を外部の電気回路基板の配線導体に接続することにより半導体素子Ｓが外部の電気回路基板に電気的に接続され、半導体素子Ｓと外部の電気回路基板との間で配線導体１２を介して信号を伝送することにより半導体素子Ｓが作動する。
ところで、半導体素子Ｓの電極Ｔを半導体素子接続パッド１５に接続するときには、周知のフリップチップ技術が好適に用いられる。具体的には、例えば各半導体素子接続パッド１５上にあらかじめ半田を溶着させておき、半導体素子Ｓの電極Ｔをそれぞれ対応する半田上に載置する。その後、リフロー処理を行ない半田を溶融させた後、冷却して半田を電極Ｔに固着させることで電極Ｔと半導体素子接続パッド１５とを接合する。
ところが、従来の配線基板２０では、帯状配線導体１４およびその上の半導体素子接続パッド１５が共に半田濡れ性に優れる銅から成ることから、リフロー処理の際に、溶融した半田が半導体素子接続パッド１５上のみならず、帯状配線導体１４の露出表面を広範に濡れ広がってしまうことがある。このため、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド１５との接合に必要な半田が不足してしまい、電極Ｔと半導体素子接続パッド１５とを強固に接合することができない場合がある。また、溶融した半田が各半導体素子接続パッド１５の側面に回り込んでしまい、隣接する半導体素子接続パッド１５上の半田同士間の間隔が狭くなったり、半田同士が接触したりすることがあった。このため、互いに隣接する半導体素子接続パッド１５間の電気的な絶縁性が損なわれてしまう場合がある。
特開２０１０−２０６１９２号公報
本発明は、帯状配線導体上に形成した半導体素子接続パッドと半導体素子の電極とを強固に接続することができるとともに、互いに隣接する半導体素子接続パッド間の電気的な絶縁性が良好な配線基板を提供することを課題とする。
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、絶縁基板の上面に搭載部の外周部を半導体素子の外周辺に直角な方向に延在するように並設された複数の帯状配線導体と、搭載部の外周部における帯状配線導体上に、帯状配線導体と同じ幅で突起状に形成された導体層から成る半導体素子接続パッドと、絶縁基板の上面に被着されており、半導体素子接続パッドを帯状配線導体の一部とともに露出させるように外周辺に沿う方向に延びるスリット状の開口部を有するソルダーレジスト層とを具備して成る配線基板であって、半導体素子接続パッドは、帯状配線導体上に側面が露出するように被着された半田濡れ性に劣る第１の導体層と、第１の導体層上に被着された半田濡れ性に優れる第２の導体層とから成ることを特徴とするものである。
本発明の配線基板は、帯状配線導体上の半導体素子接続パッドが、帯状配線導体上に側面が露出するように被着された半田濡れ性に劣る第１の導体層と、第１の導体層上に被着された半田濡れ性に優れる第２の導体層とから形成されている。このため、フリップチップ技術による半導体素子搭載時のリフロー処理の際に、溶融した半田は半導体素子接続パッド上部の半田濡れ性に優れる第２の導体層表面には濡れ広がるものの、その下には半田濡れ性に劣る第１の導体層が側面を露出して形成されているため、半導体素子接続パッドの側面やその下の帯状配線導体に対して濡れが悪くなり広がりが抑制される。このため、溶融した半田を半導体素子接続パッド上に留めておくことができるとともに、半田が半導体素子接続パッドの側面に回り込むのを抑制することができる。したがって、半導体素子の電極と半導体素子接続パッドとを必要な量の半田を介して強固に接続することができるとともに、互いに隣接する半導体素子接続パッド間の電気的な絶縁性が良好な配線基板を提供することができる。
図１（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す概略断面図および平面図である。 図２は、図１に示す配線基板の要部拡大断面図である。 図３（ａ）および（ｂ）は、従来の配線基板の実施の形態の一例を示す概略断面図および平面図である。
次に、本発明の実施形態の一例を図１（ａ）、（ｂ）および図２を基に説明する。図１（ａ）に示すように本例の配線基板１０は、主として絶縁基板１と、配線導体２と、ソルダーレジスト層３とを具備している。
絶縁基板１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板１は、この例では単層構造であるが、同一または異なる電気絶縁材料から成る複数の絶縁層を多層に積層した多層構造であってもよい。
絶縁基板１は、その上面中央部に半導体素子Ｓが搭載される搭載部１ａを有しているとともに上下に貫通する複数の貫通孔１ｂを有している。搭載部１ａは半導体素子Ｓに対応する大きさおよび形状をしている。また、絶縁基板１の下面は、外部の電気回路基板と接続するための接続面となっている。そして、絶縁基板１の上下面および貫通孔１ｂ内に配線導体２が被着されている。
配線導体２は、銅箔や銅めっき等の銅により形成されている。絶縁基板１の上面に被着された配線導体２は、複数の帯状配線導体４を含んでいる。これらの帯状配線導体４は、絶縁基板１の上面を搭載部１ａの外周部において互いに隣接して半導体素子Ｓの外周辺に直角な方向に延在している。そして、これらの帯状配線導体４の一部は、搭載部１ａの外周部において、ソルダーレジスト層３に設けられたスリット状の開口部３ａ内に露出している。さらに、開口部３ａから露出する帯状配線導体４上には突起状の半導体素子接続パッド５が形成されている。また、絶縁基板１の下面に被着された配線導体２は、外部の電気回路基板に接続するための外部接続パッド６を含んでいる。外部接続パッド６は円形であり、下面側のソルダーレジスト層３に設けた開口部３ｂから露出している。なお、ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。
そして、半導体素子Ｓの電極Ｔを半導体素子接続パッド５にフリップチップ技術により接続するとともに、外部接続パッド６を外部の電気回路基板の配線導体に接続することにより半導体素子Ｓが外部の電気回路基板に電気的に接続され、半導体素子Ｓと外部の電気回路基板との間で配線導体２を介して信号を伝送することにより半導体素子Ｓが作動する。このような、配線導体２は、周知のサブトラクティブ法やセミアディティブ法により形成されている。なお、帯状配線導体４は、幅が１０〜３０μｍ程度、厚みが１０〜２０μｍ程度である。
半導体素子接続パッド５は、図１（ｂ）に示すように、半導体素子Ｓの電極Ｔに対応するように配置されている。この例では、スリット状の開口部３ａ内に露出する帯状配線導体４上に半導体素子接続パッド５が並設されている。なお、半導体素子接続パッド５の幅は、帯状配線導体４の幅と一致する幅である。また、半導体素子接続パッド５の長さは、４０〜６０μｍ程度であり、高さは２．５〜１１μｍ程度である。
半導体素子接続パッド５は、図２に示すように、帯状配線導体４上に順次被着された第１の導体層７と第２の導体層８とから成る。第１の導体層７は、ニッケルやクロム等の半田濡れ性に劣る金属から成る。第１の導体層７は、厚みが２〜１０μｍ程度であり、その側面が第２の導体層８に覆われずに露出している。また第２の導体層８は、金やパラジウム等の半田濡れ性に優れる金属から成る。第２の導体層８は厚みが０．３〜１μｍ程度であり、第１の導体層７の上面の全面のみを覆っている。
このように、本発明においては、帯状配線導体４上の半導体素子接続パッド５が帯状配線導体４上に側面が露出するように被着された半田濡れ性に劣る第１の導体層７と、第１の導体層７上に被着された半田濡れ性に優れる第２の導体層８とから成ることから、フリップチップ技術による半導体素子Ｓ搭載時のリフロー処理の際に、溶融した半田は半導体素子接続パッド５上面の半田濡れ性に優れる第２の導体層８の表面には濡れ広がるものの、その下には半田濡れ性に劣る第１の導体層７が側面を露出して形成されているため、半導体素子接続パッド５の側面やその下の帯状配線導体４に対して濡れが悪くなり広がりが抑制される。このため、溶融した半田を半導体素子接続パッド５上に留めておくことができるとともに、半田が半導体素子接続パッド５の側面に回り込むのを抑制することができる。したがって、半導体素子Ｓの電極Ｔと半導体素子接続パッド５とを必要な量の半田を介して強固に接続することができるとともに、互いに隣接する半導体素子接続パッド５間の電気的な絶縁性が良好な配線基板１０を提供することができる。
なお、半導体素子接続パッド５は、例えば次のように形成される。まず、絶縁基板１の表面に無電解銅めっきを被着させる。次に、帯状配線導体４のパターンに対応する第１の開口部を有する第１のめっきレジスト層を無電解銅めっきの上に形成する。次に、第１の開口部から露出する無電解銅めっき上に帯状配線導体４となる電解銅めっき層を形成する。次に、半導体素子接続パッド５が形成される位置の銅めっき層を半導体素子接続パッド５と一致する幅および長さで露出させるように第１の開口部を横切る第２の開口部を有する第２のめっきレジスト層を第１のめっきレジスト層上および電解銅めっき上に形成する。次に、第１および第２の開口部から露出する銅めっき層上に、電解ニッケルめっき層を析出させた後、さらにその上に電解金めっき層を析出させる。最後に第２のめっきレジストおよび第１のめっきレジストを剥離除去した後に、無電解銅めっきをエッチング除去してやることで帯状配線導体４上に半導体素子接続パッド５が形成される。
なお、本発明は上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例において、少なくとも開口部３ａ内に露出する帯状配線導体４の表面に半田濡れ性に劣る酸化皮膜を形成しておいてもよい。少なくとも開口部３ａ内に露出する帯状配線導体４の表面に酸化皮膜を形成することで、フリップチップ技術による半導体素子Ｓ搭載時のリフロー処理の際に溶融した半田が帯状配線導体４の表面に濡れ広がることをより確実に抑制することができる。酸化被膜としては、黒化処理が好ましい。黒化処理は、銅の表面に長さが０．２〜０．５μｍ程度の酸化銅の針状結晶を形成したものである。このような黒化処理を施しておくと溶融半田の濡れ広がり抑制に非常に効果的である。このような黒化処理は、例えば次のように行なわれる。まず、半導体素子接続パッド５を形成する上述の手順に従い、無電解銅めっきをエッチング除去する工程まで実施する。次に、亜塩素酸ナトリウム水溶液に半導体素子接続パッド５が形成された帯状配線導体４を浸漬することで帯状配線導体４の表面に黒化処理による針状結晶が形成される。
１ 絶縁基板
１ａ 搭載部
３ ソルダーレジスト層
３ａ スリット状の開口部
４ 帯状配線導体
５ 半導体素子接続パッド
７ 第１の導体層
８ 第２の導体層
１０ 配線基板
Ｓ 半導体素子

Claims (3)

  1. 上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、該絶縁基板の上面に前記搭載部の外周部を前記半導体素子の外周辺に直角な方向に延在するように並設された複数の帯状配線導体と、前記外周部における前記帯状配線導体上に、前記帯状配線導体と同じ幅で突起状に形成された導体層から成る半導体素子接続パッドと、前記絶縁基板の上面に被着されており、前記半導体素子接続パッドを前記帯状配線導体の一部とともに露出させるように前記外周辺に沿う方向に延びるスリット状の開口部を有するソルダーレジスト層とを具備して成る配線基板であって、前記半導体素子接続パッドは、前記帯状配線導体上に側面が露出するように被着された半田濡れ性に劣る第１の導体層と、該第１の導体層上に被着された半田濡れ性に優れる第２の導体層とから成ることを特徴とする配線基板。
  2. 前記第１の導体層がニッケルめっき層であるとともに前記第２の導体層が金めっき層であることを特徴とする請求項１に記載の配線基板。
  3. 少なくとも前記開口部内に露出する前記帯状配線導体の表面に、酸化皮膜が形成されていることを特徴とする請求項１または２に記載の配線基板。
JP2012187676A 2012-06-29 2012-08-28 配線基板 Expired - Fee Related JP5942074B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012187676A JP5942074B2 (ja) 2012-06-29 2012-08-28 配線基板
CN201310244318.XA CN103515348A (zh) 2012-06-29 2013-06-19 布线基板
TW102122118A TW201409624A (zh) 2012-06-29 2013-06-21 配線基板
KR1020130073064A KR20140002511A (ko) 2012-06-29 2013-06-25 배선 기판
US13/929,238 US20140001637A1 (en) 2012-06-29 2013-06-27 Wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012146360 2012-06-29
JP2012146360 2012-06-29
JP2012187676A JP5942074B2 (ja) 2012-06-29 2012-08-28 配線基板

Publications (2)

Publication Number Publication Date
JP2014029972A true JP2014029972A (ja) 2014-02-13
JP5942074B2 JP5942074B2 (ja) 2016-06-29

Family

ID=49777260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012187676A Expired - Fee Related JP5942074B2 (ja) 2012-06-29 2012-08-28 配線基板

Country Status (5)

Country Link
US (1) US20140001637A1 (ja)
JP (1) JP5942074B2 (ja)
KR (1) KR20140002511A (ja)
CN (1) CN103515348A (ja)
TW (1) TW201409624A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161564A (ja) * 2019-03-25 2020-10-01 大口マテリアル株式会社 半導体素子搭載用基板
JP2020167207A (ja) * 2019-03-28 2020-10-08 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
JP2021027073A (ja) * 2019-07-31 2021-02-22 日亜化学工業株式会社 発光装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014110473A1 (de) 2014-07-24 2016-01-28 Osram Opto Semiconductors Gmbh Träger für ein elektrisches Bauelement
TWI641097B (zh) * 2016-08-12 2018-11-11 南茂科技股份有限公司 半導體封裝
KR102493591B1 (ko) * 2018-06-26 2023-01-31 교세라 가부시키가이샤 배선 기판

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964522A (ja) * 1995-08-18 1997-03-07 Sony Corp プリント配線板及びその製造方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2004095923A (ja) * 2002-09-02 2004-03-25 Murata Mfg Co Ltd 実装基板およびこの実装基板を用いた電子デバイス
US8026128B2 (en) * 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964522A (ja) * 1995-08-18 1997-03-07 Sony Corp プリント配線板及びその製造方法
JP2010206169A (ja) * 2009-02-27 2010-09-16 Ibiden Co Ltd プリント配線板の製造方法
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161564A (ja) * 2019-03-25 2020-10-01 大口マテリアル株式会社 半導体素子搭載用基板
JP2020167207A (ja) * 2019-03-28 2020-10-08 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板
JP2021027073A (ja) * 2019-07-31 2021-02-22 日亜化学工業株式会社 発光装置
JP7368696B2 (ja) 2019-07-31 2023-10-25 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
KR20140002511A (ko) 2014-01-08
US20140001637A1 (en) 2014-01-02
CN103515348A (zh) 2014-01-15
JP5942074B2 (ja) 2016-06-29
TW201409624A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
KR101469698B1 (ko) 배선 기판 및 그 제조 방법
JP5942074B2 (ja) 配線基板
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
TW201236530A (en) Printed circuit board and method for manufacturing the same
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2011014644A (ja) 配線基板およびその製造方法
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2010232616A (ja) 半導体装置及び配線基板
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
JP4266717B2 (ja) 半導体装置の製造方法
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2012156453A (ja) 配線基板およびその実装構造体
JP2015195308A (ja) プリント配線板およびその製造方法
JP2013211497A (ja) 部品接合構造
JP5860256B2 (ja) 配線基板
US20150027977A1 (en) Method of manufacturing wiring board
JP2016100352A (ja) プリント配線板およびその製造方法
JP4751121B2 (ja) 配線基板
JP2012256956A (ja) 半導体装置および半導体装置実装体
KR20130036731A (ko) 배선기판 및 그 제조방법
JP7430988B2 (ja) 電子装置
JP2014165482A (ja) 配線基板
JP2023037405A (ja) 配線基板
JP2016039251A (ja) Ｐｏｐ構造体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160322

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

R150 Certificate of patent or registration of utility model

Ref document number: 5942074

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees