TWI641097B - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TWI641097B
TWI641097B TW105125697A TW105125697A TWI641097B TW I641097 B TWI641097 B TW I641097B TW 105125697 A TW105125697 A TW 105125697A TW 105125697 A TW105125697 A TW 105125697A TW I641097 B TWI641097 B TW I641097B
Authority
TW
Taiwan
Prior art keywords
wetting
semiconductor package
bumps
active surface
traces
Prior art date
Application number
TW105125697A
Other languages
English (en)
Other versions
TW201806108A (zh
Inventor
東鴻 黃
翁承誼
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105125697A priority Critical patent/TWI641097B/zh
Priority to CN201611042499.8A priority patent/CN107731700A/zh
Publication of TW201806108A publication Critical patent/TW201806108A/zh
Application granted granted Critical
Publication of TWI641097B publication Critical patent/TWI641097B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/17104—Disposition relative to the bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

一種半導體封裝，包括一第一晶片及一第二晶片。第一晶片包括一第一主動面，其中第一主動面包括一接合區、延伸入接合區的多條走線及配置在這些走線上的多個高潤濕墊，其中這些高潤濕墊配置於這些走線在接合區內的局部區域。第二晶片覆晶地配置於第一晶片的接合區上且包括多個凸塊，其中這些凸塊連接這些走線的這些高潤濕墊，且這些高潤濕墊與這些凸塊之間的潤濕程度分別大於這些走線的其他部分與這些凸塊之間的潤濕程度。

Description

半導體封裝
本發明是有關於一種封裝，且特別是有關於一種半導體封裝。
隨著科技日新月異，積體電路(integrated circuits，IC)元件已廣泛地應用於我們日常生活當中。一般而言，積體電路的生產主要分為三個階段：矽晶圓的製造、積體電路的製作及積體電路的封裝。
在目前的封裝結構中，將一個晶片以覆晶的方式透過凸塊接合於另一晶片或是一晶圓的走線上是一種相當常見的封裝型態。一般來說，上述走線的材質會選用具備穩定性高、延展性佳與濕潤性(wetting)良好的材質，例如是金，以良率、生產效率、線徑微細化以及與凸塊之間的接合上有良好的表現。然而，若走線的濕潤性太好，凸塊在與走線迴焊接合時，可能會沿著走線流動而塌陷，造成相當高的封裝失敗率。
本發明提供一種半導體封裝，它的其中一個晶片的凸塊能夠與另一個晶片的走線良好地接合且仍具有一定的高度。
本發明的一種半導體封裝，包括一第一晶片及一第二晶片。第一晶片包括一第一主動面，其中第一主動面包括一接合區、延伸入接合區的多條走線及配置在這些走線上的多個高潤濕墊，其中這些高潤濕墊配置於這些走線在接合區內的局部區域。第二晶片覆晶地配置於第一晶片的接合區上且包括多個凸塊，其中這些凸塊連接這些走線的這些高潤濕墊，且這些高潤濕墊與這些凸塊之間的潤濕程度分別大於這些走線的其他部分與這些凸塊之間的潤濕程度。
在本發明的一實施例中，上述的這些凸塊投影到第一主動面上的區域位在這些高潤濕墊在第一主動面上的區域內。
在本發明的一實施例中，上述的各高潤濕墊的寬度等於走線的寬度。
在本發明的一實施例中，上述的各高潤濕墊的最大長度大於各凸塊投影到第一主動面上的直徑。
在本發明的一實施例中，上述的各凸塊投影到第一主動面上的直徑小於或等於走線的寬度。
在本發明的一實施例中，上述的這些高潤濕墊在第一主動面上的面積與這些凸塊投影到第一主動面上的面積的比值介於1至1.5之間。
在本發明的一實施例中，上述的這些高潤濕墊的材料包括金或是有機保焊劑(Organic Solderability Preservatives，OSP)。
在本發明的一實施例中，上述的這些走線在未被這些高潤濕墊覆蓋的部分的材料包括鎳、鋁、銅、鈦、錫或銀錫合金。
在本發明的一實施例中，上述的半導體封裝更包括一保護層，配置於第一主動面上且覆蓋部分的這些走線。
在本發明的一實施例中，上述的半導體封裝更包括一晶圓，包括陣列排列的多個第一晶片，半導體封裝包括多個第二晶片，這些第二晶片分別覆晶地配置在晶圓的這些第一晶片上。
基於上述，本發明的半導體封裝藉由將第一晶片在接合區內的走線的局部區域配置高潤濕墊，第二晶片透過凸塊接合於第一晶片的高潤濕墊，且這些高潤濕墊與這些凸塊之間的潤濕程度分別大於這些走線的其他部分與這些凸塊之間的潤濕程度的設計，可有效確保凸塊與走線接合時會維持在高濕潤墊的範圍之內，以避免凸塊過於塌陷，而影響半導體封裝的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是依照本發明的一實施例的一種半導體封裝的示意圖。請先參閱圖1A，圖1A繪示了尚未切割的多個半導體封裝10，位於下方的一晶圓100包括陣列排列的多個第一晶片110，多個第二晶片200分別覆晶地配置在晶圓100的這些第一晶片110上。
圖1B是沿圖1A的A-A線段的剖面示意圖。圖2是圖1A的其中一個半導體封裝的放大俯視示意圖。需說明的是，在圖2中特意隱藏第二晶片200與位於第一晶片100與第二晶片200之間的封裝膠體，以露出凸塊210與走線116之間的相對位置。請參閱圖1B至圖2，本實施例的半導體封裝10包括第一晶片110及第二晶片200。如圖2所示，第一晶片110包括一第一主動面112，其中第一主動面112包括一接合區114、延伸入接合區114的多條走線116及配置在這些走線116上的多個高潤濕墊118，其中這些高潤濕墊118配置於這些走線116在接合區114內的局部區域。如圖1B所示，第二晶片200覆晶地配置於第一晶片110的接合區114上，銲球20配置在第一晶片110上且圍繞第二晶片200，在本實施例中，銲球20高度大於第二晶片200的晶背與第一晶片110之間的距離。第二晶片200包括多個凸塊210，其中這些凸塊210連接這些走線116的這些高潤濕墊118。
在本實施例中，這些高潤濕墊118與這些凸塊210之間的潤濕程度分別大於這些走線116的其他部分與這些凸塊210之間的潤濕程度。高潤濕墊118的材料包括金或是有機保焊劑(Organic Solderability Preservatives，OSP)。這些走線116在未被這些高潤濕墊118覆蓋的部分的材料包括鎳、鋁、銅、鈦、錫或銀錫合金。當然，高潤濕墊118與走線116在未被這些高潤濕墊118覆蓋的部分的材料並不以上述為限制，只要高潤濕墊118所選用的材料的濕潤性大於走線116在未被這些高潤濕墊118覆蓋的部分所選用的材料的濕潤性即可。
在本實施例的半導體封裝10中，特意在走線116上欲使凸塊210接合的區域配置高潤濕墊118，走線116在未被這些高潤濕墊118覆蓋的部分的材料則選用濕潤性較低的材料。如此一來，當第二晶片200的凸塊210在與第一晶片110的走線116迴焊接合時，第二晶片200的凸塊210受熱熔融變形的範圍會被侷限在高潤濕墊118內，熔融的凸塊210便不會因為整條走線116的濕潤性太好，沿著走線116外流而過於坍塌，造成封裝的失敗。
下面將更詳細的界定出在本實施例的半導體封裝10中高濕潤墊118配置在走線116的部位以及高濕潤墊118與凸塊210之間的相對位置。圖3是圖2的局部放大示意圖。圖4是圖3的B區塊的放大示意圖。請參閱圖3與圖4，在本實施例中，這些凸塊210投影到第一主動面112(標示於圖2)上的區域位在這些高潤濕墊118在第一主動面112上的區域內。如圖4所示，高潤濕墊118的寬度等於走線116的寬度，高潤濕墊118的長度L、L1略大於或等於凸塊210投影到第一主動面112上的直徑D。各凸塊210投影到第一主動面112上的直徑D小於或等於走線116的寬度W。也就是說，高潤濕墊118在第一主動面112上的面積會略大於或等於凸塊210投影到第一主動面112上的面積。更明確地說，高潤濕墊118在第一主動面112上的面積與凸塊210投影到第一主動面112上的面積的比值介於1至1.5之間。
在本實施例中，走線116的寬度W約為50微米，凸塊210投影到第一主動面122上的直徑D約為50微米，最左方的高潤濕墊118的長度L約為60微米，位於圖4的左方的二個高潤濕墊118的長度L1約為70微米。當然，上面的數值僅是其中一個實施例，走線116的寬度W、凸塊210投影到第一主動面112上的直徑D、高潤濕墊118的長度L、L1的數值並不以上述為限制。
本發明的半導體封裝10藉由將高潤濕墊118配置於走線116在接合區114內靠近凸塊210的區域，凸塊210投影到第一主動面112上的區域位在高潤濕墊118在第一主動面112上的區域內，且高潤濕墊118在第一主動面112上的面積與凸塊210投影到第一主動面112上的面積的比值介於1至1.5之間，以透過高潤濕墊118來界定出凸塊210在迴焊過程中可以流動的範圍，以避免凸塊210過於塌陷而高度不足，進而導致封裝失敗。
值得一提的是，雖然在本實施例中，第一晶片110的走線116是外露的，但在一未繪示的實施例中，半導體封裝10也可以包括一保護層，配置於第一主動面112上，以覆蓋住部分的走線116，以降低走線116氧化的機率。
綜上所述，本發明的半導體封裝可以應用於晶片堆疊於晶片的封裝(Chip on Chip package，CoC package)或是晶片堆疊於晶圓的封裝(Chip on Wafer package，CoW package)。本發明的半導體封裝藉由將第一晶片在接合區內的走線的局部區域配置高潤濕墊，第二晶片透過凸塊接合於第一晶片的高潤濕墊，且這些高潤濕墊與這些凸塊之間的潤濕程度分別大於這些走線的其他部分與這些凸塊之間的潤濕程度的設計，可有效確保凸塊與走線接合時會維持在高濕潤墊的範圍之內，以避免凸塊過於塌陷，而影響半導體封裝的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
D‧‧‧直徑
L、L1、L2‧‧‧長度
W‧‧‧寬度
10‧‧‧半導體封裝
20‧‧‧銲球
100‧‧‧晶圓
110‧‧‧第一晶片
112‧‧‧第一主動面
114‧‧‧接合區
116‧‧‧走線
118‧‧‧高潤濕墊
200‧‧‧第二晶片
210‧‧‧凸塊
圖1A是依照本發明的一實施例的一種半導體封裝的示意圖。 圖1B是沿圖1A的A-A線段的剖面示意圖。 圖2是圖1A的半導體封裝的其中一個半導體封裝的放大俯視示意圖。 圖3是圖2的局部放大示意圖。 圖4是圖3的B區塊的放大示意圖。

Claims (9)

  1. 一種半導體封裝，包括：一第一晶片，包括一第一主動面，其中該第一主動面包括一接合區、延伸入該接合區的多條走線及配置在該些走線上的多個高潤濕(wetting)墊，其中該些高潤濕墊配置於該些走線在該接合區內的局部區域；以及一第二晶片，覆晶地配置於該第一晶片的該接合區上且包括多個凸塊，其中該些凸塊連接該些走線的該些高潤濕墊，且該些高潤濕墊與該些凸塊之間的潤濕(wetting)程度分別大於該些走線的其他部分與該些凸塊之間的潤濕程度，其中各該高潤濕墊的寬度等於該走線的寬度。
  2. 如申請專利範圍第1項所述的半導體封裝，其中該些凸塊投影到該第一主動面上的區域位在該些高潤濕在該第一主動面上的區域內。
  3. 如申請專利範圍第1項所述的半導體封裝，其中各該高潤濕墊的最大長度大於各該凸塊投影到該第一主動面上的直徑。
  4. 如申請專利範圍第1項所述的半導體封裝，其中各該凸塊投影到該第一主動面上的直徑小於或等於該走線的寬度。
  5. 如申請專利範圍第1項所述的半導體封裝，其中該些高潤濕墊在該第一主動面上的面積與該些凸塊投影到該第一主動面上的面積的比值介於1至1.5之間。
  6. 如申請專利範圍第1項所述的半導體封裝，其中該些高潤濕墊的材料包括金或是有機保焊劑(Organic Solderability Preservatives，OSP)。
  7. 如申請專利範圍第1項所述的半導體封裝，其中該些走線在未被該些高潤濕墊覆蓋的部分的材料包括鎳、鋁、銅、鈦、錫或銀錫合金。
  8. 如申請專利範圍第1項所述的半導體封裝，更包括：一保護層，配置於該第一主動面上且覆蓋部分的該些走線。
  9. 如申請專利範圍第1項所述的半導體封裝，更包括：一晶圓，包括陣列排列的多個該第一晶片，該半導體封裝包括多個該第二晶片，該些第二晶片分別覆晶地配置在該晶圓的該些第一晶片上。
TW105125697A 2016-08-12 2016-08-12 半導體封裝 TWI641097B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105125697A TWI641097B (zh) 2016-08-12 2016-08-12 半導體封裝
CN201611042499.8A CN107731700A (zh) 2016-08-12 2016-11-24 半导体封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105125697A TWI641097B (zh) 2016-08-12 2016-08-12 半導體封裝

Publications (2)

Publication Number Publication Date
TW201806108A TW201806108A (zh) 2018-02-16
TWI641097B true TWI641097B (zh) 2018-11-11

Family

ID=61201561

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105125697A TWI641097B (zh) 2016-08-12 2016-08-12 半導體封裝

Country Status (2)

Country Link
CN (1) CN107731700A (zh)
TW (1) TWI641097B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278264A1 (en) * 2008-05-12 2009-11-12 Topacio Roden R Semiconductor Chip Bump Connection Apparatus and Method
TW201218344A (en) * 2010-10-21 2012-05-01 Taiwan Semiconductor Mfg Device and method of manufacturing low stress chip package array
TW201225193A (en) * 2010-11-16 2012-06-16 Stats Chippac Ltd Semiconductor device and method of forming flipchip interconnect structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8574959B2 (en) * 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
JP5942074B2 (ja) * 2012-06-29 2016-06-29 京セラ株式会社 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090278264A1 (en) * 2008-05-12 2009-11-12 Topacio Roden R Semiconductor Chip Bump Connection Apparatus and Method
TW201218344A (en) * 2010-10-21 2012-05-01 Taiwan Semiconductor Mfg Device and method of manufacturing low stress chip package array
TW201225193A (en) * 2010-11-16 2012-06-16 Stats Chippac Ltd Semiconductor device and method of forming flipchip interconnect structure

Also Published As

Publication number Publication date
TW201806108A (zh) 2018-02-16
CN107731700A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
US7382049B2 (en) Chip package and bump connecting structure thereof
US20210118804A1 (en) Package structure with bump
US10242956B1 (en) Semiconductor device with metal dam and fabricating method
TWI224849B (en) Quad flat flip chip package and lead frame
US20070230153A1 (en) Semiconductor Device
US7692297B2 (en) Semiconductor device, semiconductor device module and method of manufacturing the semiconductor device
US20070164447A1 (en) Semiconductor package and fabricating method thereof
JP2008166438A (ja) 半導体装置およびその製造方法
TWI529882B (zh) 封裝組件及凸塊在導線上的互連結構
JP2005129955A (ja) 超薄型フリップチップパッケージの製造方法
JPWO2015198836A1 (ja) 半導体装置およびその製造方法
TWI574365B (zh) 積體電路結構及其製造方法
JP6586952B2 (ja) 半導体装置およびその製造方法
TW201642422A (zh) 覆晶封裝結構與晶片
JP2009218576A (ja) Ｍｃｍパッケージ
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
US11139282B2 (en) Semiconductor package structure and method for manufacturing the same
US20020095784A1 (en) Bumping process for chip scale packaging
JP2009218233A (ja) 半導体装置及びその製造方法
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
TWI252572B (en) Package structure
TWI641097B (zh) 半導體封裝
JP6544354B2 (ja) 半導体装置の製造方法
TW202133370A (zh) 覆晶接合結構及其線路基板
TWI225700B (en) Quad flat flip chip package and lead frame