JP3826414B2 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
JP3826414B2
JP3826414B2 JP21066895A JP21066895A JP3826414B2 JP 3826414 B2 JP3826414 B2 JP 3826414B2 JP 21066895 A JP21066895 A JP 21066895A JP 21066895 A JP21066895 A JP 21066895A JP 3826414 B2 JP3826414 B2 JP 3826414B2
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
layer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21066895A
Other languages
English (en)
Other versions
JPH0964522A (ja
Inventor
喜夫 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP21066895A priority Critical patent/JP3826414B2/ja
Publication of JPH0964522A publication Critical patent/JPH0964522A/ja
Application granted granted Critical
Publication of JP3826414B2 publication Critical patent/JP3826414B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3473Plating of solder

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント配線板の製造方法に関する。詳しくは、フリップチップ方式に対応するプリント配線板のはんだバンプよりも下層に、はんだよりも貴な金属よりなる保護層を形成することにより、製造歩留りを良好とし、特性も良好としようとするプリント配線板の製造方法に係るものである。
【0002】
【従来の技術】
各種プリント配線板においては、面実装技術の急速な発展により、高密度実装が進められている。そこで、ICパッケージの小型化等が進められているものの、現在以上の高密度実装化は難しい。これに対し、近年においては、ICチップをICパッケージから出して直接プリント配線板に実装する、いわゆるベア・チップ実装が検討されている。
【0003】
そして、上記のベア・チップ実装を行う方法としては、例えば、フリップチップ方式が挙げられる。上記フリップチップ方式においては、例えばICチップ等の端子部上にはんだにより形成される例えば球状のはんだバンプを形成しておき、プリント配線板の配線回路パターンのランド部の上にもはんだバンプを形成しておく。そして、上記プリント配線板のはんだバンプ上に、ICチップのはんだバンプが載置されるようにしてプリント配線板上にICチップを直接搭載する。さらに、この状態でプリント配線板のはんだバンプとICチップのはんだバンプを溶融固化させることによりランド部と端子部間を電気的に接続し、配線回路パターンとICチップを電気的に接続してプリント配線板にICチップを実装するものである。
【0004】
なお、近年では、ICチップ等のはんだバンプを比較的高融点のはんだにより形成し、プリント配線板のはんだバンプを比較的低融点のはんだにより形成し、プリント配線板のはんだバンプのみを溶融固化させてプリント配線板にICチップを実装するようになってきている。
【0005】
【発明が解決しようとする課題】
ところで、プリント配線板にはんだバンプを形成する方法としては、通常、無電解めっきが使用される。すなわち、絶縁基板の配線回路パターンのランド部の所定部分以外の部分をソルダーレジスト等によりマスキングした状態で、この絶縁基板を無電解はんだめっき液中に浸漬させる。そして、ソルダーレジストにより覆われていないランド部の銅を無電解はんだめっき液中の鉛と錫が上面から置換し、ランド部上にはんだ層を積層し、はんだバンプを形成する。
【0006】
しかしながら、このような方法によりはんだバンプを形成すると、ランド部の銅の一部を置換してはんだバンプを形成することとなるため、置換が進みすぎてランド部の銅を厚さ方向に全部置換してしまう可能性があり、プリント配線板の特性の低下を招くと共に製造歩留りの低下も招いてしまう。
【0007】
さらに、このようにランド部の銅を無電解めっきによりはんだに置換してはんだバンプを形成すると、ランド部の厚さによりはんだバンプの高さが左右されるため、はんだバンプの高さに限界があり、はんだバンプとしては5μm程度の高さのものしか形成できない。
【0008】
また、最近では、ファインピッチの部品を実装する傾向にあり、プリント配線板の全体の高さを精度良く規制することが望まれている。このとき、上述のようにプリント配線板のはんだバンプのみを溶融硬化させてプリント配線板にICチップを実装しようとすると、はんだバンプの高さ精度によってプリント配線板全体の高さ精度が大きく左右されるため、はんだバンプの高さ精度を確保する必要がある。しかしながら、上記のような方法ではんだバンプを形成すると、はんだバンプの高さを精度良好に規制することは難しく、製造歩留りの低下を招いてしまう。
【0009】
そこで本発明は、従来の実情に鑑みて提案されたものであり、製造歩留りが良好で、特性も良好なプリント配線板の製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上述の課題を解決するために、本発明のプリント配線板の製造方法としては、絶縁基板上にランド部を有する配線回路パターンを形成する工程と、ランド部上にはんだよりも貴な金属よりなる保護層を形成する工程と、保護層上にはんだよりも卑な金属よりなる被置換層を後工程において形成するはんだバンプの高さに対応する厚さで形成する工程と、被置換層形成部分に無電解めっきを行い、被置換層全部をはんだにより置換し、はんだバンプを形成する工程を有するものが挙げられる。
【0011】
なお、この場合、保護層,被置換層が無電解めっきにより形成されることが好ましい。
【0012】
すなわち、本発明のプリント配線板の製造方法においては、ランド部上にはんだよりも貴な金属よりなる保護層を形成し、その上にはんだよりも卑な金属よりなる被置換層を形成し、この被置換層を無電解めっきではんだにより置換してはんだバンプを形成するようにしていることから、はんだによる置換は、はんだよりも卑な金属よりなる被置換層に対してしか行われず、はんだよりも貴な金属よりなる保護層までは行われず、その下層となるランド部を損傷することはない。
【0013】
また、被置換層の厚さを、例えば、被置換層をはんだにより置換した場合に所定の高さのはんだバンプが形成される、はんだバンプの高さに対応する厚さとし、被置換層全部を置換すれば、高さが精度良好に規制されたはんだバンプが保護層上に直接形成されることとなる。
【0014】
【発明の実施の形態】
以下、本発明の具体的な実施の形態について図面を参照しながら詳細に説明する。
【0015】
図1に示すように、本発明のプリント配線板の製造方法により製造されるプリント配線板7は、絶縁基板1の一主面1a上にランド部2aを有する配線回路パターン2が形成され、ランド部2aの所定の位置に保護層3が形成され、その上にはんだバンプ4が形成されてなるものである。なお、ここでは、はんだバンプ4として上面4aが平坦面とされているものを示す。また、上記保護層3の下層には下地層5が形成されており、配線回路パターン2のランド部2a以外の後述の製造方法中の無電解はんだめっき工程においてはんだによる置換の必要のない部分を覆うようにしてソルダーレジスト層6が形成されている。
【0016】
上記保護層3は、はんだよりも貴な金属により構成されるものであり、このような金属としては、例えば金やパラジウム等の貴金属類が挙げられる。上記保護層3は後述の製造方法中の無電解はんだめっき工程においてランド部を無電解はんだめっきから保護するものである。また、下地層5は保護層3とランド部2a間の密着を安定して行わせるために配されるものであり、配線回路パターン2が通常、銅箔よりなることから、下地層5はニッケル等よりなることが好ましい。
【0017】
このようなプリント配線板7にICチップ等の素子を実装する場合には、図2に示すように、プリント配線板のはんだバンプ4上にICチップ8に形成されたはんだバンプ9が載置されるようにプリント配線板7上にICチップ8を載置する。
【0018】
そして、これらプリント配線板7とICチップ8に対してリフローを行い、プリント配線板7のはんだバンプ4のみを溶融固化させて、図3に示すようにICチップ8のはんだバンプ9をはんだ10により固定するとともに、このはんだバンプ9とランド部2aを保護層3,下地層5を介して電気的に接続し、ICチップ8の図示しない端子と配線回路パターン2を電気的に接続してプリント配線板7上にICチップ8を実装する。なお、上記のようにプリント配線板7にICチップ8を載置する前に、はんだバンプ4内を純粋な金属のみとするフュージングをリフローを行って実施することが好ましい。
【0019】
次に、本発明のプリント配線板の製造方法について述べる。先ず、図4に示すような、一主面1aにランド部2aを有する配線回路パターン2の形成される絶縁基板1を用意する。このとき、絶縁基板1としては、通常この種のプリント配線板において使用されるものが使用可能であるが、後工程において使用されるめっき液に対して耐性を有するものでなければならない。
【0020】
そして、図4中に示すように、上記絶縁基板1の配線回路パターン2のランド部2a以外の無電解はんだめっきを必要としない部分に対してソルダーレジスト層6を積層形成する。このとき、ソルダーレジスト層6も通常この種のプリント配線板において使用されるソルダーレジストにより構成すれば良いが、後工程において使用されるめっき液に対して耐性を有するものであることが好ましい。
【0021】
続いて、図4中に示すように、ソルダーレジスト層6の積層されていないランド部2a上に下地層5を形成する。この下地層5は、上述のように、後工程において形成されるはんだより貴な金属、例えば金,パラジウム等の貴金属等よりなる保護層と、通常銅箔等により構成されるランド部2aとの安定した密着性を確保するために形成するものであり、ニッケル等により構成すれば良い。なお、この下地層5の形成方法としては、無電解めっきや、形成部分への配線が可能であれば電解めっき等が挙げられ、3〜5μm程度の厚さに形成することが好ましい。なお、無電解めっきによればニッケルが安定して析出することから好ましい。
【0022】
次いで、図4中に示すように、下地層5上に後工程の無電解はんだめっきの際にランド部2aを保護する保護層3を形成する。この保護層3ははんだよりも貴な金属、例えば金,パラジウム等の貴金属等よりなるものであり、金,パラジウムを使用すれば量産性が良好となることから好ましい。また、この保護層3の形成方法としては、無電解めっきや、形成部分への配線が可能であれば電解めっき、または無電解めっき等が挙げられる。さらに、上記保護層3の膜厚は0.03〜1.0μm程度とすることが好ましく、0.03μmよりも薄いと、無電解はんだめっきの際にランド部2aを保護する効果が弱く、1.0μmよりも厚いと製造コストが高価となり好ましくない。
【0023】
さらに、図5に示すように、保護層3上にはんだより卑な金属よりなる被置換層11を形成する。この被置換層11は後工程においてはんだに置換されるものであり、例えば銅等により構成するようにすれば良い。また、この被置換層11の形成方法としては、無電解めっきや、形成部分への配線が可能であれば電解めっき等が挙げられる。例えば無電解めっきにより銅よりなる被置換層11を形成するようにすると、保護層3が無電解銅めっきの触媒として機能し、無電解銅めっきの活性化工程を行うことなく、直接めっきを行うことが可能である。なお、無電解銅めっき液としては、例えば上村工業社製 スルカップELC−SP(商品名)等が挙げられる。
【0024】
続いて、被置換層11形成位置に対して無電解はんだめっきを行い、ポーラスで完全に析出させた被置換層11全部をはんだに置換し、図6に示すように、保護層3上にはんだバンプ4を形成し、プリント配線板を完成する。なお、このとき、無電解はんだめっき液としては、上村工業社製のビームソルダーPC41(商品名)等を使用すれば良い。
【0025】
このとき、本発明のプリント配線板の製造方法においては、はんだよりも貴な金属よりなる保護層3上にはんだよりも卑な金属よりなる被置換層11を形成し、この被置換層11を無電解はんだめっきではんだにより置換してはんだバンプ4を形成することとなるため、はんだよりも卑な金属よりなる被置換層11のみが、はんだにより置換され、はんだよりも貴な金属よりなる保護層3は置換されない。従って、保護層3よりも下層のランド部2aを損傷することはない。
【0026】
また、被置換層11の厚さを、例えば、はんだにより置換した場合に所定の高さのはんだバンプが形成される、はんだバンプ4の高さに対応する厚さとし、被置換層11全部をはんだにより置換すれば、高さが精度良好に規制されたはんだバンプ4が保護層3上に直接形成されることとなり、各はんだバンプ4の高さが均一となる。なお、このとき±3μm程度の制御が可能であり、被置換層11の厚さに応じてはんだバンプ4が形成されることから高さ30μm以上のはんだバンプ4の形成も可能である。
【0027】
さらにまた、本発明のプリント配線板の製造方法においては、はんだバンプ4を一度に大量に形成することが可能であり、この際に特殊な冶具等も必要とせず、被置換層11の形状を規定することによりどのような形状のはんだバンプ4も形成可能である。
【0028】
従って、本発明のプリント配線板の製造方法においては、ランド部2aを損傷することなく、高さが精度良好に規制されたはんだバンプ4が形成されるため、製造歩留りが良好となり、特性も良好なものとすることができる。
【0029】
【発明の効果】
以上の説明からも明らかなように、本発明のプリント配線板の製造方法においては、ランド部上にはんだよりも貴な金属よりなる保護層を形成し、その上にはんだよりも卑な金属よりなる被置換層を形成し、この被置換層を無電解めっきではんだにより置換してはんだバンプを形成するようにしていることから、はんだによる置換は、はんだよりも卑な金属よりなる被置換層に対してしか行われず、はんだよりも貴な金属よりなる保護層までは行われず、その下層となるランド部を損傷することはなく、製造歩留りが良好となり、特性も良好なものとすることができる。
【0030】
また、被置換層の厚さをはんだバンプの高さに対応する厚さとし、被置換層全部を置換するので、高さが精度良好に規制されたはんだバンプが保護層上に直接形成されることとなる。従って、これらのことからも本発明のプリント配線板の製造方法においては、製造歩留り良好なものとすることができる。
【図面の簡単な説明】
【図1】 本発明を適用したプリント配線板の製造方法により製造されるプリント配線板を示す要部概略断面図である。
【図2】 本発明を適用したプリント配線板の製造方法により製造されるプリント配線板上にICチップを載置した状態を示す要部概略断面図である。
【図3】 本発明を適用したプリント配線板の製造方法により製造されるプリント配線板上にICチップを実装した状態を示す要部概略断面図である。
【図4】 本発明を適用したプリント配線板の製造方法を工程順に示すものであり、絶縁基板を用意し、この上に下地層と保護層を形成する工程を示す要部拡大断面図である。
【図5】 本発明を適用したプリント配線板の製造方法を工程順に示すものであり、保護層上に被置換層を形成する工程を示す要部拡大断面図である。
【図6】 本発明を適用したプリント配線板の製造方法を工程順に示すものであり、保護層上にはんだバンプを形成する工程を示す要部拡大断面図である。
【符号の説明】
1 絶縁基板
2 配線回路パターン
2a ランド部
3保護層
4 はんだバンプ
11 被置換層

Claims (2)

  1. 絶縁基板上にランド部を有する配線回路パターンを形成する工程と、
    ランド部上にはんだよりも貴な金属よりなる保護層を形成する工程と、
    保護層上にはんだよりも卑な金属よりなる被置換層を、後工程において形成するはんだバンプの高さに対応する厚さで形成する工程と、
    被置換層形成部分に無電解めっきを行い、被置換層全部をはんだにより置換し、はんだバンプを形成する工程を有するプリント配線板の製造方法。
  2. 上記保護層は、金あるいはパラジウムであり、被置換層は、銅であることを特徴とする請求項記載のプリント配線板の製造方法。
JP21066895A 1995-08-18 1995-08-18 プリント配線板の製造方法 Expired - Lifetime JP3826414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21066895A JP3826414B2 (ja) 1995-08-18 1995-08-18 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21066895A JP3826414B2 (ja) 1995-08-18 1995-08-18 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JPH0964522A JPH0964522A (ja) 1997-03-07
JP3826414B2 true JP3826414B2 (ja) 2006-09-27

Family

ID=16593140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21066895A Expired - Lifetime JP3826414B2 (ja) 1995-08-18 1995-08-18 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP3826414B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5942074B2 (ja) * 2012-06-29 2016-06-29 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JPH0964522A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
US5361491A (en) Process for producing an IC-mounting flexible circuit board
CN100390951C (zh) 电子部件安装基板的制造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JP2002524857A (ja) バイアプラグアダプター
JP2001257453A (ja) 配線基板、半導体装置及びそれらの製造方法
CN1980530A (zh) 电路板导电凸块结构的制法
US6148512A (en) Method for attaching an electronic device
US6555758B1 (en) Multiple blank for electronic components such as SAW components, and method of building up bumps, solder frames, spacers and the like
JP3779478B2 (ja) 中継基板及びその製造方法
JP3826414B2 (ja) プリント配線板の製造方法
JP2009212160A (ja) 配線基板およびその製造方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
US5024734A (en) Solder pad/circuit trace interface and a method for generating the same
JP4326410B2 (ja) 回路基板の製造方法
JPH0529363A (ja) 配線基板
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JPH05144821A (ja) 半導体装置
JP3967989B2 (ja) 半田バンプ付き配線基板の製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法
JPH0766318A (ja) 半導体装置
JP3468876B2 (ja) プリント配線板およびその製造方法
JPH08316605A (ja) ボールグリッドアレイ実装方式
KR19990025707A (ko) 칩 스케일 패키지 및 그 제조방법
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JPH01238132A (ja) 半田接続用電極及び半田接続用電極の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060626

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4