JPH0766318A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0766318A JPH0766318A JP21258293A JP21258293A JPH0766318A JP H0766318 A JPH0766318 A JP H0766318A JP 21258293 A JP21258293 A JP 21258293A JP 21258293 A JP21258293 A JP 21258293A JP H0766318 A JPH0766318 A JP H0766318A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bump
- resin
- bumps
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の実装の際に、半導体装置に加え
られる各種ストレスを可及的に減少し得るバンプを具備
する半導体装置を提供する。 【構成】 樹脂製基板１０の基板面に設けられた導体パ
ターン１２、１２・・と、外部の回路基板等との接続
が、導体パターン１２、１２・・に設けられた低融点金
属から成るバンプによってなされる半導体装置におい
て、該基板面から柱状に突出した、樹脂製のバンプ基部
１４の表面を被覆する、導体パターン１２、１２・・か
ら延出された導体層１６の表面が、バンプ基部１４を形
成する樹脂の融点又は分解温度よりも低温で溶融する金
属層１８によって被覆されて成るバンプが、樹脂製基板
１０に形成されていることを特徴とする。
られる各種ストレスを可及的に減少し得るバンプを具備
する半導体装置を提供する。 【構成】 樹脂製基板１０の基板面に設けられた導体パ
ターン１２、１２・・と、外部の回路基板等との接続
が、導体パターン１２、１２・・に設けられた低融点金
属から成るバンプによってなされる半導体装置におい
て、該基板面から柱状に突出した、樹脂製のバンプ基部
１４の表面を被覆する、導体パターン１２、１２・・か
ら延出された導体層１６の表面が、バンプ基部１４を形
成する樹脂の融点又は分解温度よりも低温で溶融する金
属層１８によって被覆されて成るバンプが、樹脂製基板
１０に形成されていることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、更に
詳細には、基板面に設けられた導体パターンと、前記基
板上に搭載された半導体チップ及び／又は外部の回路基
板等との接続が、前記導体パターンに設けられた低融点
金属から成るバンプによってなされる半導体装置に関す
る。
詳細には、基板面に設けられた導体パターンと、前記基
板上に搭載された半導体チップ及び／又は外部の回路基
板等との接続が、前記導体パターンに設けられた低融点
金属から成るバンプによってなされる半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置には、図３に示す如く、樹脂
基板１００の上面に搭載された半導体チップ１０２と、
樹脂基板１００上面に形成された導体パターン１０４、
１０４・・とがワイヤボンディングされ、且つ樹脂基板
１００の裏面に形成された導体パターン１０４、１０４
・・に、半球状のはんだボールから成るはんだバンプ１
１２、１１２・・が設けられた半導体装置がある。図３
に示す半導体装置においては、樹脂基板１００上面に形
成された導体パターン１０４、１０４・・と樹脂基板１
００の裏面に形成された導体パターン１０４、１０４・
・とは、スルーホール１０６の内壁面に形成された導体
層によって接続される。また、導体パターン１０４、１
０４・・のボンディングエリヤ及びバンプ１１２、１１
２・・を除き、導体パターン１０４、１０４・・及びス
ルーホール１０６は、導体パターン１０４、１０４・・
間等の絶縁性を確保すべく、絶縁性レジスト層１１３に
よって覆われ又は充填されている。この様な樹脂基板１
００上に搭載された半導体チップ１０２は、封止樹脂１
１０によって封止されて半導体装置を形成する。
基板１００の上面に搭載された半導体チップ１０２と、
樹脂基板１００上面に形成された導体パターン１０４、
１０４・・とがワイヤボンディングされ、且つ樹脂基板
１００の裏面に形成された導体パターン１０４、１０４
・・に、半球状のはんだボールから成るはんだバンプ１
１２、１１２・・が設けられた半導体装置がある。図３
に示す半導体装置においては、樹脂基板１００上面に形
成された導体パターン１０４、１０４・・と樹脂基板１
００の裏面に形成された導体パターン１０４、１０４・
・とは、スルーホール１０６の内壁面に形成された導体
層によって接続される。また、導体パターン１０４、１
０４・・のボンディングエリヤ及びバンプ１１２、１１
２・・を除き、導体パターン１０４、１０４・・及びス
ルーホール１０６は、導体パターン１０４、１０４・・
間等の絶縁性を確保すべく、絶縁性レジスト層１１３に
よって覆われ又は充填されている。この様な樹脂基板１
００上に搭載された半導体チップ１０２は、封止樹脂１
１０によって封止されて半導体装置を形成する。
【０００３】
【発明が解決しようとする課題】図３に示す半導体装置
は、この半導体装置を回路基板等に実装する際に、半導
体装置を回路基板等の所定位置に位置決めした後、はん
だバンプ１１２、１１２・・に熱を加えてはんだボール
を溶融してから冷却し固化させることによって、回路基
板等と半導体装置との端子同士をはんだ融着することが
できる。更に、半球状のはんだボールから成るはんだバ
ンプ１１２、１１２・・は、セルフアライメント機能を
有するため、半導体装置の位置決め等に多少の誤差があ
っても位置修正を行うこともできる。しかしながら、は
んだバンプ１１２、１１２・・を形成するはんだボール
の溶融は、半導体チップ１０２等が封止樹脂１１０によ
って封止された後に行われるため、半導体装置に対する
熱履歴に因る熱ストレスが発生する。また、はんだバン
プ１１２は、所定の大きさのはんだボールを所定位置に
載置して形成されるため、はんだバンプ１１２、１１２
・・の各々の高さを揃えることは困難である。このた
め、半導体装置の実装の際に、はんだバンプ１１２、１
１２・・の各先端が実装する回路基板の所定箇所に当接
するように、半導体装置を押圧することに起因するスト
レスが加えられることがある。この様な各種ストレスが
加えられた半導体装置には、内部歪みが蓄積されること
によって、半導体装置又は構成部材の破損等を惹起する
おそれがある。
は、この半導体装置を回路基板等に実装する際に、半導
体装置を回路基板等の所定位置に位置決めした後、はん
だバンプ１１２、１１２・・に熱を加えてはんだボール
を溶融してから冷却し固化させることによって、回路基
板等と半導体装置との端子同士をはんだ融着することが
できる。更に、半球状のはんだボールから成るはんだバ
ンプ１１２、１１２・・は、セルフアライメント機能を
有するため、半導体装置の位置決め等に多少の誤差があ
っても位置修正を行うこともできる。しかしながら、は
んだバンプ１１２、１１２・・を形成するはんだボール
の溶融は、半導体チップ１０２等が封止樹脂１１０によ
って封止された後に行われるため、半導体装置に対する
熱履歴に因る熱ストレスが発生する。また、はんだバン
プ１１２は、所定の大きさのはんだボールを所定位置に
載置して形成されるため、はんだバンプ１１２、１１２
・・の各々の高さを揃えることは困難である。このた
め、半導体装置の実装の際に、はんだバンプ１１２、１
１２・・の各先端が実装する回路基板の所定箇所に当接
するように、半導体装置を押圧することに起因するスト
レスが加えられることがある。この様な各種ストレスが
加えられた半導体装置には、内部歪みが蓄積されること
によって、半導体装置又は構成部材の破損等を惹起する
おそれがある。
【０００４】一方、バンプによる半導体装置の実装は、
実装効率を向上することができるため、半導体装置に加
えられる各種ストレスを可及的に減少し得るバンプ形成
が望まれている。また、半導体チップの実装効率の向上
のため、半導体チップと基板面に設けられた導体パター
ンとの接続がワイヤボンディング方式からフリップチッ
プ方式に変換されつつある。かかるフリップチップ方式
においても、半導体チップに加えられる各種ストレスを
減少し得るバンプ形成が望まれている。そこで、本発明
の目的は、半導体チップ又は半導体装置の実装の際に、
半導体チップ又は半導体装置に加えられる各種ストレス
を可及的に減少し得るバンプを具備する半導体装置を提
供することにある。
実装効率を向上することができるため、半導体装置に加
えられる各種ストレスを可及的に減少し得るバンプ形成
が望まれている。また、半導体チップの実装効率の向上
のため、半導体チップと基板面に設けられた導体パター
ンとの接続がワイヤボンディング方式からフリップチッ
プ方式に変換されつつある。かかるフリップチップ方式
においても、半導体チップに加えられる各種ストレスを
減少し得るバンプ形成が望まれている。そこで、本発明
の目的は、半導体チップ又は半導体装置の実装の際に、
半導体チップ又は半導体装置に加えられる各種ストレス
を可及的に減少し得るバンプを具備する半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段】本発明者は、前記目的を
達成すべく検討した結果、予めバンプの基部を樹脂によ
って基板面に形成しておくことによって、はんだボール
から成るはんだバンプの如く、はんだボールを溶融して
融着する融着工程を省略できること、及びバンプ高さを
揃えることができることを見出し、本発明に到達した。
すなわち、本発明は、基板面に設けられた導体パターン
と、前記基板上に搭載された半導体チップ及び／又は外
部の回路基板等との接続が、前記導体パターンに設けら
れた低融点金属から成るバンプによってなされる半導体
装置において、該基板面から柱状に突出した、樹脂製の
バンプ基部の表面の少なくとも一部が、前記導体パター
ンから延出された導体層によって覆われ、且つ前記導体
層の表面が、前記バンプ基部を形成する樹脂の融点又は
分解温度よりも低温で溶融する、金属層によって被覆さ
れて成るバンプが、前記基板面に形成されていることを
特徴とする半導体装置にある。かかる構成の本発明にお
いて、バンプ基部を感光性樹脂で形成することによっ
て、樹脂製のバンプ基部を基板面に容易に形成できる。
また、バンプ基部を形成する樹脂として、発泡性樹脂を
採用すると、バンプ表面に形成する金属層を形成する金
属が含浸し易く、バンプにフレキシブル性を付与でき
る。更に、導体パターンから延出された導体層により、
バンプ基部の全表面を覆うことによって、導体層と金属
層との接続を確実に行うことができ、半導体装置の実装
の際に、金属層を溶融して固化した金属と導体層との接
続を確実に保つことができる。
達成すべく検討した結果、予めバンプの基部を樹脂によ
って基板面に形成しておくことによって、はんだボール
から成るはんだバンプの如く、はんだボールを溶融して
融着する融着工程を省略できること、及びバンプ高さを
揃えることができることを見出し、本発明に到達した。
すなわち、本発明は、基板面に設けられた導体パターン
と、前記基板上に搭載された半導体チップ及び／又は外
部の回路基板等との接続が、前記導体パターンに設けら
れた低融点金属から成るバンプによってなされる半導体
装置において、該基板面から柱状に突出した、樹脂製の
バンプ基部の表面の少なくとも一部が、前記導体パター
ンから延出された導体層によって覆われ、且つ前記導体
層の表面が、前記バンプ基部を形成する樹脂の融点又は
分解温度よりも低温で溶融する、金属層によって被覆さ
れて成るバンプが、前記基板面に形成されていることを
特徴とする半導体装置にある。かかる構成の本発明にお
いて、バンプ基部を感光性樹脂で形成することによっ
て、樹脂製のバンプ基部を基板面に容易に形成できる。
また、バンプ基部を形成する樹脂として、発泡性樹脂を
採用すると、バンプ表面に形成する金属層を形成する金
属が含浸し易く、バンプにフレキシブル性を付与でき
る。更に、導体パターンから延出された導体層により、
バンプ基部の全表面を覆うことによって、導体層と金属
層との接続を確実に行うことができ、半導体装置の実装
の際に、金属層を溶融して固化した金属と導体層との接
続を確実に保つことができる。
【０００６】
【作用】本発明によれば、半導体チップ搭載前の基板に
バンプ形成を行うことができ、基板に搭載された半導体
チップにバンプ形成のための熱を加えることがなく、半
導体チップに対する熱ストレスを減少することができ
る。しかも、バンプを形成する樹脂製のバンプ基部が基
板面から突出した柱状体であるため、従来の半導体装置
のバンプの如く、所定の大きさのはんだボールを載置す
ることを要せず、得られたバンプ各々の高さを容易に揃
えることができ、半導体装置等の実装の際に、半導体装
置等に加えられる押圧力等に因るストレスを低減するこ
とができる。更に、バンプ基部が樹脂製であることか
ら、バンプ基部の位置決めを正確に行うことができ、バ
ンプを所定位置に正確に形成できる。また、基板面から
突出するバンプ基部を覆う金属層を形成する金属量は、
従来のはんだボールから成るバンプに比較して、少量と
することができる。このため、半導体装置等の実装の際
に、金属層を溶解するために加える熱量を低減でき、半
導体装置等に加えられる熱ストレスも低減できる。
バンプ形成を行うことができ、基板に搭載された半導体
チップにバンプ形成のための熱を加えることがなく、半
導体チップに対する熱ストレスを減少することができ
る。しかも、バンプを形成する樹脂製のバンプ基部が基
板面から突出した柱状体であるため、従来の半導体装置
のバンプの如く、所定の大きさのはんだボールを載置す
ることを要せず、得られたバンプ各々の高さを容易に揃
えることができ、半導体装置等の実装の際に、半導体装
置等に加えられる押圧力等に因るストレスを低減するこ
とができる。更に、バンプ基部が樹脂製であることか
ら、バンプ基部の位置決めを正確に行うことができ、バ
ンプを所定位置に正確に形成できる。また、基板面から
突出するバンプ基部を覆う金属層を形成する金属量は、
従来のはんだボールから成るバンプに比較して、少量と
することができる。このため、半導体装置等の実装の際
に、金属層を溶解するために加える熱量を低減でき、半
導体装置等に加えられる熱ストレスも低減できる。
【０００７】
【実施例】本発明を図面によって更に詳細に説明する。
図１は、本発明に係る半導体装置を構成する基板の一部
を示す部分断面図である。図１において、半導体チップ
（図示せず）が搭載されるポリイミド樹脂フィルムから
成る樹脂基板１０の表面側と裏面側とに形成された導体
パターン１２、１２・・は、樹脂基板１０に穿設された
スルーホール２０の内壁面に形成された導体層を介して
連結されている。かかる導体パターン１２、１２・・に
は、外部の回路基板等の端子と接続するための複数個の
バンプが形成されている。このバンプは、樹脂基板１０
の基板面から柱状に突出する樹脂製のバンプ基部１４、
１４と、導体パターン１２、１２から延出され、バンプ
基部１４、１４の全表面を被覆する導体層１６と、導体
層１６の表面を被覆するはんだ金属から成る金属層１８
とによって形成される。ここで、金属層１８は加熱溶融
され、外部の回路基板等の端子と導体層１６とを融着す
るものであるため、バンプに金属層１８が溶融する加熱
処理が施されても、バンプ基部１４、１４の形態が保持
されることを要する。このため、バンプ基部１４、１４
を形成する樹脂の融点又は分解温度が金属層１８を形成
するはんだ金属の融点よりも高いことが必要である。こ
の点、本実施例では、バンプ基部１４、１４を形成する
樹脂として、はんだ金属よりも分解温度が高い、熱硬化
性樹脂であるポイミド樹脂に感光剤を配合した感光性樹
脂を使用する。尚、バンプ基部１４、１４を形成する樹
脂として、ポリテトラフロロエチレン等の発泡性樹脂を
使用することによって、金属層１８を形成するはんだ金
属が含浸し易く、バンプにフレキシブル性を持たせるこ
とができる。また、樹脂基板１０の基板面に形成された
導体パターン１２、１２・・及びスルーホール２０等
は、金属層１８及びワイヤボンディングエリヤ２４等を
除き、絶縁性レジスト層２２によって覆われ又は充填さ
れている。
図１は、本発明に係る半導体装置を構成する基板の一部
を示す部分断面図である。図１において、半導体チップ
（図示せず）が搭載されるポリイミド樹脂フィルムから
成る樹脂基板１０の表面側と裏面側とに形成された導体
パターン１２、１２・・は、樹脂基板１０に穿設された
スルーホール２０の内壁面に形成された導体層を介して
連結されている。かかる導体パターン１２、１２・・に
は、外部の回路基板等の端子と接続するための複数個の
バンプが形成されている。このバンプは、樹脂基板１０
の基板面から柱状に突出する樹脂製のバンプ基部１４、
１４と、導体パターン１２、１２から延出され、バンプ
基部１４、１４の全表面を被覆する導体層１６と、導体
層１６の表面を被覆するはんだ金属から成る金属層１８
とによって形成される。ここで、金属層１８は加熱溶融
され、外部の回路基板等の端子と導体層１６とを融着す
るものであるため、バンプに金属層１８が溶融する加熱
処理が施されても、バンプ基部１４、１４の形態が保持
されることを要する。このため、バンプ基部１４、１４
を形成する樹脂の融点又は分解温度が金属層１８を形成
するはんだ金属の融点よりも高いことが必要である。こ
の点、本実施例では、バンプ基部１４、１４を形成する
樹脂として、はんだ金属よりも分解温度が高い、熱硬化
性樹脂であるポイミド樹脂に感光剤を配合した感光性樹
脂を使用する。尚、バンプ基部１４、１４を形成する樹
脂として、ポリテトラフロロエチレン等の発泡性樹脂を
使用することによって、金属層１８を形成するはんだ金
属が含浸し易く、バンプにフレキシブル性を持たせるこ
とができる。また、樹脂基板１０の基板面に形成された
導体パターン１２、１２・・及びスルーホール２０等
は、金属層１８及びワイヤボンディングエリヤ２４等を
除き、絶縁性レジスト層２２によって覆われ又は充填さ
れている。
【０００８】図１に示す樹脂基板１０を使用して半導体
装置を製造する際には、樹脂基板１０上に搭載された半
導体チップと導体パターン１２、１２・・とがワイヤボ
ンディングされて接続された後、半導体チップ等を樹脂
封止することによって、半導体装置を得ることができ
る。この様にして得られた半導体装置の実装は、実装す
る回路基板上の所定の位置に半導体装置を載置した後、
バンプ基部１４の表面上を覆う金属層１８が溶融して、
実装する回路基板側の端子とバンプを形成する導体層１
６とを融着するように、加熱処理を施すことによって行
うことができる。この際の加熱は、金属層１８を溶融す
る程度の熱量でよく、従来のはんだボールから成るバン
プの溶融に要する熱量に比較して少なくできるため、半
導体装置に加えられる加熱処理に因る熱ストレスを可及
的に減少できる。また、形成されたバンプの各々の高さ
を揃えることができ、バンプ高さが異なり易いはんだボ
ールから成るバンプを具備する従来の半導体装置に比較
し、半導体装置の実装の際に、半導体装置を押圧するこ
とに因る半導体装置に加えられるストレスも減少でき
る。更に、本実施例において、バンプ基部１４、１４の
全表面が導体層１６によって被覆されているため、金属
層１８を溶融して固化した金属と導体層１６との接続を
確実に保つことができる。
装置を製造する際には、樹脂基板１０上に搭載された半
導体チップと導体パターン１２、１２・・とがワイヤボ
ンディングされて接続された後、半導体チップ等を樹脂
封止することによって、半導体装置を得ることができ
る。この様にして得られた半導体装置の実装は、実装す
る回路基板上の所定の位置に半導体装置を載置した後、
バンプ基部１４の表面上を覆う金属層１８が溶融して、
実装する回路基板側の端子とバンプを形成する導体層１
６とを融着するように、加熱処理を施すことによって行
うことができる。この際の加熱は、金属層１８を溶融す
る程度の熱量でよく、従来のはんだボールから成るバン
プの溶融に要する熱量に比較して少なくできるため、半
導体装置に加えられる加熱処理に因る熱ストレスを可及
的に減少できる。また、形成されたバンプの各々の高さ
を揃えることができ、バンプ高さが異なり易いはんだボ
ールから成るバンプを具備する従来の半導体装置に比較
し、半導体装置の実装の際に、半導体装置を押圧するこ
とに因る半導体装置に加えられるストレスも減少でき
る。更に、本実施例において、バンプ基部１４、１４の
全表面が導体層１６によって被覆されているため、金属
層１８を溶融して固化した金属と導体層１６との接続を
確実に保つことができる。
【０００９】かかる半導体装置を構成する図１に示す基
板は、図２に示す方法によって製造できる。先ず、ポリ
イミド製の樹脂フィルム等から成る樹脂製基板１０の所
定位置に、エッチング、レーザー加工、又はドリル等に
よってスルーホール２０を穿設した後〔図２（ａ）〕、
樹脂製基板１０の基板面の所定箇所に柱状の樹脂製のバ
ンプ基部１４、１４を形成する〔図２（ｂ）〕。かかる
バンプ基部１４、１４は、バンプ基部１４、１４の高さ
と等しい厚さに形成したポイミド樹脂中に感光剤を配合
した感光性樹脂を基板１０の基板面に塗布し、フォトリ
ソグラフィ等によりパターニングすることによって形成
できる。この様に、フォトリソグラフィ等を使用するこ
とによって、バンプ基部１４、１４を正確な位置に形成
できる。次いで、形成したバンプ基部１４、１４の表面
及びスルーホール２０の内壁面を含む樹脂製基板１０の
表面に、蒸着や無電解めっき等によって形成した銅金属
膜３２に〔図２（ｃ）〕、パターニングして導体パター
ン１２、１２・・を形成する〔図２（ｄ）〕。この際
に、導体パターン１２、１２から延出された導体層１６
によって、バンプ基部１４の全表面が被覆されるよう
に、パターニングする。その後、バンプ基部１４を被覆
する導体層１６及びワイヤボンディングエリヤ２４等を
除き、導体パターン１２、１２・・及びスルーホール２
０を絶縁性レジスト層２２によって覆い且つ充填する
〔図２（ｅ）〕。更に、導体層１６の露出面に、はんだ
金属から成る金属層１８を、はんだ金属めっき、溶融は
んだ浴中へのディップ等により形成することによって、
図１に示す基板を得ることができる。尚、図１に示す基
板上に半導体チップを搭載して半導体装置を製造する工
程については、従来の半導体装置の製造工程と同一であ
るため、ここでは詳細を省略する。
板は、図２に示す方法によって製造できる。先ず、ポリ
イミド製の樹脂フィルム等から成る樹脂製基板１０の所
定位置に、エッチング、レーザー加工、又はドリル等に
よってスルーホール２０を穿設した後〔図２（ａ）〕、
樹脂製基板１０の基板面の所定箇所に柱状の樹脂製のバ
ンプ基部１４、１４を形成する〔図２（ｂ）〕。かかる
バンプ基部１４、１４は、バンプ基部１４、１４の高さ
と等しい厚さに形成したポイミド樹脂中に感光剤を配合
した感光性樹脂を基板１０の基板面に塗布し、フォトリ
ソグラフィ等によりパターニングすることによって形成
できる。この様に、フォトリソグラフィ等を使用するこ
とによって、バンプ基部１４、１４を正確な位置に形成
できる。次いで、形成したバンプ基部１４、１４の表面
及びスルーホール２０の内壁面を含む樹脂製基板１０の
表面に、蒸着や無電解めっき等によって形成した銅金属
膜３２に〔図２（ｃ）〕、パターニングして導体パター
ン１２、１２・・を形成する〔図２（ｄ）〕。この際
に、導体パターン１２、１２から延出された導体層１６
によって、バンプ基部１４の全表面が被覆されるよう
に、パターニングする。その後、バンプ基部１４を被覆
する導体層１６及びワイヤボンディングエリヤ２４等を
除き、導体パターン１２、１２・・及びスルーホール２
０を絶縁性レジスト層２２によって覆い且つ充填する
〔図２（ｅ）〕。更に、導体層１６の露出面に、はんだ
金属から成る金属層１８を、はんだ金属めっき、溶融は
んだ浴中へのディップ等により形成することによって、
図１に示す基板を得ることができる。尚、図１に示す基
板上に半導体チップを搭載して半導体装置を製造する工
程については、従来の半導体装置の製造工程と同一であ
るため、ここでは詳細を省略する。
【００１０】本実施例においては、半導体装置の実装に
使用されるバンプについて述べてきたが、半導体チップ
をフリップチップ方式によって基板に搭載する際に使用
されるバンプについても、半導体装置の実装に使用され
るバンプと同様な構造のバンプを使用できる。但し、こ
の場合には、金属層１８は、金めっき層となる。また、
本実施例では、樹脂製基板を使用したが、金属板を絶縁
材料で被覆したメタルコア構造であってもよく、セラミ
ック製基板を使用してもよい。更に、本実施例におい
て、バンプ基部１４の全表面が導体層１６によって被覆
されているが、金属層１８と導体層１６との接続が確保
されるならば、バンプ基部１４の表面の一部が導体層１
６によって被覆されているだけであってもよい。この場
合には、金属層１８を、導体層１６の表面及びバンプ基
部１４、１４の露出面に亘って形成する。
使用されるバンプについて述べてきたが、半導体チップ
をフリップチップ方式によって基板に搭載する際に使用
されるバンプについても、半導体装置の実装に使用され
るバンプと同様な構造のバンプを使用できる。但し、こ
の場合には、金属層１８は、金めっき層となる。また、
本実施例では、樹脂製基板を使用したが、金属板を絶縁
材料で被覆したメタルコア構造であってもよく、セラミ
ック製基板を使用してもよい。更に、本実施例におい
て、バンプ基部１４の全表面が導体層１６によって被覆
されているが、金属層１８と導体層１６との接続が確保
されるならば、バンプ基部１４の表面の一部が導体層１
６によって被覆されているだけであってもよい。この場
合には、金属層１８を、導体層１６の表面及びバンプ基
部１４、１４の露出面に亘って形成する。
【００１１】
【発明の効果】本発明によれば、半導体装置又は半導体
チップの実装を容易に行うことができると共に、半導体
装置又は半導体チップの実装の際に、半導体装置等に加
えられる各種のストレスを可及的に減少できる。このた
め、半導体装置等に蓄積される内部歪みに起因する半導
体装置又は半導体装置を構成する構成部材の破損等の懸
念を解消でき、半導体装置の信頼性を向上できる。
チップの実装を容易に行うことができると共に、半導体
装置又は半導体チップの実装の際に、半導体装置等に加
えられる各種のストレスを可及的に減少できる。このた
め、半導体装置等に蓄積される内部歪みに起因する半導
体装置又は半導体装置を構成する構成部材の破損等の懸
念を解消でき、半導体装置の信頼性を向上できる。
【図１】本発明に係る半導体装置を構成する半導体チッ
プが搭載される基板の一部を示す部分断面図である。
プが搭載される基板の一部を示す部分断面図である。
【図２】図１に示す基板の製造方法を説明するための工
程図である。
程図である。
【図３】従来のバンプを具備する半導体装置を示す断面
図である。
図である。
１０ 樹脂基板 １２ 導体パターン １４ バンプ基部 １６ 導体層 １８ 金属層
Claims (4)
- 【請求項１】 基板面に設けられた導体パターンと、前
記基板上に搭載された半導体チップ及び／又は外部の回
路基板等との接続が、前記導体パターンに設けられた低
融点金属から成るバンプによってなされる半導体装置に
おいて、 該基板面から柱状に突出した、樹脂製のバンプ基部の表
面の少なくとも一部が、前記導体パターンから延出され
た導体層によって覆われ、 且つ前記導体層の表面が、前記バンプ基部を形成する樹
脂の融点又は分解温度よりも低温で溶融する、金属層に
よって被覆されて成るバンプが、前記基板面に形成され
ていることを特徴とする半導体装置。 - 【請求項２】 バンプ基部を形成する樹脂が、感光性樹
脂である請求項１記載の半導体装置。 - 【請求項３】 バンプ基部を形成する樹脂が、発泡性樹
脂である請求項１記載の半導体装置。 - 【請求項４】 導体パターンから延出された導体層によ
って、バンプ基部の全表面が被覆されている請求項１記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21258293A JP3472601B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21258293A JP3472601B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766318A true JPH0766318A (ja) | 1995-03-10 |
| JP3472601B2 JP3472601B2 (ja) | 2003-12-02 |
Family
ID=16625092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21258293A Expired - Lifetime JP3472601B2 (ja) | 1993-08-27 | 1993-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3472601B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010051976A (ko) * | 1999-11-30 | 2001-06-25 | 가네꼬 히사시 | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 |
| EP1587302A1 (en) | 1996-11-13 | 2005-10-19 | Seiko Epson Corporation | Image processing system, image processing method, and medium having an image processing control program recorded thereon |
| JP2006196860A (ja) * | 2004-12-16 | 2006-07-27 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| CN108831875A (zh) * | 2018-08-10 | 2018-11-16 | 付伟 | 滤波器芯片内嵌且电极外设的封装结构及其制作方法 |
-
1993
- 1993-08-27 JP JP21258293A patent/JP3472601B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1587302A1 (en) | 1996-11-13 | 2005-10-19 | Seiko Epson Corporation | Image processing system, image processing method, and medium having an image processing control program recorded thereon |
| KR20010051976A (ko) * | 1999-11-30 | 2001-06-25 | 가네꼬 히사시 | 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치 |
| JP2006196860A (ja) * | 2004-12-16 | 2006-07-27 | Shinko Electric Ind Co Ltd | 半導体パッケージ及びその製造方法 |
| CN108831875A (zh) * | 2018-08-10 | 2018-11-16 | 付伟 | 滤波器芯片内嵌且电极外设的封装结构及其制作方法 |
| CN108831875B (zh) * | 2018-08-10 | 2024-03-05 | 浙江熔城半导体有限公司 | 滤波器芯片内嵌且电极外设的封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3472601B2 (ja) | 2003-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100268608B1 (ko) | 반도체장치의제조방법및반도체장치 | |
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| US8890337B1 (en) | Column and stacking balls package fabrication method and structure | |
| US5636104A (en) | Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board | |
| US7400048B2 (en) | Void-free circuit board and semiconductor package having the same | |
| KR20060048884A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040100949A (ko) | 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법 | |
| JPH1167968A (ja) | ボールグリッドアレーパッケージ用印刷回路基板及びボールグリッドアレーパッケージ並びにそれらの製造方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP3472601B2 (ja) | 半導体装置 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP4045708B2 (ja) | 半導体装置、電子回路装置および製造方法 | |
| KR100237330B1 (ko) | 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지 | |
| JPH10321750A (ja) | 半導体装置および半導体チップを搭載する配線基板の製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JPH10313170A (ja) | 配線基板 | |
| JPH11214432A (ja) | 半導体装置およびスペーサ形成方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| KR100220152B1 (ko) | 볼 그리드 어레이 반도체 패키지용 인쇄회로기판의 솔더볼 랜드 형성방법 및 그 구조를 포함하는 인쇄회로기판과 볼 그리드 어레이 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090912 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100912 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |