CN112219458A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN112219458A
CN112219458A CN201980035278.3A CN201980035278A CN112219458A CN 112219458 A CN112219458 A CN 112219458A CN 201980035278 A CN201980035278 A CN 201980035278A CN 112219458 A CN112219458 A CN 112219458A
Authority
CN
China
Prior art keywords
conductor layer
layer
insulating layer
conductor
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980035278.3A
Other languages
English (en)
Other versions
CN112219458B (zh
Inventor
汤川英敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN112219458A publication Critical patent/CN112219458A/zh
Application granted granted Critical
Publication of CN112219458B publication Critical patent/CN112219458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本公开的布线基板(1)具有：绝缘层(3)；第1导体层(9)，位于绝缘层(3)的表面，且包含以下中的任一者：镍及铬；属于周期表的IV族的金属；或者属于周期表的VI族的金属；第2导体层(10)，位于比第1导体层(9)上的外周缘更靠内侧的位置且包含铜；第3导体层(11)，以覆盖第1导体层(9)以及第2导体层(10)的状态位于绝缘层3的表面且包含镍；以及第4导体层(12)，以覆盖第3导体层(11)的状态配置且包含金。第3导体层(11)具有比第1导体层(9)的外周缘更向外侧伸出的伸出部(11a)，第4导体层(12)位于伸出部(11a)与绝缘层(3)之间。

Description

布线基板
技术领域
本公开涉及布线基板。
背景技术
目前，开发了搭载高功能的电子部件的布线基板。布线基板具有位于绝缘层的表面的多个电极。这些电极例如经由焊料而与电子部件的电极连接。随着电子部件的高功能化，随着该电极数增大并且电极小型化，要求布线基板的电极也小型化。
在先技术文献
专利文献
专利文献1：日本特开2015-216344号公报
发明内容
-发明要解决的课题-
如上所述，如果布线基板的电极的小型化发展，则存在电极与绝缘层的连接面积变小，两者间的连接强度变小的情况。在这样的情况下，例如在将电子部件搭载于布线基板时等，有时对电极施加应力而在电极与绝缘层之间产生裂缝。其结果是，布线基板与电子部件的连接变得不完全，担心电子部件会无法正常地工作。
-用于解决课题的手段-
本公开的布线基板绝缘层；第1导体层，位于该绝缘层的表面，且包含以下中的任一者：镍及铬；属于周期表的IV族的金属；或者属于周期表的VI族的金属；第2导体层，位于比该第1导体层上的外周缘更靠内侧的位置且包含铜；第3导体层，以覆盖所述第1导体层以及所述第2导体层的状态位于所述绝缘层的表面且包含镍；以及第4导体层，以覆盖该第3导体层的状态配置且包含金，所述第3导体层具有比所述第1导体层的外周缘更向外侧伸出的伸出部，所述第4导体层位于该伸出部与所述绝缘层之间。
-发明效果-
根据本公开的布线基板，能够提供一种能够使电子部件稳定地工作的布线基板。
附图说明
图1是表示本公开的布线基板的实施方式例的概略立体图。
图2是表示本公开的布线基板的实施方式例的概略剖视图。
图3是表示本公开的布线基板的实施方式例的主要部位的放大剖视图。
图4是表示本公开的布线基板的另一实施方式例的主要部位的放大剖视图。
具体实施方式
接下来，基于图1～图3对本公开的一实施方式所涉及的布线基板进行说明。一实施方式的布线基板1具有核心用绝缘层2、增层用绝缘层3、布线导体4、电极5以及阻焊剂6。布线基板l在俯视时是四边形状的平板状。布线基板1的1边的长度是5～80mm，厚度是0.15～2.0mm左右。布线基板1例如在上表面搭载有高功能集成电路S以及宽频带存储器M等。
核心用绝缘层2例如包含使环氧树脂、双马来酰亚胺三嗪树脂等含浸于增强用的玻璃布的绝缘材料。核心用绝缘层2具有作为布线基板1中的增强用的支承体的功能。核心用绝缘层2的厚度例如设定为50～1500μm。核心用绝缘层2通过将在强化用的玻璃布中含浸环氧树脂、双马来酰亚胺三嗪树脂等热固化性树脂的预浸料层叠多个，在加热下进行冲压加工而形成为平板状。
核心用绝缘层2具有从其上表面贯通至下表面的多个贯通孔7。核心用绝缘层2的上下表面的布线导体4彼此经由贯通孔7内的布线导体4电连接。贯通孔7的直径例如设定为40～500μm。贯通孔7通过对核心用绝缘层2进行钻孔加工、激光加工、喷砂加工等处理而形成。
增层用绝缘层3位于核心用绝缘层2的上表面以及下表面。在一个实施方式的布线基板1中，5层的增层用绝缘层3分别位于上表面以及下表面。增层用绝缘层3具有在核心用绝缘层2的上下表面确保用于配置后述的布线导体4的区域的功能。增层用绝缘层3覆盖布线导体4，具有确保相互相邻的布线导体4彼此的绝缘性的功能。
增层用绝缘层3例如包含聚酰亚胺树脂、环氧树脂或者双马来酰亚胺三嗪树脂等绝缘材料。增层用绝缘层3也可以包含玻璃纤维。但是，关于微细的布线导体4的形成、后述的微小的通孔8的形成，从增层用绝缘层3的平坦性或者加工性的观点出发，不包含玻璃纤维是有利的。
增层用绝缘层3含有绝缘粒子。绝缘粒子例如可举出二氧化硅(SiO2)、氧化铝(Al2O3)等。绝缘粒子例如具有球状的形状，平均颗粒直径例如设定为0.1～0.5μm。球状的形状有利于高密度地含有绝缘粒子。绝缘粒子在增层用绝缘层3中具有减小热膨胀系数、抑制布线导体4的断线等的作用。增层用绝缘层3例如通过如下方式形成：将在环氧树脂等热固化性树脂中分散有绝缘粒子的绝缘层用的膜以在真空下覆盖布线导体4地覆盖在核心用绝缘层2的上下表面、或者已经形成的增层用绝缘层3的表面并进行热固化。
增层用绝缘层3具有以布线导体4为底部的多个通孔(via hole)8。隔着增层用绝缘层3而位于上下的布线导体4彼此经由通孔8内的布线导体4电连接。通孔8的直径例如设定为30～60μm。通孔8例如通过对增层用绝缘层3实施激光加工处理而形成。在激光加工之后，对通孔8的内部进行清洗，去除碳化物等异物，由此能够提高通孔8与布线导体4之间的连接强度。
布线导体4位于核心用绝缘层2的上表面以及下表面、贯通孔(through hole)7内、增层用绝缘层3的上表面或者下表面以及通孔8内。布线导体4构成布线基板1的导电路径。布线导体4例如包含非电解镀铜金属以及电解镀铜金属等良导电性金属。布线导体4通过半添加法或者减成法等镀覆技术形成。具体地说，布线导体4通过使镀铜金属在核心用绝缘层2的上表面以及下表面、贯通孔7的内部、增层用绝缘层3的上表面或者下表面以及通孔8内析出而形成。
电极5具有第1电极5a以及第2电极5b。第1电极5a位于最上层的增层用绝缘层3的上表面。第2电极5b位于最下层的增层用绝缘层3的下表面。第1电极5a经由例如焊料与电子部件的电极连接。如图3所示，第1电极5a包含第1导体层9、第2导体层10、第3导体层11以及第4导体层12。
第1导体层9位于增层用绝缘层3的表面。第1导体层9具有作为第2导体层10的基底金属的功能，包含下述中的任一者：镍以及铬；属于钛等周期表的IV族的金属；或者钼等属于周期表的VI族的金属。这样的第1导体层9与增层用绝缘层3的连接性优异。第1导体层9在俯视时例如为圆形状，例如直径设定为10～150μm，厚度设定为10～100nm。
第1导体层9例如通过溅射工法形成。这样的溅射工法例如进行将镍以及铬朝向增层用绝缘层3的表面敲入的处理，因此与无电解镀敷工法相比，有利于提高增层用绝缘层3与第1导体层9的连接强度。由此，第1电极5a与增层用绝缘层3的连接强度提高，因此特别是在第1电极5a微小的情况下是有利的。第1电极5a所位于的区域以外的第1导体层9为了防止短路而通过蚀刻被去除。
第2导体层10位于第1导体层9的上表面。为了将布线基板1与电子部件之间的电阻抑制得较低，第2导体层10包含导电性优异的铜。第2导体层10例如具有圆柱形状，例如直径被设定为7～120μm，厚度被设定为5～30μm。第2导体层10与第1导体层9上的外周缘相比位于例如1.5～15μm内侧。
第2导体层10例如以如下方式形成。首先，通过溅射工法在第1导体层9的上表面形成铜的薄膜层。该薄膜层的厚度例如设定为100～700nm。接下来，通过半加成法等电解镀覆工法在该薄膜层上形成圆柱形状的铜柱。这样，通过在第1导体层9的上表面预先形成铜的薄膜层，电镀时的通电电阻变小，在镀敷金属的析出时间的缩短等方面有利。
第3导体层11在覆盖第1导体层9以及第2导体层10的状态下位于增层用绝缘层3的表面。第3导体层11具有作为在第2导体层10与焊料之间抑制金属扩散的阻挡金属的功能，包含镍。
第3导体层11的钯膜也可以位于最表面。钯膜的抑制金属扩散的效果比包含镍的第3导体层11的金属扩散的效果大。因此，在钯膜位于第3导体层11的最表面的情况下，在进一步抑制第2导体层10与焊料之间的金属扩散方面是有利的。钯膜的厚度例如设定为10～50nm。这样的钯膜例如通过无电解镀覆工法形成。
第3导体层11具有比第1导体层9的外周缘更靠外侧伸出的伸出部11a。换句话说，本例中的第3导体层11具有在俯视时以沿着圆形状的第1导体层9的圆周部的状态向外侧伸出的伸出部11a。伸出部11a例如纵方向(与增层用绝缘层3表面垂直的方向)被设定为3～5μm，横向(增层用绝缘层3表面和水平方向)被设定为1～8μm。伸出部11a以外的第3导体层11的厚度例如被设定为1～3μm。
第3导体层11例如通过无电解镀覆工法形成。这样的无电解镀覆法工法与电解镀覆工法相比，镀覆装置等简单，因此在成本方面、装置的管理负担的降低等方面是有利的。若在实施非电解镀敷处理之前，进行第1导体层9以及第2导体层10的表面的清洗，去除氧化膜等，则有利于提高第3导体层11与第1导体层9以及第2导体层10的连接强度。
第4导体层12包含金。第4导体层12以覆盖在增层用绝缘层3的表面露出的第3导体层11的状态配置，并且也位于伸出部11a与增层用绝缘层3之间。
覆盖上述第3导体层11的第4导体层12具有抑制第3导体层11的腐蚀的功能。覆盖第第3导体层11的第4导体层12的厚度例如设定为50～500nm。
位于上述的伸出部11a与增层用绝缘层3之间的第4导体层12具有在向伸出部11a(即第3导体层11)与增层用绝缘层3之间施加了应力的情况下使应力分散的缓和功能。第1电极5a经由焊料而与电子部件的电极连接，因此例如是在搭载电子部件时或者工作时容易从电子部件施加应力的部位。因此，第4导体层12在缓和这样的应力方面是有利的。
包含金的第4导体层12与包含镍的第3导体层11相比，延展性优异。因此，如上所述地分散应力，能够抑制在伸出部11a(即第3导体层11)与增层用绝缘层3之间产生裂缝。
第2电极5b经由例如焊料而与外部基板的电极连接，构成布线基板1与外部基板之间的导电路径。第2电极5b例如包含无电解镀铜金属以及电解镀铜金属等良导电性金属。第2电极5b通过半加成法或者减成法等镀覆技术，在最下层的增层用绝缘层3的下表面析出镀铜金属而形成。
阻焊剂6位于最上层的增层用绝缘层3的上表面以及最下层的增层用绝缘层3的下表面。阻焊剂6具有使第1电极5a露出的开口6a以及使第2电极5b露出的开口6b。阻焊剂6例如通过将丙烯酸改性环氧树脂等具有感光性的热固化性树脂的膜粘贴在增层用绝缘层3的表面上，通过曝光以及显影形成开口6a、或者6b并进行热固化而形成。
如上所述，本公开的一个实施方式所涉及的布线基板1具有：增层用绝缘层3；第1导体层9，位于该增层用绝缘层的表面，包含下述中的任意一者：镍及铬；属于周期表的IV族的金属；或者属于周期表的VI族的金属；第2导体层10，位于比第1导体层9上的外周缘更靠内侧的位置且包含铜；第3导体层11，以覆盖第1导体层9以及第2导体层10的状态位于增层用绝缘层3的表面且包含镍；以及第4导体层12，以覆盖第3导体层的状态配置且包含金。
第3导体层11具有第1导体层9的外周缘更向外侧伸出的伸出部11a，并且第4导体层12位于伸出部11a与增层用绝缘层3之间。
包含金的第4导体层12与包含镍的第3导体层11相比，延展性优异。因此，能够使施加于第1电极5a的应力分散，并抑制在伸出部11a(即，第3导体层11)与增层用绝缘层3之间产生裂缝。
由此，根据本公开的布线基板1，能够提供布线基板1与电子部件的连接性优异、电子部件能够稳定地工作的布线基板1。进而，第4导体层12位于伸出部11a与增层用绝缘层3之间，由此在抑制伸出部11a的下部腐蚀这一点上也是有利的。
例如，在将电子部件搭载于布线基板1之后，在两者间注入密封树脂的情况下，在抑制密封树脂含浸于伸出部11a与增层用绝缘层3之间而使两者之间的连接强度降低的方面也是有利的。
本公开并不限定于上述的实施方式的一例，只要在不脱离本公开的主旨的范围内，能够进行各种变更。
例如，在上述的一个实施方式的布线基板1中，示出了第1导体层9位于增层用绝缘层3的平面上的情况。与该情况不同，如图4所示，也可以是增层用绝缘层3具有将位于其下侧的过孔连接盘13作为底部的通孔8，并且第1导体层9位于通孔8的开口周围、通孔8的内侧的增层用绝缘层3表面、以及过孔连接盘13上表面的情况。
在这样的情况下，本公开的布线基板1也能够抑制在伸出部11a(即第3导体层11)与增层用绝缘层3之间产生裂缝。其结果是，第1电极5a与过孔连接盘13(即下层侧的布线导体4)的电连接在维持为良好的状态这一点上是有利的。
在俯视时，伸出部11a所在的增层用绝缘层3的表面粗糙度也可以大于第1导体层9所在的增层用绝缘层3的表面粗糙度。在这样的情况下，能够增大第4导体层12与增层用绝缘层3的连接面积，因此提高两者的连接强度。由此，在抑制伸出部11a(即第3导体层11)与增层用绝缘层3之间产生裂缝这方面是有利的。
在俯视时，伸出部11a所在的增层用绝缘层3的表面粗糙度例如被设定为算术平均粗糙度Ra为0.05～0.2μm，第1导体层9所在的增层用绝缘层3的表面粗糙度被设定为算术平均粗糙度Ra为0.02～0.1μm。后者的表面粗糙度始终比前者的表面粗糙度小。从将第1导体层9形成为平坦状的观点出发，第1导体层9所在的增层用绝缘层3的表面粗糙度较小是有利的。
表面粗糙度例如只要基于用扫描型电子显微镜拍摄的图像来测定伸出部11a或者第1导体层9所在的区域的增层用绝缘层3的截面即可。或者，也可以在蚀刻去除伸出部11a或者第1导体层9之后，利用接触式或者非接触式的表面粗糙度测定装置测定它们所在的区域。
在上述的实施方式的一例中，示出了第1电极5a仅位于布线基板1的上表面侧的情况。但是，在本公开的布线基板中，第1电极也可以位于上表面以及下表面双方或者任一方。第1电极5a的位置只要以与搭载电子部件的位置对应地设于适当的部位即可。
符号说明
1 布线基板
3 增层用绝缘层
8 通孔
9 第1导体层
10 第2导体层
11 第3导体层
11a 伸出部
12 第4导体层
13 过孔连接盘。

Claims (6)

1.一种布线基板，其特征在于，具有：
绝缘层；
第1导体层，位于该绝缘层的表面，且包含下述的任一者：镍及铬；属于周期表的IV族的金属；或者属于周期表的VI族的金属；
第2导体层，位于比该第1导体层上的外周缘更靠内侧的位置且包含铜；
第3导体层，以覆盖所述第1导体层以及所述第2导体层的状态位于所述绝缘层的表面且包含镍；以及
第4导体层，以覆盖该第3导体层的状态配置且包含金，
所述第3导体层具有比所述第1导体层的外周缘更向外侧伸出的伸出部，所述第4导体层位于该伸出部与所述绝缘层之间。
2.根据权利要求1所述的布线基板，其特征在于，
所述绝缘层具有以位于该绝缘层的下侧的过孔连接盘为底部的通孔，
所述第1导体层位于所述通孔的开口周围以及所述通孔的内侧的所述绝缘层表面。
3.根据权利要求1或2所述的布线基板，其特征在于，
在俯视时，所述伸出部所在的所述绝缘层的表面粗糙度比所述第1导体层所在的所述绝缘层的表面粗糙度大。
4.根据权利要求3所述的布线基板，其特征在于，
所述伸出部所在的所述绝缘层的表面粗糙度是0.05～0.2μm，
所述第1导体层所在的所述绝缘层的表面粗糙度是0.02～0.1μm。
5.根据权利要求1～4中任一项所述的布线基板，其特征在于，
所述绝缘层包含核心用绝缘层和增层用绝缘层。
6.根据权利要求1～5中任一项所述的布线基板，其特征在于，
所述第3导体层的最表面由钯膜形成。
CN201980035278.3A 2018-06-26 2019-06-21 布线基板 Active CN112219458B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018121022 2018-06-26
JP2018-121022 2018-06-26
PCT/JP2019/024729 WO2020004271A1 (ja) 2018-06-26 2019-06-21 配線基板

Publications (2)

Publication Number Publication Date
CN112219458A true CN112219458A (zh) 2021-01-12
CN112219458B CN112219458B (zh) 2024-06-11

Family

ID=68986856

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980035278.3A Active CN112219458B (zh) 2018-06-26 2019-06-21 布线基板

Country Status (7)

Country Link
US (1) US11602048B2 (zh)
EP (1) EP3817525A4 (zh)
JP (1) JP7097964B2 (zh)
KR (1) KR102493591B1 (zh)
CN (1) CN112219458B (zh)
TW (1) TWI703682B (zh)
WO (1) WO2020004271A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
WO2022160220A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 布线基板、阵列基板和发光模组

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022178590A (ja) * 2021-05-20 2022-12-02 Tdk株式会社 電子部品
TW202325108A (zh) * 2021-12-09 2023-06-16 群創光電股份有限公司 電子裝置
WO2023145592A1 (ja) * 2022-01-31 2023-08-03 京セラ株式会社 配線基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185108A (ja) * 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2004111471A (ja) * 2002-09-13 2004-04-08 Kyocera Corp 配線基板
JP2007066998A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 配線基板
CN101286457A (zh) * 2007-04-09 2008-10-15 新光电气工业株式会社 布线板及其制造方法
CN101310571A (zh) * 2005-11-15 2008-11-19 三井金属矿业株式会社 印刷线路板及其制造方法和使用方法
US20100026392A1 (en) * 2008-08-01 2010-02-04 Nuvoton Technology Corporation Method and apparatus for output amplifier protection
TW201023322A (en) * 2008-09-22 2010-06-16 Kyocera Slc Technologies Corp Wiring substrate and the method of manufacturing the same
JP2010251560A (ja) * 2009-04-16 2010-11-04 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20120068240A1 (en) * 2010-09-17 2012-03-22 Reinhard Goellner Semiconductor Device and Method using a Sacrificial Layer
CN103515348A (zh) * 2012-06-29 2014-01-15 京瓷Slc技术株式会社 布线基板
JP2015144152A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
US20150305153A1 (en) * 2014-04-21 2015-10-22 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2886317B2 (ja) * 1990-10-05 1999-04-26 富士通株式会社 配線基板およびその製造方法
JPH0992964A (ja) 1995-09-25 1997-04-04 Ibiden Co Ltd プリント配線板の製造方法
JP2003243802A (ja) * 2002-02-21 2003-08-29 Matsushita Electric Ind Co Ltd プリント配線板の製造方法とプリント配線板およびそれを用いた電子部品の実装方法
US6815126B2 (en) * 2002-04-09 2004-11-09 International Business Machines Corporation Printed wiring board with conformally plated circuit traces
JP2004165573A (ja) * 2002-11-15 2004-06-10 Kyocera Corp 配線基板の製造方法
TWI231165B (en) * 2004-06-30 2005-04-11 Phoenix Prec Technology Corp Method for fabricating electrical connection structure of circuit board
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
JP4706690B2 (ja) 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
JP2013197245A (ja) * 2012-03-19 2013-09-30 Ibiden Co Ltd プリント配線板
KR20150002492A (ko) 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185108A (ja) * 2000-12-11 2002-06-28 Kyocera Corp 配線基板
JP2004111471A (ja) * 2002-09-13 2004-04-08 Kyocera Corp 配線基板
JP2007066998A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 配線基板
CN101310571A (zh) * 2005-11-15 2008-11-19 三井金属矿业株式会社 印刷线路板及其制造方法和使用方法
CN101286457A (zh) * 2007-04-09 2008-10-15 新光电气工业株式会社 布线板及其制造方法
US20100026392A1 (en) * 2008-08-01 2010-02-04 Nuvoton Technology Corporation Method and apparatus for output amplifier protection
TW201023322A (en) * 2008-09-22 2010-06-16 Kyocera Slc Technologies Corp Wiring substrate and the method of manufacturing the same
JP2010251560A (ja) * 2009-04-16 2010-11-04 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20120068240A1 (en) * 2010-09-17 2012-03-22 Reinhard Goellner Semiconductor Device and Method using a Sacrificial Layer
CN103515348A (zh) * 2012-06-29 2014-01-15 京瓷Slc技术株式会社 布线基板
JP2015144152A (ja) * 2014-01-31 2015-08-06 京セラサーキットソリューションズ株式会社 配線基板の製造方法
US20150305153A1 (en) * 2014-04-21 2015-10-22 Shinko Electric Industries Co., Ltd. Wiring substrate and method for manufacturing wiring substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
CN114080088B (zh) * 2020-08-10 2024-05-31 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法
WO2022160220A1 (zh) * 2021-01-28 2022-08-04 京东方科技集团股份有限公司 布线基板、阵列基板和发光模组
GB2609810A (en) * 2021-01-28 2023-02-15 Boe Technology Group Co Ltd Wiring substrate, array substrate, and light emitting module

Also Published As

Publication number Publication date
JPWO2020004271A1 (ja) 2021-06-24
KR102493591B1 (ko) 2023-01-31
JP7097964B2 (ja) 2022-07-08
EP3817525A4 (en) 2022-03-30
US11602048B2 (en) 2023-03-07
TW202006901A (zh) 2020-02-01
KR20210003219A (ko) 2021-01-11
US20210227691A1 (en) 2021-07-22
EP3817525A1 (en) 2021-05-05
TWI703682B (zh) 2020-09-01
CN112219458B (zh) 2024-06-11
WO2020004271A1 (ja) 2020-01-02

Similar Documents

Publication Publication Date Title
CN112219458B (zh) 布线基板
JP5378380B2 (ja) 半導体装置及びその製造方法
US8779299B2 (en) Electronic component-embeded board and method for manufacturing the same
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US7795736B2 (en) Interconnects with interlocks
US20060283629A1 (en) Wiring board and method for manufacturing the same
JP2009147060A (ja) 配線基板及びその製造方法
JPWO2010134511A1 (ja) 半導体装置及び半導体装置の製造方法
JP2022106577A (ja) 配線基板及び配線基板の製造方法
KR101489798B1 (ko) 배선 기판
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4578254B2 (ja) 多層配線基板
JP2005268259A (ja) 多層配線基板
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
US11622446B2 (en) Wiring substrate
US11935822B2 (en) Wiring substrate having metal post offset from conductor pad and method for manufacturing wiring substrate
JP2006012921A (ja) 多層配線基板
US12010796B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP4467341B2 (ja) 多層配線基板の製造方法
JPH10215042A (ja) 多層配線基板
TW202423202A (zh) 配線基板及使用該配線基板之安裝構造體
CN110958762A (zh) 印刷布线基板
JP2019041031A (ja) 配線基板
JP5395489B2 (ja) 電子部品及びその製造方法、配線基板
JP2024011472A (ja) 配線基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant