JP2009147060A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2009147060A
JP2009147060A JP2007321910A JP2007321910A JP2009147060A JP 2009147060 A JP2009147060 A JP 2009147060A JP 2007321910 A JP2007321910 A JP 2007321910A JP 2007321910 A JP2007321910 A JP 2007321910A JP 2009147060 A JP2009147060 A JP 2009147060A
Authority
JP
Japan
Prior art keywords
hole
wiring board
conductive layer
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007321910A
Other languages
English (en)
Other versions
JP5125470B2 (ja
Inventor
Tomoyuki Abe
知行 阿部
Kazumasa Saito
和正 齋藤
Shin Hirano
伸 平野
Kenji Iida
憲司 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007321910A priority Critical patent/JP5125470B2/ja
Priority to US12/331,113 priority patent/US8178791B2/en
Publication of JP2009147060A publication Critical patent/JP2009147060A/ja
Application granted granted Critical
Publication of JP5125470B2 publication Critical patent/JP5125470B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】導電性を有するコア基板を備えた配線基板であって、当該コア基板と、貫通孔に形成された導電層との間を確実に絶縁すると共に、貫通孔の狭ピッチ化を実現することができる配線基板及びその製造方法を提供する。
【解決手段】配線基板20は、互いに対向する第1の主面と第2の主面とを備え、導電性を有するコア基板21と、前記コア基板21を貫通する第1の貫通孔と、前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層24と、前記第1の導電層24上に形成された絶縁層25と、前記絶縁層25を内壁とする第2の貫通孔と、前記第2の貫通孔内に形成された第2の導電層26と、を有する。
【選択図】図9

Description

本発明は、配線基板及びその製造方法に関し、より具体的には、導電性を有するコア基板を備えた配線基板及びその製造方法に関する。
近年、移動体通信機器等の電子機器に対する小型化、薄型化、及び高性能化等が要求されており、これに伴い、電子機器に備えられる半導体素子等の電子部品及びプリント基板等の配線基板(パッケージ基板)の微細化、多層化、及び電子部品の高密度実装化が要求されている。かかる要求に対応すべく、半導体素子の配線基板に対する実装方法として、フリップチップ実装等、配線基板上に半導体素子を直接実装するベアチップ実装技術が採用されている。
また、半導体素子の多ピン化に伴い、上述の配線基板として、配線層を多層化してなる多層配線基板が採用されている。更に、半導体素子を試験するためのテスターボードにおいても、配線層の多層化は必要不可欠なものとなっている。かかる多層配線基板として、例えば、絶縁層と導体層とが交互に積層された微細配線がコア基板の一方の主面又は両主面に形成されて成るビルトアップ多層配線基板が採用されている。
このようなビルドアップ多層配線基板に半導体素子がベアチップ実装されてなる半導体装置においては、当該半導体装置を構成する各部品の熱膨張係数の相違に因り、疲労破壊又は断線等を招くおそれがある。例えば、ビルドアップ多層配線基板としてガラスエポキシ樹脂基板が用いられる場合、その熱膨張係数は約12乃至20ppm/℃であるのに対し、半導体素子がシリコン(Si)から成る場合、その熱膨張係数は約3.5ppm/℃であり、両者は大きく相違する。従って、温度変化が生じた場合に、かかる熱膨張係数の相違に基づき、熱応力、熱ひずみ等に因り、疲労破壊又は断線等を招くおそれがある。
かかる問題に対応すべく、半導体素子が実装される配線基板の熱膨張係数を低減し、半導体素子と配線基板の熱膨張係数の相違を小さくする態様が提案されている。具体的には、ガラスエポキシ樹脂基板の基材(コア基板)として用いられるガラス布に代えて、熱膨張係数が約1.0乃至20ppm/℃であるカーボン繊維(炭素繊維)材を用いた樹脂を基材(コア基板)として採用した配線基板が提案されている。
一例として、例えば、カーボンクロスにエポキシ樹脂を含浸させた配線基板用基材を使用した配線基板が提案されている。本例では、配線基板用基材に樹脂用孔を設け、当該樹脂用孔内にエポキシ樹脂を充填することにより、配線基板用基材に配線層を形成する。そして、配線層を接続するスルーホールを設け、樹脂用孔の中心線とスルーホールの中心線とをほぼ一致させている(特許文献1参照)。
また、基板上に形成された導電層の少なくとも一部に絶縁樹脂層が設けられ、前記絶縁樹脂層が電着法で形成された電子部品が提案されている(特許文献2参照)。
更に、基板上に導電層が少なくとも1層形成され、前記基板と前記導電層との間に、電着法により絶縁樹脂層が形成された配線板が提案されている。本例では、前記電着膜が有機溶剤可溶性ポリイミドと親水性ポリマーを含んでいる(特許文献3参照)。
更に、下層回路基板の上に順次積層されなる回路基板であって、回路基板は、繊維強化樹脂基板に形成された貫通孔中に柱状導体が配置された回路基板が提案されている。本例では、貫通孔の内壁面と柱状導体の外周面との間に樹脂硬化物層が介在し、柱状導体の上面は導電薄層で被覆されている回路基板が提案されている(特許文献4参照)。
更に、コア材の補強材としてガラス繊維織布を用いた多層プリント配線板が提案されている。本例では、コア材を積層接着するために用いるプリプレグの補強材として、ガラス繊維織布に樹脂を含浸させた樹脂繊維織布を用いる(特許文献5参照)。
更に、シリコン半導体基板に形成された貫通孔のエッジ部に金属膜が設けられ、当該エッジ部を含む貫通孔の内表面に電着膜が形成されたシリコン半導体基板が提案されている(特許文献6参照)。
特開10−107391号公報 特開2002−84072号公報 特開2000−236167号公報 特開2002−100869号公報 特開2000−133942号公報 特開2006−128355号公報
配線基板における半導体素子の実装の高密度化により、当該配線基板にも高密度化が求められる。従って、配線基板における配線の微細化及び狭ピッチ化が必須となっている。このため、配線のみならず、コア基板に形成されるスルーホールの狭ピッチ化も要求される。
そこで、本発明は、上記の点に鑑みてなされたものであって、導電性を有するコア基板を備えた配線基板であって、当該コア基板と、貫通孔に形成された導電層との間を確実に絶縁すると共に、貫通孔の狭ピッチ化を実現することができる配線基板及びその製造方法を提供することを本発明の目的とする。
本発明の一観点によれば、互いに対向する第1の主面と第2の主面とを備え、導電性を有するコア基板と、前記コア基板を貫通する第1の貫通孔と、前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層と、前記第1の導電層上に形成された絶縁層と、前記絶縁層を内壁とする第2の貫通孔と、前記第2の貫通孔内に形成された第2の導電層と、を有することを特徴とする配線基板が提供される。
本発明の別の観点によれば、配線基板の製造方法であって、互いに対向する第1の主面と第2の主面とを備え導電性を有するコア基板に、第1の貫通孔を形成する工程と、前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層を形成する工程と、前記第1の導電層を電源供給層とした電着法により、前記第1の主面から前記第2の主面に繋がる第2の貫通孔が形成されるように、前記第1の導電層上に絶縁層を形成する工程と、前記第2の貫通孔内に第2の導電層を形成する工程と、を有することを特徴とする配線基板の製造方法が提供される。
本発明によれば、導電性を有するコア基板を備えた配線基板であって、当該コア基板と、貫通孔に形成された導電層との間を確実に絶縁すると共に、貫通孔の狭ピッチ化を実現することができる配線基板及びその製造方法を提供することができる。
以下、本発明の実施の形態について説明する。
最初に、説明の便宜上、基材(コア基板)にカーボン繊維を使用した配線基板の製造方法の一例を、図1乃至図8を用いて説明する。
まず、カーボン繊維(炭素繊維)材にエポキシ樹脂等の樹脂材料を含浸させてなる強化樹脂のプリプレグ1a乃至1eを5枚用意し(図1(a)参照)、これらのプリプレグを真空プレスにより圧着させてコア基板1を形成する(図1(b)参照)。次いで、コア基板1に、クリアランスホール2をドリル加工又はレーザ加工等により形成する(図1(c)参照)。
しかる後、印刷法等により、クリアランスホール2内に、エポキシ樹脂等の絶縁樹脂3aを充填し埋め込む(図1(d)参照)。絶縁樹脂3aにより、コア基板1とクリアランスホール2とは絶縁される。
次に、コア基板1の表面及び裏面とクリアランスホール2に埋め込まれた絶縁樹脂3a上に絶縁樹脂3bを形成した後に、箔状の銅(Cu)層4を積層形成する(図2(e)参照)。次いで、クリアランスホール2と略同心状に、クリアランスホール2の径よりも小さい径のスルーホール5をドリル加工又はレーザ加工法等により貫通形成する(図2(f)参照)。
しかる後、箔状の銅(Cu)層4(図2(e)参照)上及びスルーホール5の内壁面上に、無電解めっき処理により銅(Cu)層4を積層形成し(図2(g)参照)、次いで、電解めっき処理により、導電層たる銅(Cu)層4を更に積層形成する(図3(h)参照)。
次に、印刷法等により、スルーホール5内に、エポキシ樹脂等の絶縁樹脂3cを充填し埋め込み(図3(i)参照)、更に、銅(Cu)層4及びスルーホール5に埋め込まれた絶縁樹脂3c上に、銅(Cu)層4’を積層形成する(図3(j)参照)。
しかる後、銅(Cu)層4’上であって、スルーホール5(図2(g)参照)、絶縁樹脂3a、及びコア基板1を含む箇所上に、感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト6をラミネートし、露光及び現像により、所定箇所を露出させたレジストパターンを形成する(図4(k)参照)。次に、ドライフィルムレジスト6が形成されていない箇所の銅(Cu)層4及び4’をエッチングし(図4(l)参照)、ドライフィルムレジスト6を剥離する(図4(m)参照)。
次に、ビルドアッププロセスを施す。即ち、図4(l)に示すエッチング処理により露出した絶縁樹脂3b上及び銅(Cu)層4’上に、絶縁樹脂3dを積層形成し(図5(n)参照)、銅(Cu)層4’の所定の箇所上に形成された絶縁樹脂3dにレーザドリリングにより、銅(Cu)層4’を部分的に露出する凹部7を形成する(図5(o)参照)。そして、絶縁樹脂3d上及び凹部7内に、無電解めっき処理により銅(Cu)シード層4aを形成する(図5(p)参照)。
しかる後、銅(Cu)シード層4a上であって、凹部7が形成されている箇所を除く箇所に、感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト6をラミネートし、露光及び現像により、所定箇所を露出させたレジストパターンを形成する(図6(q)参照)。次に、ドライフィルムレジスト6が形成されていない箇所に、電解めっき処理により所定の厚さを有する銅(Cu)層4bを形成する。
次いで、ドライフィルムレジスト6を剥離し(図7(s)参照)、ドライフィルムレジスト6の直下に形成されている銅(Cu)シード層4aをエッチングにより除去する(図7(t)参照)。
次に、図5(n)乃至図7(t)に示す工程を必要な層数分(図7(u)に示す例では2回)繰り返し、最表層の絶縁樹脂3d上であって銅(Cu)層4bが形成されている箇所を除く箇所に、ソルダーレジスト層(絶縁樹脂膜)7が形成される。ソルダーレジストは、エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなる。
最後に、電極を構成する銅(Cu)層4bの露出している表面に、ニッケル(Ni)層8、金(Au)層9を、この順にめっき処理により形成する。このようにして、カーボン繊維(炭素繊維)材を用いた樹脂をコア基板1として採用した多層配線基板10が形成される。
上述のように、コア基板1を構成するカーボン繊維(炭素繊維)材を用いた樹脂は、ガラスエポキシ樹脂基板の基材(コア基板)として用いられるガラス布に比し熱膨張率は低いものの、導電性を有しているため、コア基板1に形成されたスルーホール5内に形成された導電層である銅(Cu)層4等の配線と、当該コア基板1との間を確実に絶縁する必要がある。
しかしながら、印刷法により絶縁樹脂3をクリアランスホール2を埋め込む工程(図1(d)参照)では、クリアランスホール2を埋め込む絶縁樹脂3の充填量が不足し、クリアランスホール2を確実に充填できないおそれがある。また、クリアランスホール2に埋め込まれた絶縁樹脂3中に、ボイド又はクラック等が発生するおそれがある。この結果、導電性を有するコア基板1と導電層である銅(Cu)層4とが短絡してしまうおそれがある。
また、従来の配線基板10においては、図1(c)乃至図3(h)に示すように、隣接するスルーホールとのクリアランス用にクリアランスホール2を形成し、当該クリアランスホール2に絶縁樹脂3を充填して絶縁処理を行い、次いで、絶縁樹脂3内にスルーホール5を形成し、当該スルーホール5の内壁に導電層である銅(Cu)層4を形成している。即ち、従来の配線基板10においては、スルーホール5よりも十分に大きなクリアランスホール2の形成が必須であるため、スルーホール5の狭ピッチ化を図ることが困難である。
更に、絶縁樹脂3として用いられるエポキシ樹脂は、安価で汎用性が高いものの熱膨張係数が高いため、無機フィラーを混合して熱膨張係数の低減を図ったとしても、熱膨張係数は約40ppm/℃以上となり、絶縁樹脂3としてエポキシ樹脂を用いる場合、配線基板の熱膨張係数を十分に低減することは困難である。
そこで、以下に、上述の問題点を解消させることが可能な例を示す。
まず、本発明の実施の形態に係る配線基板の基本構造について説明する。次いで、本発明の実施の形態に係る多層配線基板の製造方法および構造について説明し、最後に、本出願の発明者による本発明の実施の形態に係る多層配線基板の製造方法の実施例について説明する。
1.本発明の実施の形態に係る配線基板の基本構造
図9に、本発明の実施の形態に係る配線基板の基本構造を示す。
図9を参照するに、本発明の実施の形態に係る配線基板20は、コア基板21と、第1の絶縁層22a及び第2の絶縁層22bと、直径がDであるクリアランスホールと、第1の導電層24と、第3の絶縁層25と、第2の導電層26と、第1の電極部27a及び第2の電極部27bと、第4の絶縁層28a及び28b等から大略構成される。
平板状のコア基板21は、導電性を有するカーボン繊維(炭素繊維)材にエポキシ系樹脂組成物を含浸させてなるプリプレグを複数積層して圧着して形成される。コア基板21は、例えば、厚さが約0.2mmのカーボン繊維(炭素繊維)材にエポキシ系樹脂組成物を含浸させてなるプリプレグを5枚積層し圧着して形成される。
カーボン繊維材としては、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロス若しくはカーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容するエポキシ系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率の低減が図られている。但し、コア基板21に含まれる導電性を有する材料として、上述のカーボン繊維のほかに、カーボンナノチューブ、インバー、42アロイ(Fe−42%Ni)を用いてもよい。
コア基板21の表面(第1の主面)には第1の絶縁層22aが形成されており、コア基板21の裏面(第2の主面)には第2の絶縁層22bが形成されている。第1の絶縁層2及び第2の絶縁層22bは、例えばエポキシ系樹脂から成る。第1の絶縁層22a及び第2の絶縁層22bが特許請求の範囲に記載の絶縁部に相当する。
コア基板21と、第1の絶縁層22a及び第2の絶縁層22bとを貫通するように直径Dを有するクリアランスホール(第1の貫通孔)が形成されている。クリアランスホールの形成数は、配線レイアウト等に因るが、具体的には、例えば約1000個のクリアランスホールを形成してもよい。また、クリアランスホールの直径Dを、例えば0.5mmに設定してもよい。
クリアランスホールの内壁面の略全面と、第1の絶縁層22a及び第2の絶縁層22b上であってクリアランスホールの周辺には、銅(Cu)から成る第1の導電層24が、めっき処理により形成されている。上述のようにコア基板21を構成する材料はカーボン繊維(炭素繊維)を含むため、コア基板21の表面やクリアランスホールの内壁面に微小の凹凸が形成されてしまうため、第1の導電層24を確実に設けるべく、クリアランスホールの内壁面においては、その略全面に第1の導電層24が形成されている。
クリアランスホールの内壁面と、第1の絶縁層22a及び第2の絶縁層22b上であってクリアランスホールの周辺とに一体的に形成された第1の導電層24上には、電着樹脂膜から成る第3の絶縁層25が形成されている。また、第3の絶縁層25は、第1の絶縁層22a及び第2の絶縁層22b上における第1の導電層24の端部上にも形成されている。第3の絶縁層25が特許請求の範囲に記載の絶縁層に相当する。
第3の絶縁層25は、例えばエポキシ系樹脂又はポリイミド系樹脂等から成り、電着法により形成されている。第3の絶縁層25の形成に電着法が用いられているため、第3の絶縁層25の膜厚を薄く且つ均一にすることができ、当該膜厚を、例えば約15μm乃至25μmに設定することができる。従って、コア基板21に形成されたクリアランスホールの径を、小さくすることができる。
また、第3の絶縁層25には、クリアランスホールと略同心状に、クリアランスホールの直径Dよりも小さい直径Dのスルーホール(第2の貫通孔)が貫通形成されている。スルーホールの直径Dを、例えば0.2mmに設定することができる。このように、クリアランスホールの直径Dを、スルーホールの直径Dと略同等の大きさにすることができ、スルーホールの狭ピッチ化を実現することができる。
なお、第3の絶縁層25は、電着法以外に蒸着法を用いて形成してもよく、この場合、第3の絶縁層25を構成する材料としてポリパラキシリレン系樹脂を用いることができる。蒸着法を用いることにより、電着法よりも均一に第3の絶縁層25を形成することができる。
スルーホール内における第3の絶縁層25上には、例えば銅(Cu)から成る第2の導電層26が、めっき処理により形成されている。なお、スルーホールにおいて、第2の導電層26よりも内側部分には、絶縁樹脂又は導電層が設けられていてもよく、或いは、空洞であってもよい。
そして、スルーホールの開口部の周辺に位置する第3の絶縁層25と第2の導電層26の端部とには、例えば銅(Cu)から成る第1の電極部27a及び第2の電極部27bが形成されており、第1の電極部27a及び第2の電極部27bは、第2の導電層26に接続している。よって、第1の電極部27aと第2の電極部27bとは、第2の導電層26を介して互いに電気的に接続されている。
クリアランスホールの内壁面と、第1の絶縁層22a及び第2の絶縁層22b上であってクリアランスホールの周辺とに一体的に形成された第1の導電層24上には、第3の絶縁層25が形成されているため、導電性を有するコア基材21と第2の導電層26とを、確実に絶縁することができる。更に、上述のように、クリアランスホールの直径Dを、スルーホールの直径Dと略同等の大きさにすることができ、スルーホールの狭ピッチ化を実現することができる。
なお、第1の導電層24と第1の電極部27a及び第2の電極部27bとの間には、第3の絶縁層25が設けられているため、第1の導電層24と第1の電極部27a及び第2の電極部27bとの短絡は防止される。
また、第1の絶縁層22a及び第2の絶縁層22b上であって、第3の絶縁層25の外側には、上面が第1の絶縁層22a及び第2の絶縁層22bの上面と同一平面となるように、エポキシ系樹脂等から成る第4の絶縁層28a及び28bが形成されている。
このように、図9に示す例によれば、クリアランスホールの内壁面と、第1の絶縁層22a及び第2の絶縁層22b上であってクリアランスホールの周辺とに一体的に形成された第1の導電層24上に、第3の絶縁層25が形成されている。そのため、導電性を有するコア基材21と第2の導電層26とを、確実に絶縁することができる。
特に、第3の絶縁層25は、電着法により第1の導電層24上に形成されているため、第3の絶縁層の膜厚を薄く且つ均一にすることができ、よって、コア基板21に形成されたクリアランスホールの径を、小さくすることができる。
また、クリアランスホールの直径Dを、クリアランスホールと略同心状に貫通形成されているスルーホールの直径Dと略同等の大きさにすることができるため、スルーホールの狭ピッチ化を実現することができ、高密度で信頼性の高い配線基板20を提供することができる。
なお、上述の例では、コア基板21の上面上と下面上において、第1の絶縁層22a及び第2の絶縁層22bを介して第1の導電層24と第3の絶縁層25の端部とが位置しているが、第1の絶縁層22a及び第2の絶縁層22bを介することなく、コア基板21の上面上と下面上に直接第1の導電層24と第3の絶縁層25の端部とが位置していてもよい。
ところで、図9に示す例では、スルーホールの開口部の周辺に位置する第3の絶縁層25と第2の導電層26の端部とに、第1の電極部27a及び第2の電極部27bが形成されているが、本発明はかかる例に限定されず、図10に示す例の構造に本発明を適用することができる。なお、図10において、図9に示す箇所と同じ箇所には同じ符号を付してその詳細な説明を省略する。
図10に示す配線基板30では、第3の絶縁層25のうち、第1の絶縁層22a及び第2の絶縁層22b上に位置している箇所全部と、第2の導電層26の端部とを含む部分に、第1の電極部27a’及び第2の電極部27b’が形成されている。即ち、第1の電極部27a’及び第2の電極部27b’の幅は、図9に示す第1の電極部27a及び第2の電極部27bの幅よりも大きく設定されている。そして、第1の電極部27a’及び第2の電極部27b’は、第2の導電層26に接続している。
また、図9に示す例では、第1の導電層24及び第3の絶縁層25は略コの字型の断面を有し、第2の導電層26は、略直線状の断面を有する。しかしながら、本発明はかかる例に限定されず、図11に示す例の構造に本発明を適用することができる。なお、図11において、図9に示す箇所と同じ箇所には同じ符号を付してその詳細な説明を省略する。
図11に示す配線基板50では、クリアランスホールの、第1の絶縁層22a’及び第2の絶縁層22b’における直径は、コア基板21から離れれば離れるほど、コア基板21内における直径Dよりも大きくなるように設定されている。また、スルーホールの、第1の絶縁層22a’及び第2の絶縁層22b’における直径は、コア基板21から離れれば離れるほど、コア基板21内における直径DTよりも大きくなるように設定されている。
そして、かかるクリアランスホールのテーパ形状に沿って第1の導電層24’が形成され、第3の絶縁層25’は第1の導電層24’の形状に沿った形状を有して第1の導電層24’上に形成され、第2の導電層26’は第3の絶縁層25’の形状に沿った形状有して第3の絶縁層25’に形成されている。
即ち、図11において点線Aで囲んだ部分に示されるように、第1の絶縁層22a’及び第2の絶縁層22b’が設けられている箇所における第1の導電層24’、第3の絶縁層25’及び第2の導電層26’は、略曲線状に形成されており、更に、第1の絶縁層22a’及び第2の絶縁層22b’が設けられている箇所における第1の導電層24’、第3の絶縁層25’及び第2の導電層26’の厚さは、クリアランスホール及びスルーホールにおける第1の導電層24’、第3の絶縁層25’及び第2の導電層26’の厚さよりも大きく設定されている。
図9に示す配線基板20において、第1の導電層24と第1の電極部27a及び第2の電極部27bとの間には、第3の絶縁層25が設けられているため、第1の導電層24と第1の電極部27a及び第2の電極部27bとの短絡は防止されるが、図11において点線Aで囲んだ部分の構造を設けることにより、図11において矢印Bで示す箇所における第1の導電層24と第2の導電層26’との短絡を確実に防止することができる。即ち、第1の絶縁層22a’及び第2の絶縁層22b’におけるクリアランスホールの開口外縁部分における第1の導電層24と第2の導電層26’との短絡を更に確実に防止することができ、絶縁信頼性の向上を図ることができる。
2.本発明の実施の形態に係る配線基板の製造方法
次に、本発明の実施の形態に係る配線基板の製造方法について説明する。以下では、図12乃至図19を参照して、本発明の実施の形態に係る配線基板として多層配線基板を例に挙げて、当該方法について説明する。
まず、カーボン繊維(炭素繊維)材にエポキシ樹脂等の樹脂材料を含浸させて成り、厚さが例えば約0.2mmの強化樹脂のプリプレグ61a乃至61eを5枚用意する(図12(a)参照)。そして、これらのプリプレグを真空プレスにより圧着させてコア基板61を形成する(図12(b)参照)。
カーボン繊維材としては、例えば、カーボン繊維を束ねたカーボン繊維糸により織られ、面広がり方向に展延するように配向されたカーボン繊維クロスを用いることができる。或いは、カーボン繊維メッシュ又はカーボン繊維不織布を用いることができる。カーボン繊維材を包容するエポキシ系樹脂組成物には、アルミナフィラー、窒化アルミニウムフィラー、シリカフィラー等の無機フィラーが混合され、熱膨張率の低減が図られている。但し、コア基板61に含まれる導電性を有する材料として、上述のカーボン繊維のほかに、カーボンナノチューブ、インバー、42アロイ(Fe−42%Ni)を用いてもよい。
次いで、コア基板61に、どの箇所においても均一な直径Dを有するクリアランスホール(第1の貫通孔)62をドリル加工又はレーザ加工法等により貫通形成する(図12(c)参照)。クリアランスホール62の形成数は、配線レイアウト等に因るが、具体的には、例えば約1000個のクリアランスホール62を形成してもよい。また、クリアランスホール62の直径Dを、例えば0.5mmに設定することができる。
しかる後、クリアランスホール62が形成されたコア基板61の全面に、無電解めっき処理により銅(Cu)から成る第1の導電層63を形成する(図12(d)参照)。上述のようにコア基板61を構成する材料はカーボン繊維(炭素繊維)を含むため、コア基板61の表面やクリアランスホール62の内壁面に微小の凹凸が形成されてしまうおそれがあるため、無電解めっき処理により銅(Cu)から成る第1の導電層63を確実に設けるべく、クリアランスホール62の内壁面においては、その略全面に第1の導電層63が形成される。
次に、第1の導電層63のうち、不要な箇所を取り除くべく、第1の導電層63が形成されたコア基板61の表面・裏面上に感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト64をラミネートし、露光及び現像により、前記不要な箇所を露出させたレジストパターンを形成する(図13(e)参照)。そして、ドライフィルムレジスト64が形成されていない箇所における第1の導電層63をエッチングし(図13(f)参照)、次いで、ドライフィルムレジスト64を剥離する(図13(g)参照)。
しかる後、クリアランスホール62の内壁面上と、コア基板61の表面・裏面に選択的に形成された第1の導電層63上と、コア基板61上における第1の導電層63の端部上とに、図9に示す第3の絶縁層25及び特許請求の範囲に記載の絶縁層に相当する電着樹脂膜65を形成する(図14(h)参照)。電着樹脂膜65は、例えばポリイミド系樹脂等から成り、電着法により形成される。
より具体的には、コア基板61において、第1の導電層63が露出した部分を電源供給層として結線して直流電源を接続し、ポリイミド電着液中に、コア基板61を浸漬する。コア基板61をポリイミド電着液中に浸漬した状態で、定電圧法により通電を行い、ポリイミド樹脂を第1の導電層63に被着させて、所定の乾燥処理を段階的に行う。その結果、膜厚が均一であって且つ膜厚が約15μm乃至25μmである電着樹脂膜65が第1の導電層63上に形成される。
このように電着樹脂膜65の膜厚は薄く、電着樹脂膜65の形成と同時に、電着樹脂膜65を壁面とするスルーホール(第2の貫通孔)66がクリアランスホール62(図12(c)(d)参照)内に形成される。具体的には、クリアランスホール62と略同心状に、クリアランスホール62の直径Dよりも小さい直径Dのスルーホール66が形成される。スルーホール66の直径Dを、例えば0.2mmに設定することができる。このように、クリアランスホール62の直径Dを、スルーホール66の直径Dと略同等の大きさにすることができ、スルーホール66の狭ピッチ化を実現することができる。
なお、電着樹脂膜65を構成する材料としてエポキシ系樹脂を用いることもできる。また、電着樹脂膜65は、電着法以外に蒸着法を用いて形成してもよく、この場合、ポリパラキシリレン系樹脂を用いることができる。蒸着法を用いることにより、電着法よりも均一に樹脂膜を形成することができる。
次に、電着樹脂膜65の全面上に、無電解めっき処理により銅(Cu)シード層67を形成する(図14(i)参照)。
しかる後、銅(Cu)シード層67上であって、スルーホール66が形成されている箇所及びその近傍を除く箇所に、感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト68をラミネートし、露光及び現像により、所定箇所を露出させたレジストパターンを形成する(図14(j)参照)。
次に、ドライフィルムレジスト68が形成されていない箇所に、電解めっき処理により所定の厚さを有する銅(Cu)層69を形成し、スルーホール66を埋め込む(図15(k)参照)。図14(h)に示す工程において、スルーホール66の外周部分を構成する電着樹脂膜65が形成されているため、スルーホール66内に埋め込まれた銅(Cu)層とコア基板61との間は確実に絶縁されている。
次いで、ドライフィルムレジスト68を剥離し(図15(l)参照)、ドライフィルムレジスト68の直下に形成されている銅(Cu)シード層67をエッチングにより除去する(図15(m)参照)。
次に、ビルドアッププロセスを施す。即ち、図15(l)に示すエッチング処理により露出した電着樹脂膜65b上、銅(Cu)層69、及びコア基板61上に、図9に示す第4の絶縁層28に相当する絶縁樹脂70を積層形成し(図16(n)参照)、銅(Cu)層69の所定の箇所上に形成された絶縁樹脂70にレーザドリリングにより、銅(Cu)層69を部分的に露出する凹部71を形成する(図16(o)参照)。そして、絶縁樹脂70上及び凹部71内に、無電解めっき処理により銅(Cu)シード層72を形成する(図16(p)参照)。
しかる後、銅(Cu)シード層72上であって、凹部71が形成されている箇所を除く箇所に、感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト73をラミネートし、露光及び現像により、所定箇所を露出させたレジストパターンを形成する(図17(q)参照)。次に、ドライフィルムレジスト73が形成されていない箇所に、電解めっき処理により所定の厚さを有する銅(Cu)層74を形成する(図17(r)参照)。
次いで、ドライフィルムレジスト73を剥離し(図18(s)参照)、ドライフィルムレジスト6の直下に形成されている銅(Cu)シード層72をエッチングにより除去する(図18(t)参照)。
次に、図16(n)乃至図18(t)に示す工程を必要な層数分(図18(u)に示す例では2回)繰り返し、最表層の絶縁樹脂70上であって銅(Cu)層74が形成されている箇所を除く箇所に、ソルダーレジスト層(絶縁樹脂膜)75を形成する。ソルダーレジストは、エポキシ系、アクリル系、ポリイミド系等の樹脂又はこれらの混合樹脂等からなる。
最後に、電極を構成する銅(Cu)層74の露出している表面に、ニッケル(Ni)層76、金(Au)層77を、この順にめっき処理により形成する。
このようにして、図19に示すクリアランスホール62(図12(c)(d)参照)の内壁面とコア基板61上であってクリアランスホール62の周辺とに一体的に形成された第1の導電層63上に、電着樹脂膜65が電着法により形成されて成る多層配線基板80が形成される。
ところで、上述の図12乃至図19に示す態様にあっては、スルーホール66内が銅(Cu)層69により埋め込まれているが、スルーホール66内に絶縁樹脂を形成してもよい。また、図14(j)に示す工程で形成されるレジストパターン68の形状を異ならしめることによって、電着樹脂膜65上における銅(Cu)層69の幅を簡易に異ならしめることができる。具体的には、図14(i)に示す工程を行った後に、図14(j)乃至図15(m)に示す工程の代わりに、図20乃至図21に示す工程を行うことができる。
図14(i)に示す工程を行った後に、無電解めっき処理により形成された銅(Cu)シード層67(図14(i)参照)をシード層として、電解めっき処理により所定の厚さを有する銅(Cu)層85を形成する(図20(a)参照)。
次いで、スルーホール66内に、エポキシ樹脂等の絶縁樹脂から成る絶縁樹脂層86を充填し、スルーホール66を埋め込み(図20(b)参照)、更に、銅(Cu)層85上に、めっき処理により銅(Cu)層87を形成する。
しかる後、スルーホール66が形成された箇所及びその周辺を除く箇所における銅(Cu)層85及び銅(Cu)層87を取り除くべく、銅(Cu)層87の上に感光性樹脂をフィルム化したエッチングレジストであるドライフィルムレジスト88をラミネートし、露光及び現像により、前記不要な箇所を露出させたレジストパターンを形成する(図21(d)参照)。ここでは、ラミネートされたレジスト88の幅が、図14(j)に示す工程でレジスト68が設けられていない箇所の幅よりも長くなるように設定されている。
次に、ドライフィルムレジスト88が形成されていない箇所における銅(Cu)層85及び銅(Cu)層87をエッチングし(図21(e)参照)、次いで、ドライフィルムレジスト88を剥離する(図21(f)参照)。
次いで、図16乃至図19に示す工程を行い、スルーホール66内に絶縁樹脂層86が形成され、電着樹脂膜65上における銅(Cu)層85及び銅(Cu)層87の幅が、図19に示す銅(Cu)層69の幅よりも長い多層配線基板を簡易に形成することができる。
ところで、上述の図12(c)に示す工程においては、コア基板61に、どの箇所においても均一な直径Dを有するクリアランスホール62を貫通形成しているが、図22又は図23に示す方法を用いることにより、少なくともコア基板61の上面及び下面部分においてテーパ形状を有するクリアランスホールを形成し、図11に示す構造、即ち、テーパ形状のクリアランスホール上に、クリアランスホールの形状に沿って第1の導電層を形成する。次に、第1の導電層の形状に沿って電着樹脂膜を形成し、電着樹脂膜の形状に沿って銅(Cu)層を形成することができる。なお、図12(c)では2つのクリアランスホール62が描かれているが、図22及び図23では、便宜上1つのクリアランスホールのみ描いている。
テーパ形状を有するクリアランスホールの形成にあっては、図12(a)及び図12(b)に示す工程によりコア基板61を形成した後に、図22(a)に示すように、先端が鈍角を有するリーディングドリル90を用いて、コア基板21の両面にテーパ形状を有する凹部91を形成する。凹部91は、リーディングドリル90の先端に対応した形状、即ち、コア基板21の表面からコア基板21の中心に向かって先細る形状を有する。
次に、図22(b)に示すように、リーディングドリル90よりも幅の狭いドリル92を用いて、凹部91に、コア基板91を貫通するクリアランスホール62’を形成する。その結果、クリアランスホール62’は、コア基板61の上面及び下面からコア基板61の中心側に向かって直径が小さくなるテーパ形状がコア基板61の上面及び下面部分に形成されてなる形状を有する。
或いは、図12(a)及び図12(b)に示す工程によりコア基板61を形成した後に、図23(a)に示すように、コア基板21の一方の面に、YAGレーザを非線形結晶で波長変換を行ったレーザ紫外線(UV)−YAGレーザ93を照射し、コア基板21に略V字状に溝部94を形成する。このときのUV−YAGレーザ93の照射条件を、例えば、波長を約355nm、出力を約5Wに設定してもよい。
次に、図23(b)に示すように、コア基板21の他方の面に、上述のUV−YAGレーザ93を照射する。このときのUV−YAGレーザ93の照射条件を、例えば、波長を約355nm、出力を約5Wに設定してもよい。
その結果、コア基板61の上面及び下面からコア基板61の中心側に向かって直径が小さくなるテーパ形状がコア基板61の上面及び下面部分に形成されたクリアランスホール62”がコア基板21内に貫通形成される
次に、図22又は図23の工程を経てクリアランスホール62’又は62”が形成されたコア基板61に、図12(d)乃至図19に示す工程を施す。その結果、テーパ形状のクリアランスホール62’又は62”上に、クリアランスホール62’又は62”の形状に沿った第1の導電層63が形成され、第1の導電層63の形状に沿った電着樹脂膜65が形成され、電着樹脂膜65の形状に沿った銅(Cu)層69が形成されてなる多層配線基板を形成することができる。
即ち、上述のテーパ形状部分において、第1の導電層63、電着樹脂膜62及び銅(Cu)層69を、当該テーパ形状に沿った略曲線状に形成することができ、当該テーパ形状における第1の導電層63、電着樹脂膜62及び銅(Cu)層69の厚さを、クリアランスホール及びスルーホールにおける第1の導電層63、電着樹脂膜62及び銅(Cu)層69の厚さよりも大きくすることができる。よって、クリアランスホールの開口外縁部分における第1の導電層63と銅(Cu)層69との短絡を更に確実に防止することができ、絶縁信頼性の向上を図ることができる多層配線基板を形成することができる。
ところで、本出願の発明者は、以下の方法を用いて、本発明の実施の形態に係る多層配線基板を製造した。
まず、厚さが0.2mmのカーボンファイバシートとエポキシ系樹脂組成物とを複合化してなるプリプレグを5枚積層し、更に、その外側に、ガラス/エポキシプリプレグを1枚ずつ積層し、圧着させて成る厚さが1.0mmの導電性コア基板を用意した。なお、カーボンファイバシートを包容するエポキシ系樹脂組成物には、組成物全体の10wt%のアルミナフィラーと、組成物全体の10wt%のシリカフィラーとを混合した樹脂を用いた。上記材料により構成された導電性コア基板の平均熱膨張率は、約25乃至200℃の温度範囲において、面方向が2ppm/℃、厚さ方向が80ppm/℃であった。
このような導電性コア基材に、直径0.5mmのクリアランスホールを約1000個形成し、これに無電解銅(Cu)めっき膜及び電解銅(Cu)めっき膜を形成した。
次に、銅(Cu)めっき膜上に、電着法により絶縁層を形成した。具体的には、銅(Cu)めっき膜を結線して直流電源を接続した導電性コア基板を、ステンレス製の容器を満たすポリイミド電着液中に浸漬した。導電性コア基板をポリイミド電着液に浸漬した状態で、定電圧法により100V、10クーロンの条件で120秒間通電し、ポリイミド樹脂を銅(Cu)めっき膜に被着させた。この後、ポリイミド樹脂が被着した導電性コア基板に対して、温度を90℃に設定して30分間乾燥処理をし、更に、温度を180℃に設定して30分間乾燥処理を順次段階的に行った。この結果、平均膜厚が20μmのポリイミド膜よりなる絶縁層を形成した。
電着法により形成された絶縁層に、基板の表裏を電気的に導通するスルーホールを形成した。そして、スルーホールの内壁部分に無電解銅(Cu)めっきを形成し、これをスルーホールにおけるめっきシード層とした。更に、電解銅(Cu)めっきにより、スルーホール内に銅(Cu)めっき膜を形成した。これをサブトラクティブ法によりパターニングし、多層配線基板のコアとなる部分を完成させた。
次に、上記構造の表裏にエポキシ樹脂シートをラミネートして硬化し、レーザ加工でビア孔を形成し、ビア孔にセミアディティブ法により配線を形成した。これを順次繰り返して、片側に3層、両面で6層のビルドアップ配線を形成し、本発明の実施の形態に係る多層配線基板を完成させた。
このように、本出願の発明者は、上述の実施例により、導電性コア基板のクリアランスホールの内壁面に膜状の絶縁層である電着樹脂膜が形成されるので、導電性コア基板と配線との間を確実に絶縁することができ、信頼性の高い多層配線基板を提供することができることが分かった。
また、電着樹脂膜は、電着法により銅(Cu)めっき上に形成されているため、電着樹脂膜の膜厚を薄く且つ均一にすることができ、よって、コア基板に形成されたクリアランスホールの径を、小さくすることができることが分かった。
更に、クリアランスホールの直径を、クリアランスホールと略同心状に貫通形成されているスルーホールの直径と略同等の大きさにすることができるため、スルーホールの狭ピッチ化を実現することができ、高密度で信頼性の高い多層配線基板を提供することができることが分かった。
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の項を開示する。
(付記1)
互いに対向する第1の主面と第2の主面とを備え、導電性を有するコア基板と、
前記コア基板を貫通する第1の貫通孔と、
前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層と、
前記第1の導電層上に形成された絶縁層と、
前記絶縁層を内壁とする第2の貫通孔と、
前記第2の貫通孔内に形成された第2の導電層と、
を有することを特徴とする配線基板。
(付記2)
付記1記載の配線基板であって、
前記絶縁層は、前記第1の貫通孔の内壁面を覆う部分と、前記第1の貫通孔の周辺を覆う部分とが一体的に形成されていることを特徴とする配線基板。
(付記3)
付記1又は2記載の配線基板であって、
前記絶縁層は、前記第1の導電層の端部を覆うことを特徴とする配線基板。
(付記4)
付記1乃至3いずれか一項記載の配線基板であって、
前記第1の導電層及び前記絶縁層は略コの字型の断面を有することを特徴とする配線基板。
(付記5)
付記1乃至3いずれか一項記載の配線基板であって、
前記第1の貫通孔はテーパ形状が形成された箇所を含み、
前記第1の貫通孔の当該テーパ形状に沿って前記第1の導電層が形成され、
前記絶縁層は、前記第1の導電層の形状に沿った形状を有して前記第1の導電層上に形成されていることを特徴とする配線基板。
(付記6)
付記5記載の配線基板であって、
前記第1の導電層、前記第2の導電層及び前記絶縁層は、略曲線状に形成された箇所を含み、
前記テーパ形状が形成された箇所における前記絶縁層の厚さは、他の箇所における前記絶縁層の厚さよりも厚いことを特徴とする配線基板。
(付記7)
付記1乃至6いずれか一項記載の配線基板であって、
前記第2の導電層は、前記絶縁層と接していることを特徴とする配線基板。
(付記8)
付記1乃至7いずれか一項記載の配線基板であって、
前記第2の貫通孔は、前記第1の貫通孔の直径より小さい直径を有し、前記第1の貫通孔と略同心状に形成されていることを特徴とする配線基板。
(付記9)
付記1乃至8いずれか一項記載の配線基板であって、
前記第2の貫通孔の内部に樹脂が設けられていることを特徴とする配線基板。
(付記10)
付記1乃至9いずれか一項記載の配線基板であって、
前記第2の貫通孔の開口部上には電極部が設けられ、
前記電極部は前記第2の配線部に接続されていることを特徴とする配線基板。
(付記11)
付記1乃至10いずれか一項記載の配線基板であって、
前記コア基板と前記第1の導電層との間に絶縁部が形成されていることを特徴とする配線基板。
(付記12)
付記1乃至10いずれか一項記載の配線基板であって、
前記コア基材の構成材料は、炭素繊維、カーボンナノチューブ、インバー、及び42アロイから構成される群から選択される材料を含むことを特徴とする配線基板。
(付記13)
付記1乃至12いずれか一項記載の配線基板であって、
前記絶縁層は、電着樹脂膜であることを特徴とする配線基板。
(付記14)
付記13記載の配線基板であって、
前記絶縁層の構成材料は、エポキシ系樹脂又はポリイミド系樹脂を含むことを特徴とする配線基板。
(付記15)
配線基板の製造方法であって、
互いに対向する第1の主面と第2の主面とを備え導電性を有するコア基板に、第1の貫通孔を形成する工程と、
前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層を形成する工程と、
前記第1の導電層を電源供給層とした電着法により、前記第1の主面から前記第2の主面に繋がる第2の貫通孔が形成されるように、前記第1の導電層上に絶縁層を形成する工程と、
前記第2の貫通孔内に第2の導電層を形成する工程と、を有することを特徴とする配線基板の製造方法。
(付記16)
付記15記載の配線基板の製造方法であって、
前記第1の導電層を形成する工程において、無電解めっき処理により前記第1の導電層を形成することを特徴とする配線基板の製造方法。
(付記17)
付記15又は16記載の配線基板の製造方法であって、
前記第2の導電層を形成する工程において、導電性シード層を前記絶縁層上に形成し、前記導電性シード層をパターニングした後、前記導電性シード層と同じ材料からなる第2の導電層をめっきすることを特徴する配線基板の製造方法。
(付記18)
付記15乃至17いずれか一項記載の配線基板の製造方法であって、
前記第1の貫通孔を形成する工程において、ドリル加工により前記コア基板の前記第1の主面及び前記第2の主面にテーパ形状の凹部を形成した後、前記凹部の開口面の径よりも小さい径を有する前記第1の貫通孔を形成することを特徴する配線基板の製造方法。
(付記19)
付記15乃至17いずれか一項記載の配線基板の製造方法であって、
前記第1の貫通孔を形成する工程において、レーザ加工により、前記テーパ形状部分を有する前記第1の貫通孔を形成することを特徴とする配線基板の製造方法。
(付記20)
付記18又は19記載の配線基板の製造方法であって、
前記第1の導電層を形成する工程において、前記テーパ形状に沿って前記第1の導電層を形成し、
前記絶縁層を形成する工程において、前記第1の導電層の形状に沿った形状を有する前記絶縁層を前記第1の導電層上に形成することを特徴とする配線基板の製造方法。
従来の配線基板の製造方法を説明するための図(その1)である。 従来の配線基板の製造方法を説明するための図(その2)である。 従来の配線基板の製造方法を説明するための図(その3)である。 従来の配線基板の製造方法を説明するための図(その4)である。 従来の配線基板の製造方法を説明するための図(その5)である。 従来の配線基板の製造方法を説明するための図(その6)である。 従来の配線基板の製造方法を説明するための図(その7)である。 従来の配線基板の製造方法を説明するための図(その8)である。 本発明の実施の形態に係る配線基板の基本構造を示す断面図である。 図9に示す配線基板の変形例(その1)の構造を示す断面図である。 図9に示す配線基板の変形例(その2)の構造を示す断面図である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その1)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その2)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その3)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その4)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その5)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その6)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その7)である。 本発明の実施の形態に係る配線基板の製造方法を説明するための図(その8)である。 本発明の実施の形態に係る配線基板の製造方法の変形例1を説明するための図(その1)である。 本発明の実施の形態に係る配線基板の製造方法の変形例1を説明するための図(その2)である。 本発明の実施の形態に係る配線基板の製造方法の変形例2を説明するための図(その1)である。 本発明の実施の形態に係る配線基板の製造方法の変形例2を説明するための図(その2)である。
符号の説明
20、30、80 配線基板
21、61 コア基板
22a 第1の絶縁層
22b 第2の絶縁層
24、63 第1の導電層
25 第3の絶縁層
26 第2の導電層
27、74 電極
62 クリアランスホール
66 スルーホール
65 電着樹脂膜
69 銅層
90、92 ドリル
93 紫外線YAGレーザ

Claims (10)

  1. 互いに対向する第1の主面と第2の主面とを備え、導電性を有するコア基板と、
    前記コア基板を貫通する第1の貫通孔と、
    前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層と、
    前記第1の導電層上に形成された絶縁層と、
    前記絶縁層を内壁とする第2の貫通孔と、
    前記第2の貫通孔内に形成された第2の導電層と、
    を有することを特徴とする配線基板。
  2. 請求項1記載の配線基板であって、
    前記絶縁層は、前記第1の貫通孔の内壁面を覆う部分と、前記第1の貫通孔の周辺を覆う部分とが一体的に形成されていることを特徴とする配線基板。
  3. 請求項1又は2記載の配線基板であって、
    前記第1の貫通孔はテーパ形状が形成された箇所を含み、
    前記第1の貫通孔の当該テーパ形状に沿って前記第1の導電層が形成され、
    前記絶縁層は、前記第1の導電層の形状に沿った形状を有して前記第1の導電層上に形成されていることを特徴とする配線基板。
  4. 請求項3記載の配線基板であって、
    前記第1の導電層、前記第2の導電層及び前記絶縁層は、略曲線状に形成された箇所を含み、
    前記テーパ形状が形成された箇所における前記絶縁層の厚さは、他の箇所における前記絶縁層の厚さよりも厚いことを特徴とする配線基板。
  5. 請求項1乃至4いずれか一項記載の配線基板であって、
    前記絶縁層は、電着樹脂膜であることを特徴とする配線基板。
  6. 配線基板の製造方法であって、
    互いに対向する第1の主面と第2の主面とを備え導電性を有するコア基板に、第1の貫通孔を形成する工程と、
    前記第1の主面から前記第2の主面へ、前記第1の貫通孔を介して延在する第1の導電層を形成する工程と、
    前記第1の導電層を電源供給層とした電着法により、前記第1の主面から前記第2の主面に繋がる第2の貫通孔が形成されるように、前記第1の導電層上に絶縁層を形成する工程と、
    前記第2の貫通孔内に第2の導電層を形成する工程と、を有することを特徴とする配線基板の製造方法。
  7. 請求項6記載の配線基板の製造方法であって、
    前記第2の導電層を形成する工程において、導電性シード層を前記絶縁層上に形成し、前記導電性シード層をパターニングした後、前記導電性シード層と同じ材料からなる第2の導電層をめっきすることを特徴する配線基板の製造方法。
  8. 請求項6又は7記載の配線基板の製造方法であって、
    前記第1の貫通孔を形成する工程において、ドリル加工により前記コア基板の前記第1の主面及び前記第2の主面にテーパ形状の凹部を形成した後、前記凹部の開口面の径よりも小さい径を有する前記第1の貫通孔を形成することを特徴する配線基板の製造方法。
  9. 請求項6又は7記載の配線基板の製造方法であって、
    前記第1の貫通孔を形成する工程において、レーザ加工により、前記テーパ形状部分を有する前記第1の貫通孔を形成することを特徴とする配線基板の製造方法。
  10. 請求項8又は9記載の配線基板の製造方法であって、
    前記第1の導電層を形成する工程において、前記テーパ形状に沿って前記第1の導電層を形成し、
    前記絶縁層を形成する工程において、前記第1の導電層の形状に沿った形状を有する前記絶縁層を前記第1の導電層上に形成することを特徴とする配線基板の製造方法
JP2007321910A 2007-12-13 2007-12-13 配線基板及びその製造方法 Expired - Fee Related JP5125470B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007321910A JP5125470B2 (ja) 2007-12-13 2007-12-13 配線基板及びその製造方法
US12/331,113 US8178791B2 (en) 2007-12-13 2008-12-09 Wiring substrate including conductive core substrate, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007321910A JP5125470B2 (ja) 2007-12-13 2007-12-13 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2009147060A true JP2009147060A (ja) 2009-07-02
JP5125470B2 JP5125470B2 (ja) 2013-01-23

Family

ID=40917350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321910A Expired - Fee Related JP5125470B2 (ja) 2007-12-13 2007-12-13 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US8178791B2 (ja)
JP (1) JP5125470B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015432A1 (de) * 2009-08-03 2011-02-10 Robert Bosch Gmbh Sensorelement mit durchkontaktierloch
US8492902B2 (en) 2010-09-27 2013-07-23 Samsung Electronics Co., Ltd. Multi-layer TSV insulation and methods of fabricating the same
WO2023153754A1 (ko) * 2022-02-09 2023-08-17 삼성전자 주식회사 인터포저를 포함하는 전자 장치 및 그 제조 방법
WO2023189540A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 ガラス配線基板及びその製造方法、撮像装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101945537A (zh) * 2009-07-10 2011-01-12 英华达(上海)电子有限公司 一种具有过孔结构的印刷电路板及其制造方法
JP5644242B2 (ja) 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
CN102947931A (zh) * 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔(tpv)结构及其加工方法
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Tdk株式会社 多層配線板及び多層配線板の製造方法
JP5482546B2 (ja) * 2010-07-28 2014-05-07 富士通株式会社 プリント配線板、プリント配線板の製造方法及び電子機器
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
JP2012191155A (ja) * 2011-02-22 2012-10-04 Yazaki Corp 配線板、および、その製造方法
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
KR101388849B1 (ko) * 2012-05-31 2014-04-23 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
US9478472B2 (en) * 2014-05-19 2016-10-25 Dyi-chung Hu Substrate components for packaging IC chips and electronic device packages of the same
US9913382B2 (en) * 2015-04-23 2018-03-06 Viasystems Technologies Corp. L.L.C. Method for anchoring a conductive cap on a filled via in a printed circuit board and printed circuit board with an anchored conductive cap
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN111511102B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 在通孔中具有符合最小距离设计原则的桥结构的部件承载件
TWI696868B (zh) * 2019-05-21 2020-06-21 友達光電股份有限公司 顯示面板及顯示面板製作方法
CN114501800A (zh) * 2020-10-27 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板的制作方法及电路板
US20230063808A1 (en) * 2021-09-02 2023-03-02 Apple Inc. Coaxial via shielded interposer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103898A (ja) * 1987-10-16 1989-04-20 Seiko Keiyo Kogyo Kk プリント配線板
JPH10326971A (ja) * 1997-05-26 1998-12-08 Ngk Spark Plug Co Ltd プリント配線板
JP2004140216A (ja) * 2002-10-18 2004-05-13 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法
JP2005167131A (ja) * 2003-12-05 2005-06-23 Suzuki Sogyo Co Ltd 高熱伝導性プリント配線板
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107391A (ja) * 1996-09-30 1998-04-24 O K Print:Kk 配線基板および配線基板用基材
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
JP2000133942A (ja) 1998-10-28 2000-05-12 Hitachi Ltd 多層プリント配線板
JP2000236167A (ja) 1998-12-16 2000-08-29 Dainippon Printing Co Ltd 配線板とその製造方法および配線板の製造に用いる転写用原版
JP2002084072A (ja) 2000-09-06 2002-03-22 Dainippon Printing Co Ltd 電子部品およびその製造法
JP2002100869A (ja) 2000-09-22 2002-04-05 Meiko:Kk 回路基板、それを用いた多層回路基板、およびそれらの製造方法
JP2006128355A (ja) 2004-10-28 2006-05-18 Canon Inc シリコン半導体基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103898A (ja) * 1987-10-16 1989-04-20 Seiko Keiyo Kogyo Kk プリント配線板
JPH10326971A (ja) * 1997-05-26 1998-12-08 Ngk Spark Plug Co Ltd プリント配線板
JP2004140216A (ja) * 2002-10-18 2004-05-13 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2004349653A (ja) * 2003-05-26 2004-12-09 Fujitsu Ltd プリント基板の製造方法
JP2005167131A (ja) * 2003-12-05 2005-06-23 Suzuki Sogyo Co Ltd 高熱伝導性プリント配線板
JP2006222216A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 配線基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011015432A1 (de) * 2009-08-03 2011-02-10 Robert Bosch Gmbh Sensorelement mit durchkontaktierloch
CN102474990A (zh) * 2009-08-03 2012-05-23 罗伯特·博世有限公司 具有层间连接孔的传感器元件
US8492902B2 (en) 2010-09-27 2013-07-23 Samsung Electronics Co., Ltd. Multi-layer TSV insulation and methods of fabricating the same
WO2023153754A1 (ko) * 2022-02-09 2023-08-17 삼성전자 주식회사 인터포저를 포함하는 전자 장치 및 그 제조 방법
WO2023189540A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 ガラス配線基板及びその製造方法、撮像装置

Also Published As

Publication number Publication date
JP5125470B2 (ja) 2013-01-23
US20090308651A1 (en) 2009-12-17
US8178791B2 (en) 2012-05-15

Similar Documents

Publication Publication Date Title
JP5125470B2 (ja) 配線基板及びその製造方法
US7002080B2 (en) Multilayer wiring board
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
JP4769022B2 (ja) 配線基板およびその製造方法
US20060283629A1 (en) Wiring board and method for manufacturing the same
CN101409986B (zh) 芯衬底及其制造方法
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
CN101409985B (zh) 衬底的制造方法
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
US20100139969A1 (en) Printed circuit board comprising metal bump and method of manufacturing the same
US9332658B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
CN101409983B (zh) 衬底的制造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US20120266463A1 (en) Method for manufacturing printed circuit board
JP2011216519A (ja) 配線基板の製造方法
JP7411354B2 (ja) プリント配線板およびその製造方法
TWI690249B (zh) 微細層間線路結構及其製法
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP2007335851A (ja) 回路基板とその製造方法及び半導体装置
JP2022167591A (ja) 配線基板の製造方法
JP2023119423A (ja) 配線基板
JP2023078819A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121015

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees