CN101409985B - 衬底的制造方法 - Google Patents

衬底的制造方法 Download PDF

Info

Publication number
CN101409985B
CN101409985B CN2008101453624A CN200810145362A CN101409985B CN 101409985 B CN101409985 B CN 101409985B CN 2008101453624 A CN2008101453624 A CN 2008101453624A CN 200810145362 A CN200810145362 A CN 200810145362A CN 101409985 B CN101409985 B CN 101409985B
Authority
CN
China
Prior art keywords
base member
hole
guide hole
coating
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101453624A
Other languages
English (en)
Other versions
CN101409985A (zh
Inventor
饭田宪司
阿部知行
前原靖友
平野伸
中川隆
吉村英明
山胁清吾
尾崎德一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101409985A publication Critical patent/CN101409985A/zh
Application granted granted Critical
Publication of CN101409985B publication Critical patent/CN101409985B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0281Conductive fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0323Carbon
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809Coaxial layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178Means for venting or for letting gases escape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明涉及一种衬底的制造方法,其包括以下步骤:在基部件中形成通孔;用绝缘材料填充通孔;执行非电解镀以用非电解镀层涂覆已经用绝缘材料填充通孔的基部件的表面;在基部件的表面上形成的非电解镀层上涂敷光致抗蚀剂;光学曝光和显影光致抗蚀剂以便形成抗蚀剂图案,该抗蚀剂图案涂覆用绝缘材料填充的通孔的端面;使用抗蚀剂图案作为掩模来蚀刻形成于基部件的表面上的导电层;以及使用非电解镀层作为释放层,从基部件去除涂覆通孔的端面的抗蚀剂图案。本发明可以可靠地防止在镀通孔部分与芯部分之间的短路。

Description

衬底的制造方法
技术领域
本发明涉及一种制造具有用于形成电路板等的基部件(base member)的衬底的方法,具体地涉及一种包括用树脂填充在基部件中形成的通孔的步骤的方法。
背景技术
用于测试将在其上装配半导体元件的电路板和测试半导体晶片的一些测试衬底包括由碳纤维增强塑料(CFRP)组成的芯衬底。与常规玻璃环氧芯衬底相比,由碳纤维增强塑料组成的芯衬底的热膨胀系数小,而具有这样的芯衬底的电路板的热膨胀系数可以对应于将要装配在电路板上的半导体元件的热膨胀系数。因此,可以有效避免在半导体元件与电路板之间生成的热应力。
通过在芯衬底的两个侧面上层积线缆层来形成电路板,在芯衬底中形成镀通孔(PTH)部分以便相互电连接在其两个侧面上的线缆层。通过在衬底中钻穿通孔并且在通孔的内面上形成镀层(导电部分)来形成镀通孔部分。
在具有例如由碳纤维增强塑料组成的导电芯部分的基部件情况下,如果仅通过钻穿通孔和镀制其内面来形成镀通孔部分,则镀通孔部分和芯部分会电短路。因此,通过以下步骤在具有导电芯部分的芯衬底中形成镀通孔部分:在基部件中形成直径比镀通孔部分的直径更大的导孔(pilot hole);用绝缘树脂填充导孔;以及在填充的导孔中形成镀通孔部分。利用这一方法,镀通孔部分和芯部分不会电短路(参见日本Kohyo公报第2004/064467号、日本专利公报第2006-222216号)。
然而,如果钻通导孔,则在导孔内面上形成毛刺并且镀通孔部分和芯部分会电短路。为了解决这一问题,用绝缘层涂覆导孔的内面以免电短路镀通孔和芯部分(参见日本专利公报第2006-222216号)。然而,难以理想地涂覆导孔的粗糙内面。
在形成穿透导孔的镀通孔情况下,用树脂填充导孔。因此,必须防止涂敷用镀层涂敷填充导孔的固化树脂的端面以免与镀通孔部分电短路。
通过在芯部分的两个侧面上层沉积线缆层来形成芯衬底。如果芯部分由热膨胀系数小的材料如碳纤维增强塑料组成,则对在芯部分与线缆层之间的边界面作用大的热应力,这是因为线缆层的热膨胀系数比芯部分的热膨胀系数大得多。通过大的热应力,线缆层会与芯部分分离或者会在其间形成裂缝。
发明内容
为了解决上述问题而构思本发明。
本发明的目的在于提供能够一种衬底、例如具有导电芯部分的衬底的制造方法,该方法可以适当地应用于包括以下步骤的方法:在基部件中形成导孔;用绝缘材料填充导孔;以及形成穿透所填充的导孔的镀通孔部分。
为了实现该目的,本发明具有以下构造。
也就是,本发明的制造衬底的方法包括以下步骤:在基部件中形成通孔;用绝缘材料填充通孔;执行非电解镀以用非电解镀层涂覆已经用绝缘材料填充通孔的基部件的表面;在形成于基部件的表面上的非电解镀层上涂敷光致抗蚀剂;光学曝光和显影光致抗蚀剂以形成抗蚀剂图案,该抗蚀剂图案涂覆用绝缘材料填充的通孔的端面;使用抗蚀剂图案作为掩模来蚀刻形成于基部件的表面上的导电层;以及使用非电解镀层作为释放层,从基部件去除涂覆通孔的端面的抗蚀剂图案。
本发明可以不仅应用于具有导电芯部分的衬底而且也应用于具有塑料芯的衬底、电路板等。在基部件的表面上形成非电解镀层以在蚀刻基部件的表面上形成的导电层之后从填充通孔的树脂容易地分离抗蚀剂图案。非电解镀例如形成铜镀层。
在该方法中,通孔可以是用于形成穿透通孔的镀通孔部分的导孔;并且可以用绝缘材料填充导孔,然后执行用于涂覆基部件的表面的非电解镀。
在该方法中,可以执行用于涂覆基部件的表面的非电解镀,用抗蚀剂图案涂覆用树脂填充的导孔的端面,并且可以蚀刻基部件的表面上的导电层以去除抗蚀剂图案;并且可以形成穿透导孔的通孔,并且可以通过镀制来涂覆通孔的内面以形成镀通孔部分。
在该方法中,可以在从基部件去除抗蚀剂图案之后在基部件的两个侧面上层积线缆层;并且可以在的基部件中形成穿透导孔的通孔以便形成镀通孔部分,所述线缆层已经一体地层积在所述基部件中。利用这一方法,可以制造线缆层形成在基部件的两个侧面上的衬底。
在该方法中,基部件可以具有导电芯部分;可以在形成通孔之后用通过镀制基部件而形成的镀层来涂覆通孔的内面;以及可以在用树脂填充通孔之后通过执行非电解镀来涂覆基部件的表面。
在该方法中,通孔可以是用于形成穿透通孔的镀通孔部分的导孔;可以用通过镀制基部件而形成的镀层来涂覆导孔的内面;以及可以在用绝缘材料填充导孔之后,通过执行非电解镀来涂覆基部件的表面。
通过用镀层涂敷在导电芯部分中形成的导孔的内面,即使钻通导孔并且导孔的内面变粗糙,涂覆导孔的内面的镀层仍可防止在镀通孔部分与芯部分之间的短路。
另外,通过涂敷导孔的内面,可以使内面光滑,使得在用绝缘材料如树脂填充导孔之时在绝缘材料中不形成空穴。因此,可以防止在镀通孔部分与芯部分之间的短路。
在该方法中,可以在用镀层涂覆导孔的内面之后,用使用镀层作为电功率馈送层的电沉积方法而形成的绝缘膜来涂覆导孔的内面;以及可以用绝缘材料填充已经用绝缘膜涂覆其内面的导孔。利用这一方法,不仅用镀层而且用绝缘膜涂覆导孔的内面,从而可以可靠地防止在镀通孔部分与芯部分之间的短路。
在该方法中,在执行非电解镀以涂覆基部件的表面、形成抗蚀剂图案、蚀刻形成于基部件的表面上的导电层以及从基部件去除抗蚀剂图案这些步骤之后,可以形成穿透导孔的通孔,并且可以用镀层涂覆通孔的内面以形成镀通孔部分。
在该方法中,可以在从基部件去除抗蚀剂图案之后在基部件的两个侧面上层积线缆层;以及可以在已经一体地层积有线缆层的基部件中形成穿透导孔的通孔以形成镀通孔部分。
在该方法中,可以在形成镀通孔部分之后用树脂填充通孔;以及可以按指定图案蚀刻基部件的表面上的导电层以便在基部件的表面上形成电连接到镀通孔部分的线缆图案。利用这一方法,在基部件的两个侧面上形成线缆层情况下,可以电连接两个侧面上的线缆层。
在该方法中,可以在衬底的两个侧面上层积线缆层以形成多层衬底。利用这一方法,可以制造多层衬底。
在该方法中,可以通过构建方法在衬底的两个侧面上层积线缆层。
在该方法中,可以通过加热和加压包括碳纤维的多个预浸料,将芯部分形成为平板。利用这一方法,可以制造具有比塑料衬底的热膨胀系数更小的指定热膨胀系数的衬底。
本发明的方法的特性在于对用绝缘材料填充其通孔的基部件的表面进行非电解镀的步骤。通过形成以下抗蚀剂图案,该抗蚀剂图案涂覆用绝缘材料填充的通孔的端面,可以通过蚀刻来去除基部件的表面上形成的导电层。另外,可以从用绝缘材料填充的通孔的端面容易地分离抗蚀剂图案。
因此,可以简化衬底的制造方法。在基部件上层积线缆层的情况下,可以通过蚀刻来适当地去除基部件的表面上形成的导电层,使得可以维持在基部件与线缆层之间的粘性。另外,可以防止由线缆层与基部件二者的热膨胀系数差异引起的线缆层从基部件分离。
附图说明
现在将通过例子并且参照附图描述本发明的实施例,在附图中:
图1A-图1D是示出了在基部件中形成导孔和除气孔的步骤的局部截面图;
图2A和图2B是示出了形成除气孔并且用树脂填充导孔的步骤的局部截面图;
图3是示出了导孔和除气孔的布置的平面图;
图4A-图4C是示出了制造除气孔并且用树脂填充导孔的另一过程的局部截面图;
图5A-图5D是示出了蚀刻形成在基部件的两个侧面上的导电层的步骤的局部截面图;
图6A-图6C是示出了制造另一基部件的步骤的局部截面图;
图7A和图7B是示出了制造另一基部件的进一步步骤的局部截面图;
图8是改型的基部件的局部截面图;以及
图9是电路板的局部截面图。
具体实施方式
现在将参照附图具体描述本发明的优选实施例。
(形成芯衬底的步骤)
在以下描述中将说明制造芯衬底的方法作为本发明的实施例,该芯衬底具有包括导电芯部分的基部件。
图1A-图2B示出了以下步骤:在基部件中形成将分别穿透镀通孔部分的导孔;形成除气孔;以及用绝缘材料填充导孔。
图1A示出了平板形基部件16,其包括由碳纤维增强塑料组成的芯部分10和用预浸料12分别粘结在芯部分10的两个侧面上的铜箔14。通过以下步骤形成芯部分10:层积各自通过向碳布(carbon cloth)注入聚合物如环氧树脂而形成的四个预浸料;以及加热和加压所层积的预浸料以便使它们成为一体。注意能够可选地选择构成芯部分10的包括碳纤维的层积预浸料的数目。
在本实施例中,芯部分10由纺织碳纤维布构成,各纺织纤维布由碳纤维丝组成。另外,可以取代纺织碳纤维布而使用无纺碳纤维布、碳纤维网等。碳纤维的热膨胀系数约为0ppm/℃,芯部分10的热膨胀系数可以通过选择以下各项来调整:碳纤维增强塑料中碳纤维的含量比、碳纤维中包括的树脂材料;与树脂混合的填充物等。在本实施例中,芯部分10的热膨胀系数约为1ppm/℃。
可以通过选择构成基部件的线缆层和设置在线缆层之间的绝缘层的热膨胀系数,来调整具有由碳纤维增强塑料组成的芯部分10的整个基部件的热膨胀系数。另外,可以通过选择基部件和构建层的热膨胀系数,来恰当地调整通过在基部件的两个侧面上层积构建层而形成的电路板的热膨胀系数。半导体元件的热膨胀系数约为3.5pprm/℃。电路板的热膨胀系数可容易地对应于将要在电路板上装配的半导体元件的热膨胀系数。
在图1B中,在基部件16中钻穿导孔18。导孔18是通过钻具在基部件16的厚度方向上钻穿的通孔。导孔的直径大于将要在后继步骤中形成的镀通孔部分的通孔的直径。在本实施例中,导孔18的直径为0.8mm;镀通孔部分的通孔的直径为0.35mm。导孔18位于与将要在基部件中形成的镀通孔部分对应的指定平面位置。
当钻通导孔18时,例如由于钻具的磨损而在导孔18的内面上形成毛刺,并且导孔18具有粗糙或者不平坦的内面。另外,芯部分10的钻具尘埃将粘附于导孔18的内面上。
在由碳纤维增强塑料组成的芯部分10的情况下,碳尘埃11粘附于导孔18的内面上。碳尘埃11具有导电性,所以如果碳尘埃11侵入填充导孔18的树脂20中,则树脂20的绝缘性能恶化。另外,镀通孔部分和芯部分10将电短路。
为了防止在镀通孔部分与芯部分10之间的短路,在本实施例中,在导孔18形成于基部件16中之后顺序执行非电解镀铜和电解镀铜,以便用铜镀层19涂覆导孔18的内面。通过用铜非电解镀基部件16,在导孔18的整个内面和基部件16的整个侧面上形成铜层。然后,使用铜层作为电功率馈送层来执行电解镀,使得可以在导孔18的内面和基部件16的两个侧面上形成镀层19(见图1C)。通过非电解镀形成的铜层的厚度约为0.5μm;通过电解镀形成的镀层19的厚度约为10-20μm。
通过涂覆导孔18的内面,使导孔18的内面光滑,从而在不形成空穴的情况下容易用树脂20填充导孔18。因此,镀通孔部分20和芯部分10在与空穴对应的位置不短路。另外,粘附于导孔18的内面上的尘埃11被镀层19所包围或者嵌入于镀层19中,使得不会从其内面剥离尘埃11。利用这一结构,可以保证树脂20的绝缘性能。
在用树脂20填充导孔18的步骤中,执行热处理以便固化树脂20,所以从芯部分10的塑料成分生成分解气体,或者使在芯部分10中吸收的湿气汽化。
在热固化步骤过程中生成的分解气体和水汽从芯部分10移出,但是镀层19涂覆包括导孔18内面的芯部分的整个表面。利用这一结构,气体和水汽不能从中出去,因此它们使涂覆导孔内面的镀层19以及涂覆基部件16侧面的铜箔14和镀层19膨胀。形成镀层19的目的在于涂覆导孔18的内面并且使它们光滑。如果镀层19膨胀,则不能实现该目的。
当执行热固化导孔18中树脂20的步骤时,用镀层19和铜箔14完全涂覆包括导孔18内面的基部件16的表面这一结构引起上述问题。另外,当用预浸料加热和加压线缆片而在基部件16的两个侧面上形成线缆层时,该结构引起同一问题。
在通过在基部件16的两个侧面上形成构建层来制造电路板的情况下,形成构建层的过程包括加热步骤,因此会出现从芯部分10或者基部件16生成的气体所引起的使铜箔14和镀层19膨胀的问题。
因此,在本实施例的方法中,在基部件16的表面中形成除气孔140,以可靠地形成用于排放或者清除从芯部分10生成的分解气体和/或从基部件16生成的水汽。
在图1D中,在基部件16的两个侧面上涂敷干膜抗蚀剂(光致抗蚀剂),然后图案化光致抗蚀剂,以通过光学曝光和显影光致抗蚀剂来形成暴露出与待形成的除气孔140对应的部分的光致抗蚀剂图案70,以便在抗蚀剂16的两个侧面中形成除气孔140。
通过形成除气孔140,局部钻穿涂覆基部件16侧面的铜箔14和在铜箔14上层积的镀层19,以暴露涂覆芯部分10的预浸料12的表面,从而将芯部分10连通到外界。
可以可选地选择除气孔14的位置和尺寸。在本实施例中,除气孔140位于导孔18附近以便防止导孔18的内面上的镀层19膨胀。在本实施例中,在除气孔10与导孔18边缘之间的间距D为300-350μm。当形成除气孔140时,蚀刻除气孔140的侧面的蚀刻量依赖于镀层19和铜箔14的厚度、蚀刻条件如蚀刻溶液等。因此,可以基于这些条件来设计间距D。
在图2A中,通过使用抗蚀剂图案70作为掩模蚀刻镀层19和铜箔14,来形成除气孔140。预浸料12的表面在除气孔140中暴露,而芯部分10经由除气孔140连通到基部件16的外部,使得芯部分10连通到外界。
图3是基部件16的局部平面图,在该基部件16的表面中形成有除气孔140。穿透基部件16的导孔18以矩阵形式规则地排列。另外,四个除气孔140十字形地排列于各导孔18的边缘周围。预浸料12的表面在除气孔140中作为其内底面而暴露。基部件16的表面是镀层19。注意,图2A是沿着图3中所示线A-A得到的截面图。
在基部件16中钻穿的导孔18的排列不限于矩阵形式,因此可以可选地排列它们。多个除气孔140可以设置于相邻的导孔18之间、可以相对于各导孔18径向排列,以及可以仅规则地排列于基部件16的表面中。
如上所述,除气孔140位于导孔18的边缘附近,以便从在导孔18附近的部分有效清除气体和/或水汽。如果在除了导孔18附近的部分之外的基部件16表面中进一步形成大量除气孔140,则可以从芯部分10容易地清除气体和/或水汽。另外,在基部件16的表面中形成许多凸凹体(asperity)即除气孔,使得可以增加在基部件16与基部件16的表面上形成的绝缘层之间的接合强度。
在图2B中,在导孔18中填充树脂20作为绝缘材料。可以通过丝网印或者使用金属掩模来用树脂20填充导孔18。
在用树脂20填充导孔18之后,通过加热步骤来固化树脂20。在本实施例中,树脂20是热固环氧树脂,并且在约160℃的温度固化树脂20。由于在基部件16的表面中形成除气孔140,所以可以经由除气孔140向外界排放或者清除从芯部分10生成的分解气体和/或水汽,从而可以防止镀层19和铜箔14的膨胀。
在热固化导孔18中的树脂20之后,研磨和打平从导孔18向外突出的固化树脂20的端部,使得固化树脂20的端面与镀层19的表面齐平。
在图4A-图4B中,用镀层19涂覆导孔18的内面,然后进一步用绝缘膜21涂覆导孔18的内面。
在图4A中,用镀层19涂覆图2A中所示的导孔18。
在图4B中,通过电沉积方法在已经形成于导孔18的内面和基部件16的表面上的铜箔14和镀层19上形成绝缘膜21。镀层19完全涂覆导孔18的内面和基部件16的两个侧面。因此,通过使用镀层19作为电功率馈送层的电沉积方法,可以在导孔18的内面和基部件16的整个侧面上形成绝缘膜21。例如,可以通过恒定电流方法来电沉积绝缘膜21,在该方法中,在环氧树脂的电沉积溶液中浸泡基部件,然后直流电流穿过镀层19。
形成绝缘膜21以可靠地防止导孔18与镀通孔部分之间的短路。
在导孔18的内面和基部件16的两个侧面上电沉积绝缘膜21之后,执行干燥过程和加热过程,以便固化绝缘膜21。绝缘膜21的厚度为10-20μm。
在图4C中,用树脂20作为绝缘材料填充已经用绝缘膜21填充其内面的导孔18。尽管热固化导孔18中的树脂20,但是经由在基部件16的表面中形成的除气孔140向外界排放从芯部分生成的气体和从基部件16生成的水汽,从而可以防止使镀层19和绝缘膜21膨胀的问题。
在热固化导孔18中的树脂20之后,研磨和打平从导孔18向外突出的固化树脂20的端部。这时,也研磨和去除涂覆基部件16表面的绝缘膜21,而使固化树脂20的端面与基部件16的表面齐平。
通过用镀层19涂敷导孔18的内面,可以使导孔18的粗糙内面光滑,从而当用熔融树脂20填充导孔18时在树脂20中不形成空穴。因此,可以有效防止由树脂20中形成的空穴所引起的在芯部分与镀通孔部分之间的短路。通过用绝缘膜21涂覆镀层19,进一步使导孔18的内面光滑,可以提高树脂20的填充率,并且绝缘膜21使导孔18与镀通孔部分绝缘,从而可以可靠地防止在芯部分10与镀通孔部分之间的短路。
通过以下步骤来制造本实施例的芯衬底:如图2B或者4C中所示,用树脂20填充在基部件16中钻穿的导孔18;在基部件16的两个侧面上层积线缆层;以及形成穿透导孔18的镀通孔部分。
如果基部件16的芯部分10的热膨胀系数明显不同于线缆层的热膨胀系数,则线缆层会与基部件16分离或者会在其间的边界面中形成裂缝。因此,在基部件16与线缆层之间不设置导电部件如铜箔。优选地,预浸料(树脂层)12暴露在基部件16的表面中,而线缆层中包含的绝缘层粘结于基部件16的绝缘层。与将树脂粘结于铜箔的情况相比,大大增加树脂(绝缘层)之间的粘结强度。
(蚀刻导电层的步骤)
因此,图5A-5D示出了以下步骤:用干膜抗蚀剂(光致抗蚀剂)涂敷基部件16的表面;以及去除铜箔14和镀层19,其中沿着导孔18的边缘余留具有指定宽度的铜箔14和镀层19。
在图5A中,用树脂20填充基部件16的导孔18,然后通过非电解镀,用铜镀层80涂敷基部件16的表面。
在图5B中,在基部件16的两个侧面上涂敷干膜抗蚀剂(光致抗蚀剂),然后光学曝光和显影光致抗蚀剂以便形成抗蚀剂图案72。具有指定宽度的抗蚀剂图案72涂覆导孔18的边缘。
在图5C中,使用抗蚀剂图案72作为掩模来执行化学蚀刻,以去除和局部地余留铜镀层80、镀层19和铜箔14。
具有指定宽度的抗蚀剂图案72涂覆导孔18及其边缘。因此,通过使用抗蚀剂图案72作为掩模来执行蚀刻,沿着导孔18的边缘局部地余留环形铜箔14和镀层19。
在图5D中,沿着导孔18的边缘余留铜箔14和镀层19,使得形成区域(land)142。预浸料12在基部件16的表面中暴露并且用树脂20填充导孔18。使导孔18中固化的树脂20的端面与区域142的端面齐平。
在图5A中所示步骤中,通过非电解镀涂覆基部件16的两个侧面,使得当在蚀刻铜箔14和镀层19之后去除抗蚀剂图案72时,可以从导孔18中固化的树脂20容易地仅去除抗蚀剂图案72。
如果在不对基部件16的两个侧面非电解镀情况下,在基部件16的两个侧面上涂敷干膜抗蚀剂,则干膜抗蚀剂紧密地粘结于树脂20,因为它们是树脂。也就是,在执行蚀刻过程之后无法从树脂20容易地去除树脂图案72。如果从树脂20强行剥离或者化学去除干膜抗蚀剂(抗蚀剂图案72),则会在树脂20的端面中形成毛刺或者会损坏其端面。
另一方面,通过非电解镀铜预先涂覆基部件的表面、然后在其上涂敷干膜抗蚀剂。因此,可以通过提起(liftoff)过程或者化学溶解铜镀层80来容易地去除干膜抗蚀剂(抗蚀剂图案72)。通过执行非电解镀铜,在树脂20的端面与抗蚀剂图案72之间设置铜镀层80,并且铜镀层80充当释放层。
充当释放层的铜镀层80的厚度可以约为0.5-1μm。充当释放层的非电解镀层可以由铜以及其它金属组成。注意,可以容易地执行非电解镀铜并且可以容易地蚀刻铜层。
如图5B中所示,在本实施例中,图案化干膜抗蚀剂,以便当在基部件16的两个侧面上形成抗蚀剂图案72时,沿着导孔18的边缘余留宽度为w的铜箔14和镀层19。沿导孔18的边缘局部地余留铜箔14和镀层19,以免在蚀刻铜箔14和镀层19时蚀刻涂覆导孔18内面的镀层19。如果抗蚀剂图案72仅涂覆导孔18的敞开部分,则蚀刻溶液在蚀刻铜箔14和镀层19时入侵导孔18的内面并且蚀刻它们。
在图5B中,涂覆导孔18的各抗蚀剂图案72从导孔18的边缘延伸距离w。在这一状态下,通过化学蚀刻铜箔14和镀层19来蚀刻区域142的侧面。蚀刻侧面的蚀刻量依赖于蚀刻条件,例如铜箔14和镀层19的厚度、蚀刻溶液、蚀刻溶液的注入压力。蚀刻侧面的蚀刻量约为待蚀刻的层的厚度的70%。因此,考虑到蚀刻侧面的蚀刻量来设置抗蚀剂图案72的延伸距离W,以防止蚀刻溶液到达导孔18的内面。也就是,必须保护涂覆导孔18内面的镀层19。
(形成线缆层的步骤)
图6A-图7B示出了以下步骤:在通过上述步骤在其中沿着导孔18的边缘形成区域142的基部件的两个侧面上形成线缆层;以及形成镀通孔部分。
在图6A中,顺序层积预浸料40、线缆片42、预浸料44和铜箔46。各线缆片42由绝缘树脂片41和在绝缘树脂片41的两面上形成的线缆图案42a构成。可以通过按指定图案蚀刻由绝缘树脂片和在绝缘树脂片的两面上接合的铜箔构成的铜粘结衬底的铜箔层来形成线缆片42,其中该绝缘树脂片由玻璃布组成。
在图6B中,加热和加压已经在基部件16的两个侧面上正确定位的预浸料40、线缆片42、预浸料44和铜箔46,以固化预浸料40和44并且在基部件16上一体地层积线缆层48。通过向玻璃布注入树脂来形成预浸料40和44,并且在层之间设置未固化的预浸料40和44。通过加热和加压过程,预浸料40和440使线缆层48绝缘并且使它们成为一体。
在图6C中,在线缆层48已经层积于其上的基部件16中,钻穿通孔50以便形成镀通孔部分。通孔50与导孔18同轴并且在已经与线缆层48集成的基部件16的厚度方向上通过钻具来钻穿。由于通孔50的直径小于通孔18的直径,所以树脂20在穿过树脂20的通孔50的内面中暴露。
在图7A中,通过非电解镀方法和电解镀方法用铜镀制基部件16,以便在形成通孔50之后在通孔50的内面上形成镀通孔部分52。通过执行非电解镀方法,用铜涂覆通孔50的内面和基部件16的整个表面。然后,使用非电解镀方法所形成的铜层作为电功率馈送层来执行电解镀方法,使得用镀层52a涂覆通孔50的内面和基部件16的整个表面。在通孔50的内面上形成的镀层52a充当镀通孔部分52,该镀通孔部分52将在基部件16的两个侧面上形成的线缆图案相互连接。
在图7B中,在形成镀通孔部分52之后,用树脂54填充通孔50,形成盖镀层55,然后通过按指定图案蚀刻在基部件的两个侧面上形成的铜箔46、镀层52a和盖镀层55来形成线缆图案56,从而可以制造芯衬底58。
在芯衬底58的两个侧面上形成的线缆图案56由镀通孔部分52相互电连接。另外,线缆层48中的内线缆图案42a在适当位置连接到镀通孔部分52。
在芯衬底58中,用镀层19涂覆形成在包括芯部分10的基部件16中的导孔18的内面,使得可以防止芯部分10与镀通孔部分52之间的短路。
图8示出了包括图4C中所示的基部件16的芯衬底58,其中用镀层19和绝缘膜21涂覆导孔18的内面。
在这一情况下,也可以通过在基部件16的两个侧面上层积线缆层48以及图6A-图7B中所示过程来生成芯衬底58。线缆图案56形成于芯衬底58的两个侧面上,并且线缆图案56由镀通孔部分52相互电连接。
在本实施例的芯衬底58中,用镀层19和绝缘膜21双重涂覆在芯部分10中形成的导孔18的内面,并且绝缘膜21在导孔18的内面上暴露。因此,即使在用树脂20填充导孔18时,在树脂20中形成了空穴并且空穴造成镀通孔部分52中的膨胀部分52b,绝缘膜21仍存在于膨胀部分52b与镀层19之间,从而可以防止镀通孔部分52与芯部分10之间的短路。
(制造电路板的步骤)
可以通过在芯衬底58的两个侧面上层积线缆图案来制造电路板。
在图9所示的电路板中,在图7B中所示芯衬底16的两个侧面上,形成各由两个构建层60a和60b构成的构建层60。
各第一构建层60a包括:绝缘层61a;在绝缘层61a的表面上形成的线缆图案62a;以及将下方线缆图案56电连接到上方线缆图案62a的通路63a。各第二构建层60b包括:绝缘层61b;线缆图案62b;以及通路63b。
在芯衬底58的两个侧面上形成的构建层60中包括的线缆图案62a和62b由镀通孔部分52以及通路63a和63b相互电连接。
将说明形成构建层60的步骤。
首先,通过层积绝缘树脂膜如环氧膜,在芯衬底58的两个侧面上形成绝缘层61a,并且通过激光装置在绝缘层61中钻穿通路孔,在这些通路孔中将形成通路63a并且暴露芯衬底58的侧面上形成的线缆图案56。
接着,对通路孔的内面进行去污(desmear)处理,以使其内面粗糙,然后通过非电解镀,用铜层涂覆通路孔的内面和绝缘层61a的表面。
然后,用光致抗蚀剂涂覆非电解镀铜层,并且通过光学曝光和显影光致抗蚀剂来形成抗蚀剂图案,在这些抗蚀剂图案中暴露非电解镀铜层中将要作为线缆图案62a而形成的部分。
另外,执行使用抗蚀剂图案作为掩模而使用非电解镀铜层作为电功率馈送层的电解镀,以便向非电解镀铜层的暴露部分供应铜,以增加其中的铜。在这一步骤中,用电解镀方法所供应的铜填充通路孔并且形成通路63a。
接着,去除抗蚀剂图案并且蚀刻和去除非电解镀铜层的暴露部分,以在绝缘层61a的表面上以预定图案形成线缆图案62a。
可以与第一构建层60a一样形成第二构建层60b。
在最外层中图案化半导体元件将要连接到的电极或者外部连接器将要连接到的连接焊盘,并且用保护膜来涂覆除了暴露部分之外的最外层如电极、连接电极。暴露电极或者连接焊盘例如镀金以求保护。
可以通过其它方法来制造电路板。在芯衬底58的两个侧面上形成线缆层的步骤不限于上述步骤。
在上述实施例中,基部件具有由导电碳纤维增强塑料组成的芯部分10。本发明可以应用于具有由其它导电材料组成的芯部分的基部件。
另外,本发明可以应用于制造电路板的一般方法,其中用树脂填充导孔或者通孔,用干膜抗蚀剂(光致抗蚀剂)涂覆基部件的表面,并且图案化基部件的表面上的线缆层。在这些情况下,用干膜抗蚀剂将基部件非电解镀一次而不直接涂覆已经用树脂填充其导孔或者通孔的基部件,以形成用于从树脂容易地分离或者释放干膜的释放层,然后将干膜抗蚀剂涂敷到释放层上。
可以在不脱离本发明实质特征的精神情况下以其它具体形式实现本发明。当前实施例因此被认为在所有方面都是例示而不是限制,本发明的范围由所附权利要求而不是由以上描述来指明,落入权利要求的含义和等效范围内的所有变化因此都将为本发明所涵盖。

Claims (14)

1.一种衬底的制造方法,包括以下步骤:
在基部件中形成通孔;
用绝缘材料填充所述通孔;
执行非电解镀,以用非电解镀层涂覆所述基部件的表面,在所述基部件中,所述通孔已经填充有所述绝缘材料;
在形成于所述基部件的表面上的所述非电解镀层上涂敷光致抗蚀剂;
光学曝光和显影所述光致抗蚀剂,以形成涂覆填充有所述绝缘材料的所述通孔的端面的抗蚀剂图案;
使用所述抗蚀剂图案作为掩模,蚀刻形成于所述基部件的表面上的导电层;以及
使用所述非电解镀层作为释放层,从所述基部件去除涂覆在所述通孔的端面上的所述抗蚀剂图案。
2.根据权利要求1所述的方法,
其中所述通孔是导孔,用于形成穿透所述通孔的镀通孔部分;以及
用绝缘材料填充所述导孔,然后执行用于涂覆所述基部件的表面的所述非电解镀。
3.根据权利要求2所述的方法,
其中执行用于涂覆所述基部件的表面的所述非电解镀,用所述抗蚀剂图案涂覆填充有所述树脂的所述导孔的端面,并且蚀刻所述基部件的表面上的所述导电层以去除所述抗蚀剂图案;以及
形成穿透所述导孔的通孔,并且通过镀制来涂覆所述通孔的内面以形成所述镀通孔部分。
4.根据权利要求3所述的方法,
其中在从所述基部件去除所述抗蚀剂图案之后,在所述基部件的两个侧面上层积线缆层;以及
在所述基部件中形成穿透所述导孔的所述通孔,以形成所述镀通孔部分,在所述基部件上已经一体地层积有所述线缆层。
5.根据权利要求1所述的方法,
其中所述基部件具有导电芯部分;
在形成所述通孔之后,用通过镀制所述基部件而形成的镀层来涂覆所述通孔的内面;以及
在用所述树脂填充所述通孔之后,通过执行非电解镀来涂覆所述基部件的表面。
6.根据权利要求5所述的方法,
其中所述通孔是导孔,用于形成穿透所述通孔的镀通孔部分;
用通过镀制所述基部件而形成的镀层来涂覆所述导孔的内面;以及
在用所述绝缘材料填充所述导孔之后,通过执行非电解镀来涂覆所述基部件的表面。
7.根据权利要求6所述的方法,
其中在用所述镀层涂覆所述导孔的内面之后,以绝缘膜来涂覆所述导孔的内面,所述绝缘膜使用所述镀层作为电功率馈送层的电沉积方法而形成;以及
用所述绝缘材料填充已经用所述绝缘膜涂覆内面的所述导孔。
8.根据权利要求6所述的方法,
其中在执行非电解镀来涂覆所述基部件的表面、形成所述抗蚀剂图案、蚀刻所述基部件的表面上形成的所述导电层以及从所述基部件去除所述抗蚀剂图案的步骤之后,形成穿透所述导孔的通孔,并且用镀层涂覆所述通孔的内面,以形成所述镀通孔部分。
9.根据权利要求8所述的方法,
其中在从所述基部件去除所述抗蚀剂图案之后,在所述基部件的两个侧面上层积线缆层;以及
在所述基部件中形成穿透所述导孔的所述通孔,以形成所述镀通孔部分,在所述基部件上已经一体地层积有所述线缆层。
10.根据权利要求9所述的方法,
其中在形成所述镀通孔部分之后,用树脂填充所述通孔;以及
按指定图案蚀刻所述基部件的表面上的所述导电层,以在所述基部件的表面上形成电连接到所述镀通孔部分的线缆图案。
11.根据权利要求10所述的方法,
其中在所述衬底的两个侧面上层积线缆层以形成多层衬底。
12.根据权利要求11所述的方法,
其中通过构建方法在所述衬底的两个侧面上层积所述线缆层。
13.根据权利要求5所述的方法,
其中通过加热和加压包括碳纤维的多个预浸料,将所述芯部分形成为平板。
14.根据权利要求1所述的方法,
其中执行非电解镀铜作为用于涂覆所述基部件的表面的非电解镀,所述基部件的通孔已经填充有所述绝缘材料。
CN2008101453624A 2007-10-12 2008-08-07 衬底的制造方法 Expired - Fee Related CN101409985B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007267171A JP2009099621A (ja) 2007-10-12 2007-10-12 基板の製造方法
JP2007267171 2007-10-12
JP2007-267171 2007-10-12

Publications (2)

Publication Number Publication Date
CN101409985A CN101409985A (zh) 2009-04-15
CN101409985B true CN101409985B (zh) 2011-02-09

Family

ID=40532741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101453624A Expired - Fee Related CN101409985B (zh) 2007-10-12 2008-08-07 衬底的制造方法

Country Status (4)

Country Link
US (1) US8186052B2 (zh)
JP (1) JP2009099621A (zh)
KR (1) KR101056718B1 (zh)
CN (1) CN101409985B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009051239A1 (ja) * 2007-10-18 2009-04-23 Kyocera Corporation 配線基板、実装構造体、並びに配線基板の製造方法
JP5378590B2 (ja) * 2010-02-26 2013-12-25 三菱電機株式会社 プリント配線板の製造方法およびプリント配線板
JP5214671B2 (ja) * 2010-07-07 2013-06-19 株式会社東芝 プリント配線基板の製造方法
KR101188025B1 (ko) * 2012-02-20 2012-10-08 조연호 일방향 탄소섬유 프리프레그 직물을 이용한 복합재료 및 그를 이용한 동박적층판
JP5895635B2 (ja) * 2012-03-16 2016-03-30 富士通株式会社 配線板の製造方法、配線板およびビアの構造
KR101396704B1 (ko) * 2012-12-20 2014-05-16 삼성전기주식회사 회로 기판 및 그 제조 방법
JP2015142976A (ja) * 2014-01-31 2015-08-06 セーレン株式会社 金属箔積層体、およびその製造方法
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
JP6819268B2 (ja) * 2016-12-15 2021-01-27 凸版印刷株式会社 配線基板、多層配線基板、及び配線基板の製造方法
KR20190041215A (ko) * 2017-10-12 2019-04-22 주식회사 아모그린텍 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
CN114080088A (zh) * 2020-08-10 2022-02-22 鹏鼎控股(深圳)股份有限公司 电路板及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576900D1 (de) * 1985-12-30 1990-05-03 Ibm Deutschland Verfahren zum herstellen von gedruckten schaltungen.
US5153987A (en) * 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
KR19990004487A (ko) 1997-06-28 1999-01-15 김영환 방송 통신 시스템의 원격 감시 장치 및 방법
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
US6329603B1 (en) * 1999-04-07 2001-12-11 International Business Machines Corporation Low CTE power and ground planes
JP2001203458A (ja) 2000-01-21 2001-07-27 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4386525B2 (ja) * 2000-02-23 2009-12-16 イビデン株式会社 プリント配線板
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2003332739A (ja) * 2002-05-14 2003-11-21 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP3822549B2 (ja) 2002-09-26 2006-09-20 富士通株式会社 配線基板
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
KR100570856B1 (ko) * 2003-04-02 2006-04-12 삼성전기주식회사 병렬적 다층 인쇄회로기판 제조 방법
KR20040104144A (ko) * 2003-06-03 2004-12-10 삼성전기주식회사 솔더 레지스트 패턴 형성 방법
US7316063B2 (en) * 2004-01-12 2008-01-08 Micron Technology, Inc. Methods of fabricating substrates including at least one conductive via
KR100632560B1 (ko) * 2004-08-05 2006-10-09 삼성전기주식회사 병렬적 인쇄회로기판 제조 방법
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
JP4776247B2 (ja) * 2005-02-09 2011-09-21 富士通株式会社 配線基板及びその製造方法
JP4323474B2 (ja) * 2005-09-22 2009-09-02 日本アビオニクス株式会社 プリント配線板の製造方法
KR100722615B1 (ko) 2006-01-25 2007-05-28 삼성전기주식회사 플립칩 패키지 기판의 제조방법
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法

Also Published As

Publication number Publication date
KR101056718B1 (ko) 2011-08-16
KR20090037793A (ko) 2009-04-16
US20090094824A1 (en) 2009-04-16
JP2009099621A (ja) 2009-05-07
CN101409985A (zh) 2009-04-15
US8186052B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
CN101409985B (zh) 衬底的制造方法
CN101409983B (zh) 衬底的制造方法
CN101409986B (zh) 芯衬底及其制造方法
CN101409984B (zh) 电路板及其生产方法
JP5125470B2 (ja) 配線基板及びその製造方法
US7002080B2 (en) Multilayer wiring board
US9345142B2 (en) Chip embedded board and method of manufacturing the same
JP2017143254A (ja) 積層埋込キャパシタを有する配線基板及びその製造方法
CN101593750A (zh) 芯衬底和印刷布线板
US20090095509A1 (en) Core substrate and method of producing the same
CN105409334B (zh) 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法
JP2017135357A (ja) 印刷配線板およびその製造方法
JP6674016B2 (ja) 印刷配線板およびその製造方法
JP2015050309A (ja) 配線基板の製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
JP2017084913A (ja) 印刷配線板およびその製造方法
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品
JP2002271020A (ja) プリント配線板、ビルドアップ配線板およびその製造方法
JP2007324161A (ja) ビルドアップ多層配線板の製造方法
KR20160020761A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150020833A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

Termination date: 20130807