JP2006128355A - シリコン半導体基板 - Google Patents

Abstract

【課題】電着膜の内側表面に導電膜を形成し、基板の表裏面で電気的接続を行っても、電気的絶縁を確実に図ることができるシリコン半導体基板を提供すること。
【解決手段】貫通孔のエッジ部に金属膜が形成されており、そのエッジ部を含む貫通孔の内表面に電着膜を形成することによってシリコン半導体基板を構成する。ここで、前記電着膜は前記貫通孔に形成された絶縁膜であることを特徴とする。又、前記貫通孔に形成された電着膜の内側表面には導電膜を形成することを特徴とする。更に、前記貫通孔の内径は、５０μｍ〜１５０μｍであることを特徴とする。本発明によれば、シリコン半導体基板に設けられた非常に微細な貫通孔の内表面であっても、電着技術を用いることで絶縁性良好な絶縁膜を形成することができる。
【選択図】図１

Description

本発明は、半導体装置に用いられるシリコン半導体基板に関するものである。

半導体装置の絶縁膜形成方法としては、現在一般的に熱酸化膜、ＣＶＤ、ＰＶＤ等が用いられている。このような装置の具体的な例としては、特許文献１に記載された発明が挙げられる。この発明では、半導体チップに貫通孔を設け、その貫通孔を通して半導体チップの表裏面を電気的に接続する導電膜を形成することにおいて、貫通孔内の電気的絶縁を確実に図るために、貫通孔と導電膜の間に絶縁膜を設けている。絶縁膜は高温雰囲気中で熱処理して酸化膜を形成したシリコン酸化膜や、ＣＶＤ法で形成したシリコン窒化膜、ポリイミド等の有機絶縁膜で形成されている。

又、絶縁膜形成方法として電着技術を用いている例として、特許文献２に記載された発明が挙げられる。この発明では、前記発明と同様に半導体チップの貫通孔内の絶縁膜を電着技術で形成している。

特開２００１−２５０９１２号公報 特開２００３−２８９０７３号公報

近年、半導体装置は微細且つ複雑になってきており、非常に細かいパターンに絶縁膜を形成することが要求されている。特に、半導体基板に形成した貫通孔を利用してその表裏面の導通を取る半導体装置においては、導電パターンの高密度化に伴い５０〜１５０μｍといった非常に微細な貫通孔が要求され、その貫通孔の内表面には必ず絶縁膜が必要となる。そのため、この微細な貫通孔の内表面に絶縁膜を均一な膜厚で形成する事が要求されている。

そこで、前述した特許文献１（特開２００１−２５０９１２号公報）に記載されている絶縁膜形成方法を適用することが提案されている。

しかしながら、ＭＯＳ回路が搭載された半導体装置は耐熱温度３５０℃という制約を受けるため、１０００℃近くで熱処理を行うシリコン酸化膜を形成することは不可能である。又、貫通孔の内径が微細になる傾向にあることから、ＣＶＤ及びＰＶＤ法ではアスペクト比の問題から限界があり、貫通孔の内表面に均一な膜厚を形成することは不可能となってしまう。

本発明は上記問題に鑑みてなされたもので、その目的とする処は、電着膜の内側表面に導電膜を形成し、基板の表裏面で電気的接続を行っても、電気的絶縁を確実に図ることができるシリコン半導体基板を提供することにある。

上記目的を達成するため、請求項１記載の発明は、貫通孔のエッジ部に金属膜が形成されており、そのエッジ部を含む貫通孔の内表面に電着膜を形成することによってシリコン半導体基板を構成することを特徴とする。

請求項２記載の発明は、請求項１記載の発明において、前記電着膜は前記貫通孔に形成された絶縁膜であることを特徴とする。

請求項３記載の発明は、請求項１記載の発明において、前記貫通孔に形成された電着膜の内側表面には導電膜を形成することを特徴とする。

請求項４記載の発明は、請求項１記載の発明において、前記貫通孔の内径は、５０μｍ〜１５０μｍであることを特徴とする。

本発明によれば、シリコン半導体基板に設けられた非常に微細な貫通孔の内表面であっても、電着技術を用いることで絶縁性良好な絶縁膜を形成することができる。又、貫通孔の開口部においては、硬化時の熱流動によって下地が露出し未塗装状態になることがなく、硬化後も確実に電着膜を形成することができる。よって、電着膜の内側表面に導電膜を形成し、基板の表裏面で電気的接続を行っても、電気的絶縁を確実に図ることができる。

以下に本発明の実施の形態を添付図面に基づいて説明する。

図１は本発明に係るシリコン半導体基板１０に形成された貫通孔１２の様子を示す図である。図１（イ）は上面図、図１（ロ）は断面図である。

図中、１０はシリコン半導体基板であり、１１は基板１０の表裏面に予め形成されているシリコン酸化膜若しくはシリコン窒化膜等の表面機能膜である。１２は基板１０を貫通する貫通孔である。１３は貫通孔１２の内表面に形成された絶縁性の電着膜である。１４は電着膜の更に内側表面及び貫通孔１２の開口部周辺に形成された導電膜である。導電膜１４は予め基板１０の表面に形成されている電極（不図示）と接続されている。１６は貫通孔の開口部周辺に形成された金属膜である。電着膜１３は信頼性の高い絶縁膜であり、導電膜１４と基板１０とは完全に絶縁されリークしないように形成されている。

図２は本発明に係るシリコン半導体基板に設けた貫通孔内部に電着塗装により絶縁膜を形成する、基板の製造工程を示す断面図である。

先ず、図２（ａ）において、シリコン半導体基板２０を準備する。シリコン半導体基板２０の表裏面には、シリコン酸化膜若しくはシリコン窒化膜などの表面機能膜２１が形成されている。

次に、図２（ｂ）において、基板２０にφ５０〜１５０μｍの貫通孔２２を形成する。その製法は、レーザ加工、ドリル加工、エッチング法等であり、基板２０の材質、貫通孔の形状、アスペクト比、生産性等を考慮して適宜選択することができる。

次に、図２（ｃ）において、基板２０の表裏面及び貫通孔２２の開口部周辺に金属膜２６を形成する。金属膜２６の材料は、クロム、ニッケル、パラジウム、金、銀、銅を使用することができる。又、その製法は、ドライめっきを使用することが望ましいが、ウェットめっきを行い、基板２０の表裏面及び貫通孔２２の内表面全体に金属膜２６を形成しても良い。

次に、図２（ｄ）において、図２（ｃ）で形成した金属膜２６のパターニングを行う。これにより、基板２０の表裏面の金属膜２６は貫通孔２２の開口部周辺のみに形成されている状態となる。

次に、図２( ｅ) において、基板２０に電着膜２３を形成する。電着塗料としては、ポリイミド、マレイミド等を使用することができる。

ここで、図３に電着を行う装置の概略図を示す。

図中、３７は基板３０に電着膜を形成するための電着塗料である。基板３０は電着塗料３７中で、２つの電極３８に挟まれるようにセットされる。電極３８に正電極、基板３０に負電極を与えることで電着塗装が行われる。又、電圧と電極の大きさは、電着膜が対向するエッジ部と接触しない範囲で調整する。

このように電着を行うと、（ｃ）で形成した金属膜２６が電着時のシード層として働き、エッジ部に厚膜を形成することが可能となり、信頼性の高い絶縁膜を形成することができる。

次に、図２（ｆ）において、電着膜２３の内側表面及び基板２０の表裏面に導電層２４を形成する。導電層の材料は、銅、ニッケル、パラジウム、金、銀を使用することができる。又、その製法は、ドライめっき、ウェットめっき、ジェットプリンティング法を使用することができ、これらは、貫通孔２２の形状やアスペクト比に応じて適宜選択される。

次に、図２（ｇ）において、貫通孔２２の内側表面の導電層２４に囲まれた孔を、埋め込み用の材料２５により埋め込む。この埋め込み材料は、例えば、銅、銀のような導電性金属材料や、ポリイミド、シリコーン、アミド、エポキシ等の絶縁性樹脂材料を使用することができる。埋め込み方法は、ディッピング、ディスペンス、印刷、電着等を使用することができる。尚、埋め込み用の材料２５は、必ずしも必要ではなく、貫通孔２２の内側が埋め込まれていないままであっても良い。

次に、図２（ｈ）において、基板２０の表裏面の導電層２４のパターニングを行う。これにより、予め基板２０に設けられていた電極（不図示）と選択的に電気的な接続を行う。尚、この工程は図２( ｇ) に示す埋め込み工程の前に行っても良い。

以上の工程により、基板２０の表裏面を結合させる電着膜２３、導電層２４、埋め込み用の材料２５から成る貫通孔２２の構造を備えた高密度実装可能な半導体装置を容易に実現することができる。

次に、本実施の形態における具体的な実施例を順に説明する。

先ず、図２（ａ）に対応する工程として、シリコンから成る厚さは６２５μｍの基板２０を準備する。基板２０の表面には予め電極、半導体素子、配線が設けられており、電極部以外は絶縁膜であるシリコン酸化膜とシリコン窒化膜の表面機能膜によって覆われている。

次に、図２（ｂ）に対応する工程として、レーザを用いて貫通孔２２を形成する。レーザはＮｄ：ＹＡＧレーザ第２高調波（波長５３２ｎｍ）を使用し、Ｑ−スイッチパルス発振、パルス幅３０ｎｓｅｃ、発振周波数３ｋＨｚで加工孔径φ８０μｍの孔を加工した。その際、加工面でのフルエンス６５Ｊ／ｃｍ² 、ショット数：１００ｓｈｏｔとした。

レーザビームは、レーザ発信器より出射後、光学レンズの組み合わせによって、φ５００μｍのビーム径に拡大された後、φ４００μｍ径のマスクを通過することによってビーム周辺部を除去し、円状のビーム形状を得る。

次に、ビーム径が基板上で１／５（φ８０μｍ）になるような縮小倍率の光学系によって集光することにより６５Ｊ／ｃｍ² のフルエンスまでレーザビーム強度は増大する。上記機能により、レーザビームを基板に照射すると直ちに加工が開始され、発振パルス１００ｓｈｏｔでレーザビームにより、基板２０に貫通孔を形成することができた。

次に、図２（ｃ）に対応する工程として、基板２０の表裏面及び貫通孔開口部周辺に金属膜２６をスパッタリング法により形成する。スパッタ条件は、チャンバー内で基板を７０℃に加熱し、真空度１０⁻³ｔｏｒｒ・出力１．０ｋＷで成膜を行い、厚さ１０００Åのクロムを形成した。

次に、図２（ｄ）に対応する工程として、上記（ｃ）で形成したクロムのパターニングを行う。

先ず、ラミネーターによりネガ型ドライフィルム（ＡＲ３３０、東京応化社製）を基板２０の表裏面にラミネートした。次に、パターニングに対応したマスクを用いて、アライナーで露光した後、現像液（１％−Ｎａ₂ ＣＯ₃ ）で現像した。その後、硝酸２セリウムアンモニウムのエッチング液に５ｍｉｎ浸漬することでエッチングした。最後に、剥離液（５％−ＮａＯＨ）に５ｍｉｎ浸漬することにより、残ったドライフィルムを剥離し、所定のパターニングが完成する。これにより、貫通孔２２の開口部周辺以外の金属膜２６を除去した。

次に、図２( ｅ) に対応する工程として、電着法により電着膜２３を貫通孔２２の内表面及び貫通孔２２の開口部周辺に形成する。

電着塗料としては、カチオン型ポリイミド電着塗料（エレコート、シミズ社製）を使用し、図３に示すように、基板を２つの電極で挟み込んで電極に正電極、基板に負電極を与えることで通電を行った。電界条件を１５０Ｖ、１２０ｓｅｃ、２５℃として電着膜を析出させ、その後、２５０℃で６０ｍｉｎ硬化させた。

このように電着を行うことで、貫通孔故にエッジ部が盛り上がりカバー性が良く、又、貫通孔内部の平滑性も良好な電着膜を形成することができた。

次に、図２（ｆ）に対応する工程として、絶縁層２３の内側表面および基板の表裏面に導電層２４を無電解めっきにより形成する。めっき条件は、水酸化カリウム７５℃、５分、前処理液（メルプレートＩＴＯコンディショナー４８０、メルプレートコンディショナー１１０１、エンプレートアクチベーター４４０、メルテックス社製）、Ｎｉめっき液（メルプレートＮＩ−８６７、メルテックス社製）で０．５μｍの皮膜を形成した後、３０分アニーリングした。

次に、図２（ｇ）に対応する工程として、貫通孔２２の内周面の導電層２４に囲まれた孔は、印刷工法により埋め込み用の材料２５によって埋め込まれる。印刷方法は、メタルマスクを用いて、スキージのアタック角度２５°、スキージスピード３０ｍｍ／ｓｅｃ、クリアランス１．５ｍｍ、印圧０．２５ＭＰａでポリイミドインク（ＦＳ−５１０Ｔ４０Ｓ、宇部興産社製）を埋め込む。印刷後、１１０℃、５分の乾燥を３回繰り返し、２５０℃、６０分硬化した。

次に、図２（ｈ）に対応する工程として、基板２０の表裏面の導電層２４のパターニングを行う。

パターニング方法は、先ず、スピンコーターによりポジ型感光性レジスト（ＯＦＰＲ、東京応化社製）を２μｍ均一に塗布した後、１１０℃で９０ｍｉｎ乾燥させた。次に、パターニングに対応したマスクを用いて、アライナーで露光した後、現像液（ＮＭＤ−Ｗ、東京応化社製）で現像した。

次に、リン酸１０％、硝酸４０％、酢酸４０％のエッチング液に１５ｍｉｎ浸漬することでエッチングした。最後に、レジスト剥離液（剥離液１０４、東京応化社製）に２ｍｉｎ浸漬することにより、残ったレジストを剥離し、所定のパターニングが完成する。これにより、基板に設けられた電極と導電層２４は選択的に電気的な接続を行った。

本発明の実施の形態１を示す概念図である。 本発明の実施の形態１の製造工程の例を示す断面図である。 本発明の実施の形態１における電着装置を示す概略図である。

符号の説明

１０，２０，３０ 基板
１１，２１ 表面機能膜
１２，２２ 貫通孔
１３，２３ 電着膜
１４，２４ 導電層
１５，２５ 孔埋め材料
１６，２６ 金属膜
３７ 電着塗料
３８ 電極

Claims (4)

1. 貫通孔のエッジ部に金属膜が形成されており、そのエッジ部を含む貫通孔の内表面に電着膜を形成することを特徴とするシリコン半導体基板。
2. 前記電着膜は前記貫通孔に形成された絶縁膜であることを特徴とする請求項１記載のシリコン半導体基板。
3. 前記貫通孔に形成された電着膜の内側表面には導電膜を形成することを特徴とする請求項１記載のシリコン半導体基板。
4. 前記貫通孔の内径は、５０μｍ〜１５０μｍであることを特徴とする請求項１記載のシリコン半導体基板。

Images