KR20030097673A - 실리콘 기판의 스루홀 플러깅 방법 - Google Patents
실리콘 기판의 스루홀 플러깅 방법 Download PDFInfo
- Publication number
- KR20030097673A KR20030097673A KR10-2003-0039466A KR20030039466A KR20030097673A KR 20030097673 A KR20030097673 A KR 20030097673A KR 20030039466 A KR20030039466 A KR 20030039466A KR 20030097673 A KR20030097673 A KR 20030097673A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- hole
- metal
- adhesive
- plugged
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 66
- 239000010703 silicon Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000137 annealing Methods 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims description 11
- 238000007747 plating Methods 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 239000002313 adhesive film Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005553 drilling Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 4
- 239000011889 copper foil Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000012300 argon atmosphere Substances 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 abstract description 7
- 239000011888 foil Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
- H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/959—Mechanical polishing of wafer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
실리콘 기판(1)의 스루홀(through-hole)(2)은 전해 도금에 의해 금속(11)으로 플러그된다. 실리콘 기판의 양면은 연마 및 평활화된 후, 고압 어닐링이 실리콘 기판 위에 행해져서, 플러그된 금속에서 발생하는 미세한 보이드를 제거하고, 따라서 플러그된 금속의 치밀성을 향상시킬 수 있다.
Description
본 발명은 실리콘 반도체 디바이스, 인터포저(interposer) 등에 사용되는 단결정 실리콘 기판에 형성된 스루홀 내로 금속을 채우거나 플러그하는 방법에 관한 것이다.
실리콘 기판 위에 소자(component)를 3차원적으로 실장하는 경우에 있어서, 실리콘 기판의 하면에 형성된 회로 배선과 상면에 형성된 회로 배선을 전기적으로 연결시키는 것이 가장 어려운 일이다.
종래, 실리콘 기판의 상면 및 하면 사이의 전기적 접속은 아래와 같이 행해진다. 상면 및 하면을 관통하는 스루홀이 실리콘 기판에 형성된 후, 금속은 스루홀 내로 플러그되고, 실리콘 기판의 상면 및 하면 위의 회로 패턴은 스루홀 속에 플러그되는 금속 도전체에 의해 서로 접속된다.
예를 들어, 일본 특개평 제1-258457호는 스루홀이 단결정의 실리콘으로 이루어진 실리콘 실장 기판에 형성되고, 단결정 실리콘 기판이 열산화에 의해 절연막으로 도포되고, 스루홀이 금속으로 플러그되는 반도체 집적 회로의 제조 방법에 대해 개시하고 있다. 상기 공보에서, 도금용 전극이 실리콘 실장 기판의 주(主)표면에 부착되고, 스루홀이 도금에 의해 금속으로 플러그되는 기술에 대해 개시되어 있다.
상기 실리콘 기판의 스루홀을 플러그하는 종래 방법에 따르면, 도금에 의해 스루홀 내로 플러그되는 금속에 미세한 보이드가 생기는 문제점이 있었다. 따라서, 치밀하게 금속으로 스루홀을 플러그하는 것이 불가능하다. 상기 미세한 보이드의 발생을 방지하기 위해서, 스루홀이 도금에 의해 금속으로 플러그된 후, 실리콘 기판의 뒷면이 연삭되어 플러그된 금속을 노출시키는 방법에 대해 조사해보았다. 그러나, 상기 조치가 취해진 경우에도, 플러그된 금속에 미세한 보이드가 발생하는 것을 방지하는 것은 불가능하였다. 따라서, 충분히 치밀한 금속으로 이루어진 플러그를 얻는 것이 불가능하다는 것을 알았다. 따라서, 종래 기술의 방법에 있어서, 반도체 웨이퍼 위의 비어(via) 배선의 신뢰도가 낮고, 수율이 악화되었다.
따라서, 본 발명의 목적은 스루홀이 실리콘 기판 위에 형성되고, 이 스루홀이 도금에 의해 금속으로 플러그된 후, 플러그된 금속에서의 미세한 보이드의 발생이 방지되어서 스루홀이 치밀한 금속으로 플러그될 수 있는 것에 특징이 있는 실리콘 기판의 스루홀을 금속으로 플러그하는 방법을 제공하는 것이다.
도 1은 스루홀(through-hole)이 단결정의 실리콘 기판 위에 형성되는 단계를 나타내는 도면,
도 2는 절연막이 스루홀의 내벽면을 포함하여 실리콘 기판의 앞면 및 뒷면 위에 완전히 형성되는 단계를 나타내는 도면,
도 3은 금속박(金屬箔) 또는 금속판의 조각이 접착막에 의해 실리콘 기판의 뒷면에 부착되도록 만드는 단계를 나타내는 도면,
도 4는 드릴링이 접착막 위에 행해지는 상태를 나타내는 도면,
도 5는 전해 도금에 의해 금속이 스루홀 속으로 플러그되는 단계를 나타내는 도면,
도 6은 실리콘 기판의 각 표면이 평활화되는 단계를 나타내는 도면,
도 7은 고압 어닐링이 실리콘 기판 위에 행해지는 단계를 나타내는 도면이다.
*도면의 주요부분에 대한 부호의 설명*
1 실리콘 기판
2 스루홀
3 절연막
4 접착막
5 금속 시트 또는 금속박
6 지그(jig)
11 도금 금속
20 갭
22 금속
본 발명에 따르면, 스루홀이 제 1 면에서 제 2 면으로 관통하는 상기 제 1 면 및 상기 제 2 면을 갖는 실리콘 기판을 제공하는 단계; 상기 스루홀의 내벽면을 포함하여 상기 실리콘 기판의 상기 제 1 및 제 2 면 위에 절연막을 형성하는 단계; 도체면을 접착제에 의해 상기 실리콘 기판의 제 2 면에 부착시키는 단계; 상기 실리콘 기판의 상기 제 1 면으로부터 스루홀을 통해 상기 접착제를 에칭하고 상기 접착제를 드릴링하여서, 상기 도체면이 상기 스루홀의 내부에 노출되는 단계; 상기 도체면을 전극으로 사용하여 상기 실리콘 기판의 상기 제 1 면으로부터 금속을 도금함으로써 상기 스루홀을 상기 금속으로 매입하는 단계; 상기 도체면을 벗겨내고, 상기 매입된 금속을 포함하여 상기 실리콘 기판의 상기 제 1 및 제 2 면을 평활화하는 단계; 및 상기 실리콘 기판 위에 고압 어닐링을 행하는 단계를 포함하는 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅(plugging) 방법을 제공한다.
상기 스루홀의 내벽면을 포함하여 상기 실리콘 기판의 상기 제 1 및 제 2 면 위에 형성된 상기 절연막은 화학 기상 증착(CVD) 또는 가열 처리에 의해 형성된 산화막(SiO2)인 것이 유리하다.
상기 접착제의 상기 에칭 단계는 플라즈마 에칭에 의해 행해지는 것이 또한 유리하다. 상기 실리콘 기판의 상기 제 1 및 제 2 면의 평활화 단계는 화학적 기계 연마(CMP)에 의해 행해진다.
상기 실리콘 기판 위에 고압 어닐링하는 단계는 아르곤 분위기 중에서150Mpa의 압력과 350℃의 온도에서 행해진다. 또한, 상기 접착제는 접착막인 것이 바람직하다. 상기 도체면은 구리박(箔)인 것이 바람직하다.
(실시예)
본 발명의 실시예를 첨부 도면을 참조하면서 아래에서 상세히 설명한다.
도 1은 스루홀(2)이 단결정 실리콘 기판(1)에 형성되는 단계를 나타내는 도면이다. 이 경우에서, 실리콘 기판(1)은 반도체 소자와 같은 전자 디바이스용 웨이퍼로서 사용되는 실리콘 기판 또는 인터포저용 웨이퍼로서 사용되는 실리콘 기판일 수 있다. 실리콘 기판(1)은 두께가 수 100㎛의 두꺼운 실리콘 기판이거나 두께가 수십 ㎛의 얇은 실리콘 기판일 수 있다. 스루홀(2)은 기계적 드릴링 또는 레이저빔 가공과 같은 공지의 방법 또는 에칭과 같은 화학적 방법에 의해 형성될 수 있다.
도 2는 절연막(3)이 스루홀(2)의 내벽면을 포함하여 실리콘 기판(1)의 앞면 및 뒷면(제 1 면 및 제 2 면)의 전면 위에 형성되는 단계를 나타내는 도면이다. 이 절연막(3)은 화학 기상 증착(CVD)에 의해 형성된 열산화막(SiO2막) 또는 실리콘 기판의 표면이 대기 중 열처리에 의해 산화될 때 형성되는 열산화막(SiO2막)으로 형성될 수 있다.
도 3은 금속박(金屬箔) 또는 금속 시트(5)의 조각이 접착 수지막(4)에 의해 실리콘 기판(1)의 뒷면에 부착되도록 만드는 단계를 나타내는 도면이다. 금속박(5)의 조각은 구리박과 같은 금속 재료로 이루어지며, 이후 단계에서 전해도금을 행하는 경우의 음극으로 사용된다. 실리콘 기판(1), 접착막(4) 및 금속박(5)은 지그(jig)(6)에 의해 서로에 고정된다.
도 4는 실리콘 기판(1), 접착막(4) 및 금속박(5)이 지그(6)에 의해 서로에 고정되는 동안, 에칭이 실리콘 기판(1)의 상면으로부터 스루홀(2)을 향해 행해져서, 드릴링이 스루홀(2)에 대응하는 부위에서 접착막(4) 위에 행해질 수 있는 상태를 나타내는 도면이다. 홀(10)이 이런 식으로 접착막(4) 위에 형성될 때, 스루홀(2)에 대응하는 금속박(5) 조각 부위가 스루홀(2) 내에 노출된다. 따라서, 다음 단계에서, 전해 도금이 행해질 때, 이 금속박(5) 조각은 음극으로서 사용될 수 있다.
도 5는 지그(6)가 도금 용액 속으로 담겨지고, 상기한 것처럼 금속박(5) 조각이 음극으로 사용되면서 전해 도금이 행해지고 금속(11)이 스루홀 내에 침전되어서, 이 스루홀이 금속으로 플러그되는 단계를 나타내는 도면이다. 이 경우에 있어서, 도금 금속(11)은 전도도가 높은 구리인 것이 바람직하다. 상술한 것처럼, 금속박 또는 금속 시트(5) 조각은 실리콘 기판(1)의 뒷면에 부착되도록 되어서, 금속박 또는 금속 시트(5)의 조각은 음극으로 사용될 수 있으며, 또한 음극이 실리콘 기판(1) 위의 스루홀(2)에 대응하는 부위에 노출되는 경우, 스루홀(2)에 대응하는 부위에만 금속(11)을 석출시키는 것이 바람직하다.
도 6은 실리콘 기판(1)의 뒷면에 부착되도록 된 금속박(5) 조각이 벗겨져 나가고, 스루홀(2) 내에 플러그된 금속(11)을 포함하여 실리콘 기판의 양면은 평활화된다. 따라서, 실리콘 기판은 스트립(strip)과 같은 형상(9)을 갖게 된다. 실리콘 기판(1)의 양면을 평활화하는 이 단계에 있어서, 화학적 기계 연마(CMP)를 채택하는 것이 바람직하다.
도 7은 고압 어닐링이 실리콘 기판(1) 위에 행해지는 단계를 나타내는 도면이다. 고압 어닐링이 실리콘 기판(1) 위에 행해지는 단계에 있어서, 열처리는 고압 아르곤 가스의 분위기에서 행해진다. 어닐 공정에 있어서, 가열 온도는 약 350℃로 정하고, 압력은 약 150Mpa로 정하는 것이 적절하다. 가열 온도는 구리 및 알루미늄의 용융점보다 충분히 낮은 값이어야 하므로, 따라서 플러그되는 금속(예를 들어, 구리) 및 실리콘 기판(1) 위의 알루미늄 배선(도시하지 않음)은 물론 용융될 수 없다. 공정 시간은 플러그되는 구리가 치밀해질 수 있는 기간이여야 한다.
상술한 것처럼, 본 발명에 따르면, 스루홀(2)이 전해 도금에 의해 금속(구리)으로 플러그된 후, 고압 어닐링이 행해진다. 이로 인해, 플러그된 금속 내에 형성되는 미세한 보이드의 문제가 해결된다. 따라서, 플러그는 치밀한 금속으로 이루어질 수 있다. 예를 들어, 어닐링 전의 도 6에 나타낸 상태에 있어서, 미세한 보이드로 인해 생기는 미세한 갭(20)이 스루홀(2)의 내벽면 상의 산화 절연막(3) 및 도금 금속(1) 사이에 존재하지만, 고압 어닐링 완료 후에는 도 7에 나타낸 것처럼 이 갭이 금속(22)으로 채워진다. 이로 인해, 비어 배선의 신뢰도를 향상시킬 수 있으며, 수율의 저하를 효과적으로 방지할 수 있다.
고압 어닐링이 행해진 경우, 플러그 내에 남아있는 미세한 보이드는 고압 가스의 작용 및 고온 작용의 시너지 효과에 의해 스루홀 내에 채워진 플러그된 금속으로부터 제거될 수 있다. 따라서, 금속이 스루홀 내에 치밀하게 채워질 수 있다고 생각된다.
첨부 도면을 참조하면서, 본 발명의 실시예를 위에서 설명했다. 그러나, 본 발명은 상기 구체적 실시예에만 한정되는 것이 아니라는 것을 주목해야 한다. 변화, 변형, 정정을 본 발명의 취지 및 범위를 일탈하지 않고 본 발명이 속하는 기술분야의 숙련자가 할 수 있다.
상술한 것처럼, 본 발명에 따르면, 스루홀은 전해 도금에 의해 금속(구리)으로 플러그된 후, 고압 어닐링이 행해진다. 이로 인해, 플러그된 금속 내에 형성되는 미세한 보이드의 문제는 해결될 수 있다. 따라서, 플러그는 치밀한 금속으로 이루어질 수 있다.
이로 인해, 비어 배선의 신뢰도를 향상시킬 수 있으며, 수율의 저하를 효과적으로 방지할 수 있다. 따라서, 칩 레벨 3차원 실장용 실리콘 기판 위에 스루홀이 도금에 의해 구리로 플러그될 수 있다. 칩 레벨 3차원 실장이 구현되는 경우, 고성능 반도체 칩을 제조하는 것이 가능하게 된다. 또한, 작동을 고속으로 실행할 수 있으며, 또한 콤팩트한 실장이 가능하게 된다.
Claims (7)
- 스루홀이 제 1 면에서 제 2 면으로 관통하는 상기 제 1 면 및 상기 제 2 면을 갖는 실리콘 기판을 제공하는 단계;상기 스루홀의 내벽면을 포함하는 상기 실리콘 기판의 상기 제 1 및 제 2 면 위에 절연막을 형성하는 단계;도체면을 접착제에 의해 상기 실리콘 기판의 제 2 면에 부착시키는 단계;상기 도체면이 상기 스루홀의 내부에 노출되도록, 상기 실리콘 기판의 상기 제 1 면으로부터 스루홀을 통해 상기 접착제를 에칭하여 상기 접착제를 드릴링하는 단계;상기 도체면을 전극으로 사용하여 상기 실리콘 기판의 상기 제 1 면으로부터 금속을 도금함으로써 상기 스루홀을 상기 금속으로 매입하는 단계;상기 도체면을 벗겨내고, 상기 매입된 금속을 포함하는 상기 실리콘 기판의 상기 제 1 및 제 2 면을 평활화하는 단계; 및상기 실리콘 기판 위에 고압 어닐링을 행하는 단계를포함하는 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅(plugging) 방법.
- 제 1 항에 있어서,상기 스루홀의 내벽면을 포함하는 상기 실리콘 기판의 상기 제 1 및 제 2 면 위에 형성된 상기 절연막은 화학 기상 증착 또는 열처리에 의해 형성된 산화막인것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
- 제 1 항에 있어서,상기 접착제를 에칭하는 단계는 플라즈마 에칭에 의해 행해지는 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
- 제 1 항에 있어서,상기 실리콘 기판의 상기 제 1 및 제 2 면을 평활화하는 단계는 화학적 기계 연마에 의해 행해지는 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
- 제 1 항에 있어서,상기 실리콘 기판 위에 고압 어닐링을 행하는 단계는 아르곤 분위기 중에서 150Mpa의 압력과 350℃의 온도에서 행해지는 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
- 제 1 항에 있어서,상기 접착제는 접착막인 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
- 제 1 항에 있어서,상기 도체면은 구리박(箔)인 것을 특징으로 하는 실리콘 기판의 스루홀 플러깅 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178902A JP3904484B2 (ja) | 2002-06-19 | 2002-06-19 | シリコン基板のスルーホールプラギング方法 |
| JPJP-P-2002-00178902 | 2002-06-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030097673A true KR20030097673A (ko) | 2003-12-31 |
| KR100999907B1 KR100999907B1 (ko) | 2010-12-13 |
Family
ID=29717499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030039466A KR100999907B1 (ko) | 2002-06-19 | 2003-06-18 | 실리콘 기판의 스루홀 플러깅 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6815348B2 (ko) |
| EP (1) | EP1376686B1 (ko) |
| JP (1) | JP3904484B2 (ko) |
| KR (1) | KR100999907B1 (ko) |
| CN (1) | CN1310309C (ko) |
| TW (1) | TWI294160B (ko) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3836375B2 (ja) * | 2002-01-11 | 2006-10-25 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3751625B2 (ja) | 2004-06-29 | 2006-03-01 | 新光電気工業株式会社 | 貫通電極の製造方法 |
| CN100449799C (zh) * | 2004-09-29 | 2009-01-07 | 晶元光电股份有限公司 | 发光二极管的封装基板的形成方法 |
| JP2006351935A (ja) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | 半導体チップ実装基板及びそれを用いた半導体装置 |
| JP4698296B2 (ja) | 2005-06-17 | 2011-06-08 | 新光電気工業株式会社 | 貫通電極を有する半導体装置の製造方法 |
| JP4650117B2 (ja) * | 2005-06-21 | 2011-03-16 | パナソニック電工株式会社 | 半導体装置の製造方法 |
| JP4552770B2 (ja) * | 2005-06-21 | 2010-09-29 | パナソニック電工株式会社 | 半導体基板への貫通配線の形成方法 |
| JP4889974B2 (ja) * | 2005-08-01 | 2012-03-07 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
| JP4581915B2 (ja) * | 2005-08-26 | 2010-11-17 | パナソニック電工株式会社 | 貫通孔配線の製造方法 |
| JP4758712B2 (ja) * | 2005-08-29 | 2011-08-31 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP4828182B2 (ja) * | 2005-08-31 | 2011-11-30 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP4755545B2 (ja) * | 2006-07-11 | 2011-08-24 | 新光電気工業株式会社 | 基板の製造方法 |
| JP4807272B2 (ja) * | 2007-02-05 | 2011-11-02 | パナソニック電工株式会社 | 半導体ウェハへの貫通孔配線の形成方法 |
| JP5137059B2 (ja) | 2007-06-20 | 2013-02-06 | 新光電気工業株式会社 | 電子部品用パッケージ及びその製造方法と電子部品装置 |
| JP5367616B2 (ja) * | 2009-02-23 | 2013-12-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP5563785B2 (ja) * | 2009-05-14 | 2014-07-30 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| TWI392069B (zh) * | 2009-11-24 | 2013-04-01 | Advanced Semiconductor Eng | 封裝結構及其封裝製程 |
| TWI446420B (zh) | 2010-08-27 | 2014-07-21 | Advanced Semiconductor Eng | 用於半導體製程之載體分離方法 |
| TWI445152B (zh) | 2010-08-30 | 2014-07-11 | Advanced Semiconductor Eng | 半導體結構及其製作方法 |
| US9007273B2 (en) | 2010-09-09 | 2015-04-14 | Advances Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| TWI434387B (zh) | 2010-10-11 | 2014-04-11 | Advanced Semiconductor Eng | 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法 |
| TWI527174B (zh) | 2010-11-19 | 2016-03-21 | 日月光半導體製造股份有限公司 | 具有半導體元件之封裝結構 |
| TWI445155B (zh) | 2011-01-06 | 2014-07-11 | Advanced Semiconductor Eng | 堆疊式封裝結構及其製造方法 |
| US8853819B2 (en) | 2011-01-07 | 2014-10-07 | Advanced Semiconductor Engineering, Inc. | Semiconductor structure with passive element network and manufacturing method thereof |
| US8541883B2 (en) | 2011-11-29 | 2013-09-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having shielded conductive vias |
| US8975157B2 (en) | 2012-02-08 | 2015-03-10 | Advanced Semiconductor Engineering, Inc. | Carrier bonding and detaching processes for a semiconductor wafer |
| US8629061B2 (en) * | 2012-02-08 | 2014-01-14 | Gtat Corporation | Method for three-dimensional packaging of electronic devices |
| US8963316B2 (en) | 2012-02-15 | 2015-02-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and method for manufacturing the same |
| US8786060B2 (en) | 2012-05-04 | 2014-07-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package integrated with conformal shield and antenna |
| US9153542B2 (en) | 2012-08-01 | 2015-10-06 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having an antenna and manufacturing method thereof |
| US8937387B2 (en) | 2012-11-07 | 2015-01-20 | Advanced Semiconductor Engineering, Inc. | Semiconductor device with conductive vias |
| US8952542B2 (en) | 2012-11-14 | 2015-02-10 | Advanced Semiconductor Engineering, Inc. | Method for dicing a semiconductor wafer having through silicon vias and resultant structures |
| US9406552B2 (en) | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
| US8841751B2 (en) | 2013-01-23 | 2014-09-23 | Advanced Semiconductor Engineering, Inc. | Through silicon vias for semiconductor devices and manufacturing method thereof |
| US9978688B2 (en) | 2013-02-28 | 2018-05-22 | Advanced Semiconductor Engineering, Inc. | Semiconductor package having a waveguide antenna and manufacturing method thereof |
| US9089268B2 (en) | 2013-03-13 | 2015-07-28 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US9173583B2 (en) | 2013-03-15 | 2015-11-03 | Advanced Semiconductor Engineering, Inc. | Neural sensing device and method for making the same |
| US8987734B2 (en) | 2013-03-15 | 2015-03-24 | Advanced Semiconductor Engineering, Inc. | Semiconductor wafer, semiconductor process and semiconductor package |
| JP6496882B2 (ja) * | 2016-11-28 | 2019-04-10 | 三井金属鉱業株式会社 | 粘着シート及びその剥離方法 |
| CN109770438B (zh) * | 2019-03-25 | 2023-07-25 | 云南中烟工业有限责任公司 | 一种镀膜硅基电子烟雾化芯片及其制备方法 |
| CN110634792B (zh) * | 2019-09-26 | 2023-01-24 | 上海航天电子通讯设备研究所 | 一种电气互连基板制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4348253A (en) | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
| JPS6132363A (ja) * | 1984-07-23 | 1986-02-15 | Hitachi Ltd | 燃料電池発電システム |
| JPH01258457A (ja) * | 1988-04-08 | 1989-10-16 | Nec Corp | 半導体集積回路の実装構造およびその製造方法 |
| JP2773366B2 (ja) * | 1990-03-19 | 1998-07-09 | 富士通株式会社 | 多層配線基板の形成方法 |
| JPH11288973A (ja) | 1998-04-01 | 1999-10-19 | Canon Inc | 半導体の接続構造と半導体の接続方法及び半導体デバイス |
| US6114098A (en) * | 1998-09-17 | 2000-09-05 | International Business Machines Corporation | Method of filling an aperture in a substrate |
| JP2000353703A (ja) | 1999-06-11 | 2000-12-19 | Sony Corp | 半導体装置の製造方法 |
| JP2001060621A (ja) * | 1999-08-20 | 2001-03-06 | Kobe Steel Ltd | 半導体装置の製造方法 |
| US6399486B1 (en) | 1999-11-22 | 2002-06-04 | Taiwan Semiconductor Manufacturing Company | Method of improved copper gap fill |
-
2002
- 2002-06-19 JP JP2002178902A patent/JP3904484B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-12 US US10/459,609 patent/US6815348B2/en not_active Expired - Lifetime
- 2003-06-12 EP EP03291402A patent/EP1376686B1/en not_active Expired - Fee Related
- 2003-06-18 TW TW092116567A patent/TWI294160B/zh not_active IP Right Cessation
- 2003-06-18 KR KR1020030039466A patent/KR100999907B1/ko not_active IP Right Cessation
- 2003-06-18 CN CNB031376754A patent/CN1310309C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004022990A (ja) | 2004-01-22 |
| TWI294160B (en) | 2008-03-01 |
| JP3904484B2 (ja) | 2007-04-11 |
| US20030235982A1 (en) | 2003-12-25 |
| US6815348B2 (en) | 2004-11-09 |
| CN1467819A (zh) | 2004-01-14 |
| KR100999907B1 (ko) | 2010-12-13 |
| TW200402836A (en) | 2004-02-16 |
| EP1376686B1 (en) | 2005-08-31 |
| EP1376686A3 (en) | 2004-04-21 |
| CN1310309C (zh) | 2007-04-11 |
| EP1376686A2 (en) | 2004-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100999907B1 (ko) | 실리콘 기판의 스루홀 플러깅 방법 | |
| JP3530149B2 (ja) | 配線基板の製造方法及び半導体装置 | |
| US6768205B2 (en) | Thin-film circuit substrate | |
| US4808273A (en) | Method of forming completely metallized via holes in semiconductors | |
| JP4133560B2 (ja) | プリント配線基板の製造方法およびプリント配線基板 | |
| EP1489658B1 (en) | Method for manufacturing semiconductor package | |
| TW554651B (en) | Multi-layer wiring substrate and manufacturing method thereof | |
| JP6840935B2 (ja) | 配線回路基板の製造方法 | |
| JP2008153326A (ja) | 半導体装置の製造方法 | |
| TW200411869A (en) | Package substrate for electrolytic leadless plating and manufacturing method thereof | |
| TWM575954U (zh) | 一種具有散熱結構之電路板 | |
| CN106664795A (zh) | 结构体及其制造方法 | |
| KR20090045012A (ko) | 실리콘 인터포저 제조 방법, 실리콘 인터포저 및 실리콘 인터포저를 구비하는 반도체 장치 패키지 및 반도체 장치 | |
| CN107567651B (zh) | 具有贯通电极的布线基板及其制造方法 | |
| JP2004047836A (ja) | プリント配線板とその製造方法 | |
| JPH11298141A (ja) | 電子装置の製造方法 | |
| JP2017228727A (ja) | 配線基板及びその製造方法 | |
| JP2002343925A (ja) | マルチチップモジュールの製造方法 | |
| JP2001230507A (ja) | プラスチックパッケージ及びその製造方法 | |
| JP4326428B2 (ja) | スルーホールめっき方法 | |
| JPH0831976A (ja) | シリコン両面実装基板及びその製造方法 | |
| KR100593211B1 (ko) | 웨이퍼 관통형 전극 제조 방법 | |
| JP3982538B2 (ja) | 回路基板および回路基板の製造方法ならびに電子部品および電子部品の製造方法 | |
| JPH05235519A (ja) | 配線板の製造法 | |
| JPH10215066A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |