JP4755545B2 - 基板の製造方法 - Google Patents

基板の製造方法 Download PDF

Info

Publication number
JP4755545B2
JP4755545B2 JP2006190726A JP2006190726A JP4755545B2 JP 4755545 B2 JP4755545 B2 JP 4755545B2 JP 2006190726 A JP2006190726 A JP 2006190726A JP 2006190726 A JP2006190726 A JP 2006190726A JP 4755545 B2 JP4755545 B2 JP 4755545B2
Authority
JP
Japan
Prior art keywords
plating
substrate
hole
holes
deposition rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006190726A
Other languages
English (en)
Other versions
JP2008021739A (ja
Inventor
信幸 倉嶋
晶紀 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006190726A priority Critical patent/JP4755545B2/ja
Publication of JP2008021739A publication Critical patent/JP2008021739A/ja
Application granted granted Critical
Publication of JP4755545B2 publication Critical patent/JP4755545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は基板の製造方法に関し、より詳細には基板を厚さ方向に貫通して設けられる貫通電極を備える基板の製造方法に関する。
電子部品を搭載する基板には、たとえば半導体ウエハや樹脂基板などの基板に厚さ方向に貫通する貫通電極(ビア)を設け、貫通電極を介して基板の両面間での電気的接続を可能とした製品がある。これらの基板は、基板の両面に搭載した電子部品間、あるいは基板の一方の面に搭載した電子部品と基板の他方の面に形成した外部接続端子とを貫通電極を介して電気的に接続して電子部品を搭載するといった場合に用いられる。
貫通電極を設けた基板は、図4に示すように、半導体ウエハ等の基板10に貫通孔12を形成し(図4(a))、基板10の一方の面に銅箔等からなる導電性基材14を接着し(図4(b))、導電性基材14をめっき給電層とする電解めっき、たとえば銅めっきを施して貫通孔12をめっき16によって充填し(図4(c))、次に、導電性基材14を除去し、基板10の他方の面を研磨して、貫通孔12から突出しているめっき16を平坦化して(図4(d))形成される(たとえば、特許文献1、2参照)。
特開2004−22990号公報 特開2006−54307号公報
上述したように、貫通電極16aを備えた基板20は、基板10に設けた貫通孔12にめっき16を充填して形成するのであるが、基板10に形成される貫通孔12の孔径が異なったり、電解めっきの際のめっき条件がばらついたりすることによって、貫通孔12に析出するめっき16の析出速度にばらつきが生じる。貫通孔12の孔径が異なるのは、同一の基板10に異なる孔径の貫通孔12を形成する場合の他に、貫通孔12を形成する際の加工精度によって孔径がばらつくといったことによって生じる。また、貫通孔12は、孔径が異なる他に、形成方法によって貫通孔12が必ずしも直孔に形成されず、貫通孔12の内面が傾斜面に形成されるといったように、孔形状が異なることもある。
図5(a)に、基板10に異なる孔径、異なる形状の貫通孔12が形成された状態を説明的に示した。一般に、貫通孔12の孔径が小さいほど貫通孔12内でのめっきの析出速度が遅くなる。したがって、貫通孔12の孔径がばらつくと、同一のめっき条件でめっきした場合でも、貫通孔12内におけるめっきの析出度合いがばらつくことになる。また、貫通孔12の内容積によっても貫通孔12内でのめっきの充填割合が異なってくる。この結果、導電性基材14をめっき給電層として基板10に電解めっきを施した際に、貫通孔12に完全にめっき16が充填されなかったり、貫通孔12の外側に突出するめっき16の高さがばらついたりするという問題が生じる(図5(b))。このようなめっきのばらつきは、めっき液中での電流分布のばらつきやめっき液の攪拌度のばらつきといった、めっき装置に起因する場合もある。
前述した貫通電極を備えた基板の製造工程において、貫通孔12の開口側からめっき16が突出するようにめっきしている理由は、貫通孔12内にめっき16が完全に充填されないことによる不良を回避するためである。貫通孔12からめっき16が突出するようにめっきし、後工程で基板の表面を研磨して平坦化することによって確実な導通部として貫通電極16aが形成できるからである。しかしながら、基板の表面を研磨して貫通電極とする場合は、たとえば半導体ウエハなどを基板とする場合は、基板の表面に形成されている酸化膜が削られてしまったり、ウエハの厚さが薄くなると研磨時に割れてしまったりするといった問題がある。
貫通孔12におけるめっき析出速度のばらつきを解消する方法としては、電解めっきを施す際の電流密度を下げる等により、めっきの析出速度を遅くし、めっきの析出度合いを均一にする方法が考えられる。しかしながら、めっき析出速度を遅くすることは製品の製造効率を低下させることに直結するから、生産性の点から問題となる。また、めっきの析出速度を遅くした場合でも、貫通孔の内容積が大きく異なるような場合には、めっきを均一の高さに仕上げることは困難となる。
そこで、本発明は、これらの課題を解決すべくなされたものであり、基板に形成された貫通孔の孔径や形状がばらついている場合であっても各々の貫通孔に確実にめっきを充填して電気的導通性が確保された貫通電極を備える基板を製造することができる基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、厚さ方向に貫通する複数の貫通孔が形成された基板の一方の面を導電性基材により被覆する工程と、前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内にめっきを析出させ、さらに貫通孔の開口部から突出するようにめっきする第一のめっき工程と、前記基板の他方の面側からエッチングを施し、前記貫通孔から突出するめっき部分を除去するとともに、前記貫通孔内のめっきを部分的に除去するエッチング工程と、前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内のめっきと一体に前記貫通孔にめっきを施し、貫通孔をめっきにより充填させる第二のめっき工程と、前記導電性基材を前記基板から除去する工程とを備えることを特徴とする。
なお、第二のめっき工程は、さらに複数のめっき工程に細分化されためっき工程としてなされる場合がある。この場合も、これら複数のめっき工程を包含して第二のめっき工程という。
また、前記第一のめっき工程におけるめっき析出速度が、前記第二のめっき工程におけるめっき析出速度よりも速くなるようにめっき条件が設定されていることにより、貫通電極を備えた基板の生産性を低下させることなく確実に基板を製造することができる。
前記第二のめっき工程においては、複数の貫通孔内におけるめっきの析出速度が均一になるようにめっき条件が設定されていることにより、貫通孔内に第二のめっきを均一に形成することができ、貫通孔を第一のめっきと第二のめっきとによって精度よく充填することが可能になる。
また、前記エッチング工程では、前記基板の他方の面に向けてエッチング液を噴射することによって、基板の他方の面から突出するめっきの突出部分を効率的にエッチングすることができ、一方、貫通孔内に充填されているめっきについてはエッチング速度が抑制されることによって、エッチング後に貫通孔に残るめっきの高さをほぼ均等に揃えることが可能となる。貫通孔に残るめっきの高さを均等に揃えることによって、第二のめっき工程で確実に貫通孔をめっきによって充填することが可能になる。
また、前記第一のめっき工程と前記第二のめっき工程として、異種のめっきを施して貫通電極を形成することも可能であるが、同種のめっきを施すことにより電気的特性の優れた貫通電極を備えた基板として得ることができる。
また、前記第一のめっき工程と前記第二のめっき工程として、ともに電解銅めっきを施すことができる。
また、前記基板として、厚さ方向に貫通して設けられる各々の貫通孔が、基板の一方の面と他方の面とで開口する開口穴が、単数対単数、単数対複数、複数対単数の関係により連通して形成された基板を用いることを特徴とする。このように本発明に係る発明によれば、厚さ方向に連通する種々の形状の貫通孔を備えた基板に適用することができる。
本発明に係る基板の製造方法によれば、基板に形成された貫通孔の孔径や形状がばらついている場合であっても、各々の貫通孔に確実にめっきを充填して電気的導通性が確保された貫通電極を備えた基板を確実に製造することができる。
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
図1は、本発明に係る基板の製造方法の製造工程を示す説明図である。図1は、図5に示した孔径や孔形状が異なる貫通孔12が形成された基板10について本発明方法を適用した例を示す。
図1(a)は、基板10に貫通孔12を形成した状態を示す。基板10は、その材質や大きさ等が限定されるものではない。基板10としては、シリコン等の半導体ウエハや樹脂基板、樹脂フィルムが使用できる。また、貫通孔12の孔径もとくに限定されるものではない。
本発明方法を適用してめっきを施す実施例として使用したワークは、厚さ300μmのシリコンウエハを基板10としたもので、貫通電極形成後、ダイシングし、2500個のチップを切り出すものである。このシリコンウエハに、直径100μm(設計値)の貫通孔12を1チップあたり20個、ピッチを200μmとして格子状に配置した。1枚のウエハあたりのチップ総数は2500個、貫通孔12の総数は50000個である。貫通孔12は、イオンビームエッチングによって形成した。実際の貫通孔12の孔径は90μm〜110μmの範囲にばらついた。
図1(b)は、基板10の一方の面に導電性基材14を被着形成した状態を示す。導電性基材14は電解めっきにより貫通孔12をめっきによって充填する際に、めっき給電層として使用される。本実施形態では、導電性基材14として銅箔を使用し、銅箔をシリコンウエハの一方の面に接着剤により接着してシリコンウエハの一方の面を導電性基材14により被覆した。
(第一のめっき工程)
基板10の一方の面に導電性基材14を被着形成した後、導電性基材14をめっき給電層とする電解めっきにより、貫通孔12の内部をめっき16によって充填し、さらに貫通孔12の開口部(基板10の他方の面)からめっきが突出するようにめっきする。図1(c)が、第一のめっき工程によって基板10に電解めっきを施した状態を示す。
図は、貫通孔12の孔径や孔形状によって貫通孔12から突出するめっき16の突出部分の高さがまちまちになることを示している。
本発明では、第一のめっき工程においては、貫通孔12内でのめっきの析出速度を速めることを優先的な条件として、めっき液やめっき電流等のめっき条件を選択する。すなわち、第一のめっき工程では、貫通孔12内でのめっき析出速度を速くすることを一次的な条件とし、貫通孔12内でのめっきの析出速度のばらつきを抑えることを二次的な条件とする。したがって、第一のめっき工程では、貫通孔12内でのめっきの析出速度がばらつき、貫通孔12の開口部から突出するめっき16の突出高さのばらつきも、めっきの析出速度のばらつきを抑えるようにめっき条件を設定した場合にくらべて大きくなる。
上記シリコンウエハをワークとする実施例では、以下のめっき条件により銅めっきを施した。
めっき液:硫酸銅:300g/L、硫酸:50g/L、液温:50℃、電流密度:10A/dm2 、めっき時間150分。
これによって、基板10の他方の面から約30μm程度、めっきが突出した状態にめっきされた。本実施形態でのめっき条件は、めっきの析出速度のばらつきを抑えてめっきする場合にくらべて、めっきの析出速度が3倍程度、速くなる条件となっている。したがって、めっきの析出速度のばらつきを抑えるめっき条件による場合と比較して、本実施例の場合には、はるかに高速で貫通孔12にめっきすることができる。なお、めっきの析出速度を上げるには、一般に、めっき液における金属成分の濃度を上げ、液温を上げるようにする。
(エッチング工程)
第一のめっき工程の後、基板10の他方の面から突出しているめっき16の突出部分をエッチングして除去する。図1(d)は、基板10の他方の面に対向させてエッチング用のノズル30を配置し、ノズル孔30aから基板10の他方の面に垂直に当たるようにエッチング液を噴出させてエッチングする状態を示す。なお、導電性基材14が被着されている面側はマスクしてエッチングする。
基板10の他方の面側に向けてエッチング液を吐出することにより、基板10の表面から突出するめっき16の部分がまずエッチングされて徐々に除去され、めっき16の突出部分が除去されると、貫通孔12に充填されているめっき16がエッチングされはじめる。しかしながら、貫通孔12の内側ではエッチング液の液循環は、基板10の外部とくらべて悪いから、貫通孔12の内側でのエッチングの進み方は抑制される。
図2(a)に、めっき16の突起部分をエッチングした状態を示す。基板10に向けてエッチング液を噴射してめっき16をエッチングすると、図のように、基板10の表面から外方に突出していためっき16の突出部分が除去されるとともに、貫通孔12の開口側が部分的にエッチングされた状態になる。
上述したように、貫通孔12の内部では基板10の外部よりもめっき16に対するエッチングが進まなくなるから、めっき16の突起部分が早目に除去された貫通孔12の部分でも貫通孔12の内部ではエッチングが進まず、エッチング完了時には図のように、貫通孔12の内部に残るめっき16の高さが略均一になる。
前述したように、第一のめっき工程では、めっきの析出速度を速く設定、貫通孔12内におけるめっきの析出速度のばらつきを許容するようにした。したがって、貫通孔12の開口部から突出するめっき16の高さのばらつきは、めっきの析出速度を遅くした場合よりも大きくなるが、本エッチング工程で貫通孔12から突出するめっき16の突出部分の高さのばらつきが吸収される。
上記シリコンウエハをワークとする銅めっきを施した実施例では、次のエッチング条件でエッチングした。
エッチング液:NPE-300(三菱ガス化学製)200g/L、エッチング液温:室温、エッチング時間5分。
このエッチングにより、貫通孔12の開口面からめっき16の端面(上面)が20〜30μm程度入り込んだ状態にエッチングされる。すなわち、各々の貫通孔12の開口側に凹部12aが形成された状態になる。
(第二のめっき工程)
図2(b)は、導電性基材14をめっき給電層として電解めっきを施し、めっき16に接続するようにして一体的に第二のめっき17を施した状態を示す。この第二のめっき17は、貫通孔12の開口部側に形成された凹部12aをめっき17によって充填するように形成する。実際には、貫通電極16としての電気的導通を確実にするため、めっき17の端面が基板10の端面よりもわずかに突出するように第二のめっきを施す。
この第二のめっき工程では、各々の貫通孔12にめっきを析出させる場合に、めっきの析出速度がなるべく均等になるようにめっき条件を設定する。言い換えれば、めっきの析出速度を速くするよりも、めっきの析出速度がばらつくことを抑えることを優先してめっき条件を設定してめっきする。
このように、第二のめっき工程におけるめっき条件を設定すれば、前工程で、各々の貫通孔12の開口側に形成されている凹部12aの深さはほぼ均等になっているから、確実に凹部12aをめっき17によって充填することができ、基板10を厚さ方向に貫通する貫通電極16を形成することができる。
上記シリコンウエハをワークとする実施例では、次のめっき条件により第二のめっき17を施した。
めっき液:硫酸銅:100g/L、硫酸:150g/L、他に添加剤、液温:20℃、電流密度:3A/dm2 、めっき時間30分。
第一のめっき工程でのめっき条件と比較すると、めっき液中の硫酸銅の濃度が低くなり、液温が低く設定され、電流密度が小さく設定されている。これによって、めっきの析出速度が遅くなるとともに、めっきが均一に、ばらつきなく析出する。
(導電性基材の除去工程)
第二のめっきを施した後、導電性基材14を除去することにより貫通電極18を備えた基板40が得られる。図2(c)は、導電性基材14を剥離して除去した状態を示す。導電性基材14は化学的にエッチングして除去することもできる。貫通電極18が第一のめっき工程で設けられためっき16と、第二のめっき工程によって設けられためっき17の2層構成に形成され、貫通電極18が基板10を厚さ方向に貫通する。
本実施形態の貫通電極を備えた基板40の製造工程によれば、貫通孔12に確実にめっきを充填することができ、基板10を厚さ方向に貫通する貫通電極18が形成された基板40として得ることができる。
第二のめっき工程では、めっきの析出速度のばらつきを抑え、めっきの析出速度を遅く設定してめっきするから、貫通孔12の開口側に形成された凹部12aに精度よくめっき17を充填することができる。したがって、第二のめっき工程後に、基板10の表面を研磨して基板10の表面から突出しているめっきの突出部分を平坦化するといった処理が不要になる。これによって、製造工程が簡素化できる。
また、研磨工程を不要としたことにより、半導体ウエハを基板10として使用した場合に、半導体ウエハの表面を削ってしまったり、研磨時に半導体ウエハを割ってしまったりするという問題を回避することができる。また、より薄い半導体ウエハを基板10に使用することができるようになる。
また、本実施形態では、前述したように、第一のめっき工程においては、めっきの析出速度を速くするめっき条件を設定してめっきするから、貫通孔12の全体をめっきの析出速度のばらつきを抑える条件としてめっきする場合と比較して、めっきに要する時間をはるかに短縮することができる。また、めっきの析出速度が遅くなる第二のめっき工程では、貫通孔12の開口側の凹部12aの部分をめっきによって充填するのみであるから、第一と第二のめっき工程を合わせた全体のめっき時間も短縮される。これによって、生産性を向上させ、かつ貫通電極18を精度よく形成することができる。
なお、上記実施の形態では、基板10の一方の面に導電性基材14として銅箔を接着したが、導電性基材14は銅箔に限らず適宜導電性材を使用することができる。また、導電性基材14は、ポリイミドフィルム等の電気的絶縁性を有する基材に銅層等の導電層を設け、導電層を基板10の一方の面側に接着する方法によって基板10に被着形成することもできる。また、導電性基材14を基板10に接着する際には、貫通孔12内で導電性基材14あるいは導体部が露出するように接着する。このためには、貫通孔12を除く基板10の表面に接着層を形成して導電性基材14を接着する方法や、導電性接着剤を用いて導電性基材14を接着する方法が利用できる。
(貫通電極を備える基板の他の例)
前述したように、本発明方法は、基板10に形成する貫通孔12の孔径および孔形状に依存するものではない。一般的には貫通孔12は基板10を厚さ方向に貫通する1本の孔形状に形成するが、図3に示すように、屈曲した形態に貫通孔12を形成した場合についても本発明方法を適用することができる。
図3(a)は、基板10に屈曲形状の貫通孔を形成した例を示す。貫通孔121は直穴に形成したもの、貫通孔122は、基板10の一方の面と他方の面とで開口位置が直線配置から偏位した形態に形成された例である。貫通孔123は、基板10の一方の面で開口孔が2つ、基板10の他方の面で開口孔が一つ設けられ、孔が中途で分岐する形態に形成された例である。貫通孔124は基板10の一方の面では比較的大きな開口に形成され、基板10の他方の面で2つの開口が設けられて、厚さ方向に連通する形状に形成された例である。これらの断面形状で屈曲する形態の貫通孔122、123、124は、たとえばイオンビームを用いて、基板10の一方の面と他方の面から各々、穴加工することによって形成される。
図3(a)は、貫通孔121、122、123、124が形成された基板10の一方の面に銅箔等の導電性基材14を被着形成した状態を示す。
図3(b)は、導電性基材14をめっき給電層とする電解めっきを施す第一のめっき工程を示す。貫通孔121、122、123、124にめっき16が充填され、貫通孔121、122、123、124の開口側すなわち基板10の他方の面側からめっき16が突出するようにめっきされている。第一のめっき工程では、前述したように、貫通孔121、122、123、124内でのめっきの析出速度のばらつきを抑えるよりも、めっきの析出速度を速くすることを優先してめっきする。
図3(c)は、エッチング工程により、基板10の他方の面側からエッチング液を基板10に向けて噴射し、基板10の他方の面から突出するめっき16の突出部分を除去した状態を示す。このエッチング工程では、貫通孔121〜124の開口側から若干内側部分までめっき16がエッチングされる。
図3(d)は、第二のめっき工程により、貫通孔121〜124に形成されているめっき16の上に積み上げるようにして第二のめっき17を析出させ、貫通孔121、122、123、124をめっき16、17によって充填した状態を示す。第二のめっき工程では、貫通孔121、122、123、124内でのめっきの析出速度のばらつきをなくすようにめっき条件を設定し、貫通孔121〜124の開口側に形成される凹部が均等にめっき17によって充填されるようにする。
図3(e)は、基板10の一方の面に被着されている導電性基材14を除去し、基板10の厚さ方向に貫通する貫通電極18を備えた基板40が形成された状態を示す。
図3に示すように、基板10に種々の形状の貫通孔121、122、123、124を形成した場合でも、本発明方法によれば、貫通孔121、122、123、124に確実にめっきを充填させることができ、また、第二のめっき工程では、めっきの析出速度のばらつきを抑えてめっきすることにより、基板10の他方の面とめっきの表面の高さを位置合わせするようにめっき17を形成することができる。これによって、めっき後に基板10の表面を研磨する工程が不要となり、基板10を厚さ方向に貫通する貫通電極18を備えた基板40を確実に、かつ効率的に製造することが可になる。
以上説明したように、本発明方法は基板10に形成する貫通孔12が直穴に形成される場合に限らず、種々形状の、厚さ方向に連通する貫通孔が形成されている場合に適用することができる。
また、前述した実施形態ではシリコンウエハに貫通孔を形成した実施例について合わせて説明したが、本発明は基板10の材質や大きさ等によって限定されるものでない。また、上記実施例では、電解めっきとして銅めっきを施した例について説明したが、本発明は銅めっき以外の電解めっきを施す場合についてももちろん適用できる。また、貫通孔12に第一のめっきと第二のめっきとして銅−銅めっきのように同種のめっきを施すこともできるし、第一と第二のめっきとして異種のめっきを施すことも可能である。
また、さらに、貫通電極の端面に保護めっきを施すような場合には、第二のめっきとして金めっき等の保護めっきを施すことも可能である。また、貫通電極18の端面に金めっき等の保護めっきを別に設ける必要がある場合には、第二のめっきと保護めっきとを組み合わせて貫通孔がめっきによって充填されるようにすることもできる。
すなわち、本発明は第一と第二のめっき工程を組み合わせる他に、第二のめっき工程をさらに複数のめっき工程に分けてめっきすることも可能である。第二のめっき工程を複数のめっき工程に分けてめっきする場合も、これらのめっき工程においてはめっきの析出速度を均等化し、ばらつきを抑えるめっき条件としてめっきすることは、上述した第二のめっき工程と同様である。
本発明に係る基板の製造工程における基板の断面図である。 本発明に係る基板の製造工程における基板の断面図である。 種々の貫通孔を備えた基板についての製造工程を示す基板の断面図である。 従来の貫通電極を備える基板の製造工程を示す基板の断面図である。 基板に種々形状の貫通孔が形成されている場合のめっき状態を示す基板の断面図である。
符号の説明
10 基板
12 貫通孔
12a 凹部
14 導電性基材
16、17 めっき
18 貫通電極
20 基板
30 ノズル
40 基板

Claims (7)

  1. 厚さ方向に貫通する複数の貫通孔が形成された基板の一方の面を導電性基材により被覆する工程と、
    前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内にめっきを析出させ、さらに貫通孔の開口部から突出するようにめっきする第一のめっき工程と、
    前記基板の他方の面側からエッチングを施し、前記貫通孔から突出するめっき部分を除去するとともに、前記貫通孔内のめっきを部分的に除去するエッチング工程と、
    前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内のめっきと一体に前記貫通孔にめっきを施し、貫通孔をめっきにより充填させる第二のめっき工程と、
    前記導電性基材を前記基板から除去する工程とを備えることを特徴とする基板の製造方法。
  2. 前記第一のめっき工程におけるめっき析出速度が、前記第二のめっき工程におけるめっき析出速度よりも速くなるようにめっき条件が設定されていることを特徴とする請求項1記載の基板の製造方法。
  3. 前記第二のめっき工程においては、複数の貫通孔内におけるめっきの析出速度が均一になるようにめっき条件が設定されていることを特徴とする請求項1記載の基板の製造方法。
  4. 前記エッチング工程では、前記基板の他方の面に向けてエッチング液を噴射して行うことを特徴とする請求項1または2記載の基板の製造方法。
  5. 前記第一のめっき工程と前記第二のめっき工程において、同種のめっきを施すことを特徴とする請求項1〜4のいずれか一項記載の基板の製造方法。
  6. 前記第一のめっき工程と前記第二のめっき工程において、ともに電解銅めっきを施すことを特徴とする請求項5記載の基板の製造方法。
  7. 前記基板として、厚さ方向に貫通して設けられる各々の貫通孔における基板の一方の面と他方の面とで開口する開口穴が、単数対単数、単数対複数、複数対単数の関係により連通して形成された基板を用いることを特徴とする請求項1〜6のいずれか一項記載の基板の製造方法。
JP2006190726A 2006-07-11 2006-07-11 基板の製造方法 Expired - Fee Related JP4755545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190726A JP4755545B2 (ja) 2006-07-11 2006-07-11 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006190726A JP4755545B2 (ja) 2006-07-11 2006-07-11 基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008021739A JP2008021739A (ja) 2008-01-31
JP4755545B2 true JP4755545B2 (ja) 2011-08-24

Family

ID=39077512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190726A Expired - Fee Related JP4755545B2 (ja) 2006-07-11 2006-07-11 基板の製造方法

Country Status (1)

Country Link
JP (1) JP4755545B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078509B2 (ja) * 2007-09-04 2012-11-21 三洋電機株式会社 太陽電池
JP5331350B2 (ja) * 2008-02-18 2013-10-30 日立協和エンジニアリング株式会社 配線基板
JP5191331B2 (ja) * 2008-09-26 2013-05-08 新日本無線株式会社 スルーホールフィリング方法
JP5671317B2 (ja) * 2010-12-07 2015-02-18 キヤノン株式会社 貫通電極基板及びその製造方法
JP2013106015A (ja) * 2011-11-17 2013-05-30 Taiyo Yuden Co Ltd 半導体装置、及びその製造方法
JP6458429B2 (ja) * 2014-09-30 2019-01-30 大日本印刷株式会社 導電材充填貫通電極基板及びその製造方法
DE102016219275B3 (de) * 2016-10-05 2017-08-10 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten
KR102167943B1 (ko) * 2018-10-10 2020-10-20 엠에스웨이 주식회사 플렉시블 양면 전도성기재에 비아홀을 가공하는 방법
KR102178158B1 (ko) * 2018-11-26 2020-11-12 동아대학교 산학협력단 관통공이 매립된 Si 기판의 제조방법
CN116670337A (zh) * 2020-12-23 2023-08-29 富士胶片株式会社 金属填充微细结构体和金属填充微细结构体的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353305A (ja) * 2001-05-29 2002-12-06 Sony Corp 半導体装置の製造方法
JP3904484B2 (ja) * 2002-06-19 2007-04-11 新光電気工業株式会社 シリコン基板のスルーホールプラギング方法
JP2004119606A (ja) * 2002-09-25 2004-04-15 Canon Inc 半導体基板の貫通孔埋め込み方法および半導体基板
JP4019960B2 (ja) * 2003-01-31 2007-12-12 三菱電機株式会社 基板の製造方法
JP2006054307A (ja) * 2004-08-11 2006-02-23 Shinko Electric Ind Co Ltd 基板の製造方法
US20070049008A1 (en) * 2005-08-26 2007-03-01 Martin Gerald A Method for forming a capping layer on a semiconductor device
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法

Also Published As

Publication number Publication date
JP2008021739A (ja) 2008-01-31

Similar Documents

Publication Publication Date Title
JP4755545B2 (ja) 基板の製造方法
KR100999907B1 (ko) 실리콘 기판의 스루홀 플러깅 방법
US20120006591A1 (en) Wiring Substrate and Method for Manufacturing Wiring Substrate
US20150083469A1 (en) Wiring board
US9085826B2 (en) Method of fabricating printed circuit board (PCB) substrate having a cavity
US6370768B1 (en) Circuit board, a method for manufacturing same, and a method of electroless plating
JP6840935B2 (ja) 配線回路基板の製造方法
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
JP2008300782A (ja) 貫通電極付き基板の製造方法
TWI384925B (zh) 內埋式線路基板之結構及其製造方法
TWI487438B (zh) 印刷電路板及其製造方法
JP6282425B2 (ja) 配線基板の製造方法
CN104135822A (zh) 高密度互连印制线路板的制作工艺
CN103179809A (zh) 布线基板的制造方法
JP5708762B2 (ja) 貫通電極基板の製造方法
JP4488187B2 (ja) ビアホールを有する基板の製造方法
KR100803004B1 (ko) 관통홀 충진방법
CN116095985A (zh) 印刷电路板的背钻方法及印刷电路板
JP5453763B2 (ja) 貫通電極基板の製造方法
CN115312451A (zh) 超导衬底穿孔
CN102448257A (zh) 电路板的导孔制造方法及其结构
TWM522540U (zh) 線路板結構
KR100916771B1 (ko) 관통형전극의 형성방법
CN112514544A (zh) 印刷布线板及印刷布线板的制造方法
KR101075683B1 (ko) 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4755545

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees