JP4755545B2 - 基板の製造方法 - Google Patents
基板の製造方法 Download PDFInfo
- Publication number
- JP4755545B2 JP4755545B2 JP2006190726A JP2006190726A JP4755545B2 JP 4755545 B2 JP4755545 B2 JP 4755545B2 JP 2006190726 A JP2006190726 A JP 2006190726A JP 2006190726 A JP2006190726 A JP 2006190726A JP 4755545 B2 JP4755545 B2 JP 4755545B2
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- hole
- holes
- deposition rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
すなわち、厚さ方向に貫通する複数の貫通孔が形成された基板の一方の面を導電性基材により被覆する工程と、前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内にめっきを析出させ、さらに貫通孔の開口部から突出するようにめっきする第一のめっき工程と、前記基板の他方の面側からエッチングを施し、前記貫通孔から突出するめっき部分を除去するとともに、前記貫通孔内のめっきを部分的に除去するエッチング工程と、前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内のめっきと一体に前記貫通孔にめっきを施し、貫通孔をめっきにより充填させる第二のめっき工程と、前記導電性基材を前記基板から除去する工程とを備えることを特徴とする。
なお、第二のめっき工程は、さらに複数のめっき工程に細分化されためっき工程としてなされる場合がある。この場合も、これら複数のめっき工程を包含して第二のめっき工程という。
前記第二のめっき工程においては、複数の貫通孔内におけるめっきの析出速度が均一になるようにめっき条件が設定されていることにより、貫通孔内に第二のめっきを均一に形成することができ、貫通孔を第一のめっきと第二のめっきとによって精度よく充填することが可能になる。
また、前記第一のめっき工程と前記第二のめっき工程として、異種のめっきを施して貫通電極を形成することも可能であるが、同種のめっきを施すことにより電気的特性の優れた貫通電極を備えた基板として得ることができる。
また、前記第一のめっき工程と前記第二のめっき工程として、ともに電解銅めっきを施すことができる。
図1は、本発明に係る基板の製造方法の製造工程を示す説明図である。図1は、図5に示した孔径や孔形状が異なる貫通孔12が形成された基板10について本発明方法を適用した例を示す。
図1(a)は、基板10に貫通孔12を形成した状態を示す。基板10は、その材質や大きさ等が限定されるものではない。基板10としては、シリコン等の半導体ウエハや樹脂基板、樹脂フィルムが使用できる。また、貫通孔12の孔径もとくに限定されるものではない。
基板10の一方の面に導電性基材14を被着形成した後、導電性基材14をめっき給電層とする電解めっきにより、貫通孔12の内部をめっき16によって充填し、さらに貫通孔12の開口部(基板10の他方の面)からめっきが突出するようにめっきする。図1(c)が、第一のめっき工程によって基板10に電解めっきを施した状態を示す。
図は、貫通孔12の孔径や孔形状によって貫通孔12から突出するめっき16の突出部分の高さがまちまちになることを示している。
めっき液:硫酸銅:300g/L、硫酸:50g/L、液温:50℃、電流密度:10A/dm2 、めっき時間150分。
これによって、基板10の他方の面から約30μm程度、めっきが突出した状態にめっきされた。本実施形態でのめっき条件は、めっきの析出速度のばらつきを抑えてめっきする場合にくらべて、めっきの析出速度が3倍程度、速くなる条件となっている。したがって、めっきの析出速度のばらつきを抑えるめっき条件による場合と比較して、本実施例の場合には、はるかに高速で貫通孔12にめっきすることができる。なお、めっきの析出速度を上げるには、一般に、めっき液における金属成分の濃度を上げ、液温を上げるようにする。
第一のめっき工程の後、基板10の他方の面から突出しているめっき16の突出部分をエッチングして除去する。図1(d)は、基板10の他方の面に対向させてエッチング用のノズル30を配置し、ノズル孔30aから基板10の他方の面に垂直に当たるようにエッチング液を噴出させてエッチングする状態を示す。なお、導電性基材14が被着されている面側はマスクしてエッチングする。
基板10の他方の面側に向けてエッチング液を吐出することにより、基板10の表面から突出するめっき16の部分がまずエッチングされて徐々に除去され、めっき16の突出部分が除去されると、貫通孔12に充填されているめっき16がエッチングされはじめる。しかしながら、貫通孔12の内側ではエッチング液の液循環は、基板10の外部とくらべて悪いから、貫通孔12の内側でのエッチングの進み方は抑制される。
上述したように、貫通孔12の内部では基板10の外部よりもめっき16に対するエッチングが進まなくなるから、めっき16の突起部分が早目に除去された貫通孔12の部分でも貫通孔12の内部ではエッチングが進まず、エッチング完了時には図のように、貫通孔12の内部に残るめっき16の高さが略均一になる。
エッチング液:NPE-300(三菱ガス化学製)200g/L、エッチング液温:室温、エッチング時間5分。
このエッチングにより、貫通孔12の開口面からめっき16の端面(上面)が20〜30μm程度入り込んだ状態にエッチングされる。すなわち、各々の貫通孔12の開口側に凹部12aが形成された状態になる。
図2(b)は、導電性基材14をめっき給電層として電解めっきを施し、めっき16に接続するようにして一体的に第二のめっき17を施した状態を示す。この第二のめっき17は、貫通孔12の開口部側に形成された凹部12aをめっき17によって充填するように形成する。実際には、貫通電極16としての電気的導通を確実にするため、めっき17の端面が基板10の端面よりもわずかに突出するように第二のめっきを施す。
このように、第二のめっき工程におけるめっき条件を設定すれば、前工程で、各々の貫通孔12の開口側に形成されている凹部12aの深さはほぼ均等になっているから、確実に凹部12aをめっき17によって充填することができ、基板10を厚さ方向に貫通する貫通電極16を形成することができる。
めっき液:硫酸銅:100g/L、硫酸:150g/L、他に添加剤、液温:20℃、電流密度:3A/dm2 、めっき時間30分。
第一のめっき工程でのめっき条件と比較すると、めっき液中の硫酸銅の濃度が低くなり、液温が低く設定され、電流密度が小さく設定されている。これによって、めっきの析出速度が遅くなるとともに、めっきが均一に、ばらつきなく析出する。
第二のめっきを施した後、導電性基材14を除去することにより貫通電極18を備えた基板40が得られる。図2(c)は、導電性基材14を剥離して除去した状態を示す。導電性基材14は化学的にエッチングして除去することもできる。貫通電極18が第一のめっき工程で設けられためっき16と、第二のめっき工程によって設けられためっき17の2層構成に形成され、貫通電極18が基板10を厚さ方向に貫通する。
第二のめっき工程では、めっきの析出速度のばらつきを抑え、めっきの析出速度を遅く設定してめっきするから、貫通孔12の開口側に形成された凹部12aに精度よくめっき17を充填することができる。したがって、第二のめっき工程後に、基板10の表面を研磨して基板10の表面から突出しているめっきの突出部分を平坦化するといった処理が不要になる。これによって、製造工程が簡素化できる。
前述したように、本発明方法は、基板10に形成する貫通孔12の孔径および孔形状に依存するものではない。一般的には貫通孔12は基板10を厚さ方向に貫通する1本の孔形状に形成するが、図3に示すように、屈曲した形態に貫通孔12を形成した場合についても本発明方法を適用することができる。
図3(b)は、導電性基材14をめっき給電層とする電解めっきを施す第一のめっき工程を示す。貫通孔121、122、123、124にめっき16が充填され、貫通孔121、122、123、124の開口側すなわち基板10の他方の面側からめっき16が突出するようにめっきされている。第一のめっき工程では、前述したように、貫通孔121、122、123、124内でのめっきの析出速度のばらつきを抑えるよりも、めっきの析出速度を速くすることを優先してめっきする。
図3(d)は、第二のめっき工程により、貫通孔121〜124に形成されているめっき16の上に積み上げるようにして第二のめっき17を析出させ、貫通孔121、122、123、124をめっき16、17によって充填した状態を示す。第二のめっき工程では、貫通孔121、122、123、124内でのめっきの析出速度のばらつきをなくすようにめっき条件を設定し、貫通孔121〜124の開口側に形成される凹部が均等にめっき17によって充填されるようにする。
図3に示すように、基板10に種々の形状の貫通孔121、122、123、124を形成した場合でも、本発明方法によれば、貫通孔121、122、123、124に確実にめっきを充填させることができ、また、第二のめっき工程では、めっきの析出速度のばらつきを抑えてめっきすることにより、基板10の他方の面とめっきの表面の高さを位置合わせするようにめっき17を形成することができる。これによって、めっき後に基板10の表面を研磨する工程が不要となり、基板10を厚さ方向に貫通する貫通電極18を備えた基板40を確実に、かつ効率的に製造することが可になる。
また、前述した実施形態ではシリコンウエハに貫通孔を形成した実施例について合わせて説明したが、本発明は基板10の材質や大きさ等によって限定されるものではない。また、上記実施例では、電解めっきとして銅めっきを施した例について説明したが、本発明は銅めっき以外の電解めっきを施す場合についてももちろん適用できる。また、貫通孔12に第一のめっきと第二のめっきとして銅−銅めっきのように同種のめっきを施すこともできるし、第一と第二のめっきとして異種のめっきを施すことも可能である。
すなわち、本発明は第一と第二のめっき工程を組み合わせる他に、第二のめっき工程をさらに複数のめっき工程に分けてめっきすることも可能である。第二のめっき工程を複数のめっき工程に分けてめっきする場合も、これらのめっき工程においてはめっきの析出速度を均等化し、ばらつきを抑えるめっき条件としてめっきすることは、上述した第二のめっき工程と同様である。
12 貫通孔
12a 凹部
14 導電性基材
16、17 めっき
18 貫通電極
20 基板
30 ノズル
40 基板
Claims (7)
- 厚さ方向に貫通する複数の貫通孔が形成された基板の一方の面を導電性基材により被覆する工程と、
前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内にめっきを析出させ、さらに貫通孔の開口部から突出するようにめっきする第一のめっき工程と、
前記基板の他方の面側からエッチングを施し、前記貫通孔から突出するめっき部分を除去するとともに、前記貫通孔内のめっきを部分的に除去するエッチング工程と、
前記導電性基材をめっき給電層とする電解めっきにより、前記貫通孔内のめっきと一体に前記貫通孔にめっきを施し、貫通孔をめっきにより充填させる第二のめっき工程と、
前記導電性基材を前記基板から除去する工程とを備えることを特徴とする基板の製造方法。 - 前記第一のめっき工程におけるめっき析出速度が、前記第二のめっき工程におけるめっき析出速度よりも速くなるようにめっき条件が設定されていることを特徴とする請求項1記載の基板の製造方法。
- 前記第二のめっき工程においては、複数の貫通孔内におけるめっきの析出速度が均一になるようにめっき条件が設定されていることを特徴とする請求項1記載の基板の製造方法。
- 前記エッチング工程では、前記基板の他方の面に向けてエッチング液を噴射して行うことを特徴とする請求項1または2記載の基板の製造方法。
- 前記第一のめっき工程と前記第二のめっき工程において、同種のめっきを施すことを特徴とする請求項1〜4のいずれか一項記載の基板の製造方法。
- 前記第一のめっき工程と前記第二のめっき工程において、ともに電解銅めっきを施すことを特徴とする請求項5記載の基板の製造方法。
- 前記基板として、厚さ方向に貫通して設けられる各々の貫通孔における基板の一方の面と他方の面とで開口する開口穴が、単数対単数、単数対複数、複数対単数の関係により連通して形成された基板を用いることを特徴とする請求項1〜6のいずれか一項記載の基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190726A JP4755545B2 (ja) | 2006-07-11 | 2006-07-11 | 基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006190726A JP4755545B2 (ja) | 2006-07-11 | 2006-07-11 | 基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008021739A JP2008021739A (ja) | 2008-01-31 |
JP4755545B2 true JP4755545B2 (ja) | 2011-08-24 |
Family
ID=39077512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006190726A Expired - Fee Related JP4755545B2 (ja) | 2006-07-11 | 2006-07-11 | 基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4755545B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5078509B2 (ja) * | 2007-09-04 | 2012-11-21 | 三洋電機株式会社 | 太陽電池 |
JP5331350B2 (ja) * | 2008-02-18 | 2013-10-30 | 日立協和エンジニアリング株式会社 | 配線基板 |
JP5191331B2 (ja) * | 2008-09-26 | 2013-05-08 | 新日本無線株式会社 | スルーホールフィリング方法 |
JP5671317B2 (ja) * | 2010-12-07 | 2015-02-18 | キヤノン株式会社 | 貫通電極基板及びその製造方法 |
JP2013106015A (ja) * | 2011-11-17 | 2013-05-30 | Taiyo Yuden Co Ltd | 半導体装置、及びその製造方法 |
JP6458429B2 (ja) * | 2014-09-30 | 2019-01-30 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
DE102016219275B3 (de) * | 2016-10-05 | 2017-08-10 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten |
KR102167943B1 (ko) * | 2018-10-10 | 2020-10-20 | 엠에스웨이 주식회사 | 플렉시블 양면 전도성기재에 비아홀을 가공하는 방법 |
KR102178158B1 (ko) * | 2018-11-26 | 2020-11-12 | 동아대학교 산학협력단 | 관통공이 매립된 Si 기판의 제조방법 |
CN116670337A (zh) * | 2020-12-23 | 2023-08-29 | 富士胶片株式会社 | 金属填充微细结构体和金属填充微细结构体的制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002353305A (ja) * | 2001-05-29 | 2002-12-06 | Sony Corp | 半導体装置の製造方法 |
JP3904484B2 (ja) * | 2002-06-19 | 2007-04-11 | 新光電気工業株式会社 | シリコン基板のスルーホールプラギング方法 |
JP2004119606A (ja) * | 2002-09-25 | 2004-04-15 | Canon Inc | 半導体基板の貫通孔埋め込み方法および半導体基板 |
JP4019960B2 (ja) * | 2003-01-31 | 2007-12-12 | 三菱電機株式会社 | 基板の製造方法 |
JP2006054307A (ja) * | 2004-08-11 | 2006-02-23 | Shinko Electric Ind Co Ltd | 基板の製造方法 |
US20070049008A1 (en) * | 2005-08-26 | 2007-03-01 | Martin Gerald A | Method for forming a capping layer on a semiconductor device |
JP4581915B2 (ja) * | 2005-08-26 | 2010-11-17 | パナソニック電工株式会社 | 貫通孔配線の製造方法 |
-
2006
- 2006-07-11 JP JP2006190726A patent/JP4755545B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008021739A (ja) | 2008-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4755545B2 (ja) | 基板の製造方法 | |
KR100999907B1 (ko) | 실리콘 기판의 스루홀 플러깅 방법 | |
US20120006591A1 (en) | Wiring Substrate and Method for Manufacturing Wiring Substrate | |
US20150083469A1 (en) | Wiring board | |
US9085826B2 (en) | Method of fabricating printed circuit board (PCB) substrate having a cavity | |
US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
JP6840935B2 (ja) | 配線回路基板の製造方法 | |
JP2003519442A (ja) | 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品 | |
JP2008300782A (ja) | 貫通電極付き基板の製造方法 | |
TWI384925B (zh) | 內埋式線路基板之結構及其製造方法 | |
TWI487438B (zh) | 印刷電路板及其製造方法 | |
JP6282425B2 (ja) | 配線基板の製造方法 | |
CN104135822A (zh) | 高密度互连印制线路板的制作工艺 | |
CN103179809A (zh) | 布线基板的制造方法 | |
JP5708762B2 (ja) | 貫通電極基板の製造方法 | |
JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
KR100803004B1 (ko) | 관통홀 충진방법 | |
CN116095985A (zh) | 印刷电路板的背钻方法及印刷电路板 | |
JP5453763B2 (ja) | 貫通電極基板の製造方法 | |
CN115312451A (zh) | 超导衬底穿孔 | |
CN102448257A (zh) | 电路板的导孔制造方法及其结构 | |
TWM522540U (zh) | 線路板結構 | |
KR100916771B1 (ko) | 관통형전극의 형성방법 | |
CN112514544A (zh) | 印刷布线板及印刷布线板的制造方法 | |
KR101075683B1 (ko) | 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110527 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140603 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4755545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |