CN104135822A - 高密度互连印制线路板的制作工艺 - Google Patents
高密度互连印制线路板的制作工艺 Download PDFInfo
- Publication number
- CN104135822A CN104135822A CN201410256525.1A CN201410256525A CN104135822A CN 104135822 A CN104135822 A CN 104135822A CN 201410256525 A CN201410256525 A CN 201410256525A CN 104135822 A CN104135822 A CN 104135822A
- Authority
- CN
- China
- Prior art keywords
- substrate
- window
- conducting wire
- insulating barrier
- manufacture craft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种高密度互连印制线路板的制作工艺,其特征在于,包括:提供一第一基板;所述第一基板包括第一导电层、第二导电线路和第一绝缘层;第一导电层位于第一绝缘层的表面;蚀刻第一导电层,形成第一导电线路和第一窗;对第一绝缘层钻孔,形成导通孔;对第一基板进行化学沉铜处理;在覆盖第一基板上表面的金属铜的表面设置保护膜;保护膜开设的第二窗与第一窗位置对应;对设有保护膜的第一基板进行电镀处理,使导通孔和第一窗填充满金属铜;去除保护膜;将覆盖在第一绝缘层上表面的金属铜去除。本发明提供的高密度互连印制线路板的制作工艺,省去了蚀刻减薄导电线路厚度的工序,提高了导电线路的精度和厚度均匀性,提高了高密度互连线路板的品质。
Description
技术领域
本发明涉及印刷线路板制造领域,特别涉及一种高密度互连印制线路板的内层板的制作工艺。
背景技术
线路板作为提供电子零组件安装与插接时主要的支撑体,是所有电子产品不可或缺的部分。近年来信息、通讯、以及消费性电子产品制造业已成为全球成长最快速的产业之一,电子产品日新月异,并朝着体积小,质量轻,功能复杂的方向不断发展,这对线路板提出了更高的要求。传统的线路板制作工艺,通过减小板面导电线路的线宽或线距来提高板线路密度,以适应电子产品向更轻、更小的方向发展。但线宽或线距的减小量有限,仅通过提高板面线路密度已无法满足电子产品的发展需求,故高密度互连技术(HighDensity InterconnectTechnology,HDI)应运而生。高密度互连线技术将多层线路叠加层压,制造出薄型、多层、稳定的高密度互连线路板。
传统的高密度互连线路板的生产工艺,在蚀刻表面铜箔形成导电线路之前,先对表面铜箔进行蚀刻处理以减薄铜箔的厚度;再对第一基板进行钻孔形成导通孔,采用电镀工艺对整板进行电镀,将孔填满以实现各层导电层之间的导通;最后进行表面铜面线路图形制作。由于是对整板进行电镀来完成导通孔填满,使得表面铜箔也沉积了一定厚度的电镀金属,若沉积的厚度大于精细线路(线宽/线距不大于75μm)制作所要求的最大厚度值,则无法制得精细线路,需要再次进行蚀刻处理以减薄铜箔的厚度适合细线路制作,工艺繁琐。另一方面由于表面铜厚度经过蚀刻减薄、电镀沉积增加厚度、再蚀刻减薄表面铜厚度的流程,会大大降低导电层的厚度均匀性,且侧蚀量越大、电镀量越大,蚀刻精度和电镀精度就越低,厚度均匀性就越差,直接影响线路制作能力和公差精度,大大降低了高密度互连线路板的品质和合格率。从而无法适应电子产品更轻、更小、更薄的发展要求。此外,传统的工艺中为了避免蚀刻减薄和电镀沉积对铜厚度均匀性的影响,只有提高蚀刻、电镀设备的生产能力,提高对生产的管理和控制,才可能降低蚀刻、电镀对导电层的厚度均匀性的影响,但生产成本则会大大增加。蚀刻减薄铜箔还会造成原材料的浪费,增加生产成本。
发明内容
本发明的目的是为了克服现有技术中的不足,提供一种适用于精细导电线路的线路板的制作工艺。
为实现以上目的,本发明通过以下技术方案实现:
高密度互连印制线路板的制作工艺,其特征在于,包括:
a.提供一第一基板;所述第一基板包括至少一层第一导电层、至少一层第二导电线路和至少一层第一绝缘层;所述第一导电层和所述第二导电线路通过所述第一绝缘层绝缘隔离;所述第一导电层位于所述第一绝缘层的上表面;
b.采用蚀刻液蚀刻第一导电层,形成第一导电线路和至少一个第一窗;
c.采用钻孔工具穿过所述第一窗对所述第一绝缘层钻孔,形成导通孔;所述导通孔自第一导电线路延伸至第二导电线路;
d.对所述第一基板进行化学沉铜处理,使所述第一基板的上表面和所述第一窗的内壁及所述导通孔的内壁覆盖一层金属铜;
e.在覆盖所述第一基板上表面的金属铜的表面设置保护膜;所述保护膜开设有至少一个第二窗;所述第二窗与所述第一窗位置相对应;
f.对设有保护膜的第一基板进行电镀处理,使所述导通孔和所述第一窗填满金属铜;
g.去除保护膜;再将所述第一绝缘层上表面覆盖的金属铜去除。
优选地是,所述第一基板包括至少两层第一绝缘层;所述第二导电线路位于两层第一绝缘层之间。
优选地是,所述第一导电层的厚度为10~25μm。
优选地是,所述第一导电层为层压在第一绝缘层上表面的铜箔。
优选地是,所述步骤b中,所述第一导电线路的线宽为15~75μm;线距为15~75μm;所述第一窗为直径在50~150μm范围内的圆孔。
优选地是,所述步骤c中,钻孔工具为激光束。
优选地是,所述步骤d中,根据实际情况,化学沉铜处理之前,可先对第一基板进行去钻污处理,去除导通孔内的钻屑。激光钻孔过程中,导通孔内可能会沉积钻屑,并且因为钻孔时的高温造成钻屑与孔壁的紧密结合,难以排出。钻屑沉积会形成塞孔、孔内开路等致命缺陷。去钻污处理,即在强碱性条件下,采用强氧化剂高锰酸钾清洗导通孔的孔壁,使主要成分为环氧高分子有机物的钻屑氧化,从而将钻屑除去,裸露出孔壁,为后续的化学沉铜处理提供一个良好的粘接界面。
优选地是,所述步骤d中,第一基板上表面覆盖的金属铜的厚度≤2μm。
优选地是,所述步骤e中,所述第二窗为通孔,且横截面面积大于所述第一窗的横截面面积。
优选地是,所述步骤g中,采用化学试剂去除保护膜。化学试剂为浓度为1%~5%的强碱溶液。强碱溶液包括但不限于氢氧化钠、氢氧化钾。更优选地是,强碱溶液为氢氧化钠。
优选地是,所述步骤g中,采用蚀刻液去除金属铜。蚀刻液包括硫酸和双氧水。去除金属铜的目的是去除沉铜处理步骤中,在第一导电线路表面及第一绝缘层表面形成的金属铜。沉铜处理形成的金属铜厚度较小,因此,可采用闪蚀的方法处理。闪蚀处理后,使沉积在第一绝缘层表面的金属铜去除。沉积在第一导电线路表面的金属铜也被去除,恢复第一导电线路未经沉铜处理前的状态。
优选地是,步骤g之后,提供第二基板;所述第二基板包括第二绝缘层和第三导电线路;所述第二绝缘层覆盖在所述第一基板的上表面上。
本发明提供的高密度互连印制线路板的制作工艺,先在表层导电层上制作精细导电线路,再进行钻孔和电镀填孔等工艺,通过保护膜的保护,使电镀金属无法沉积在表层导电线路上,省去了蚀刻减薄导电线路厚度的工序,避免蚀刻、电镀工艺对表层导电线路厚度均匀性的影响,提高了导电线路的精度和厚度均匀性,提高了高密度互连线路板的品质,更好地适应电子产品更轻、更小、更薄的发展需求。
第一导电层选用直接压合在第一绝缘层表面的厚度不大于25μm的铜箔,采用激光在第一基板上钻孔之前,向对第一导电层进行蚀刻,形成导电线路及第一窗。由于第一导电层的厚度为10~25μm,可减短导电层浸泡在蚀刻液里的时间,尽可能地降低侧蚀量,提高蚀刻精度,可制得精细化线路,即导电层的导电线路的线宽为15~75μm,线间距为15~75μm,可应用于高密度互连线路板的生产。且形成的第一导电线路较传统工艺中需蚀刻减薄、电镀增厚的导电线路,厚度均匀性大大提高。
本发明提供的高密度互连印制线路板的制作工艺,化学沉铜处理后,采用保护膜覆盖金属铜,保护膜上的第二窗将第一窗暴露。由于第二窗的横截面面积大于第一窗的横截面面积,在第一基板表面贴设保护膜时,无需精准对位,即可快速地使第二窗将第一窗对应区域完全暴露,节省时间,提高工作效率。在后续电镀过程中,由于第一基板表面有保护膜覆盖,导电金属定向沉积至导通孔及第一窗内,并将导通孔及第一窗填满,而第一基板表面的第一导电线路厚度不变,仅需采用蚀刻液将化学沉铜处理形成的覆盖在第一绝缘层上表面的金属铜去除,由于化学沉铜处理形成的覆盖在第一绝缘层上表面的金属铜厚度极薄(不大于2μm),远小于传统工艺中需减薄的铜厚,故可保证位于第一基板表面的导电线路的具有良好厚度均匀性,大大提高了线路板的品质。同时也可避免因蚀刻减薄的铜厚较大导致的原材料浪费,节约了生产成本。
附图说明
图1为本发明实施例的步骤a中第一基板的结构剖视图;
图2为本发明实施例的完成步骤b和步骤c后的第一基板的结构剖视图;
图3为本发明实施例的步骤d中化学沉铜处理后的第一基板的结构剖视图;
图4为本发明实施例的步骤e中设置保护膜的第一基板的结构剖视图;
图5为本发明实施例的步骤f中电镀铜处理后的第一基板的结构剖视图;
图6为本发明实施例的步骤g中去除保护膜后的第一基板的结构剖视图;
图7为本发明实施例的步骤g中蚀刻后的第一基板的结构剖视图;
图8为本发明实施例的步骤h中最终制得的高密度互连印制线路板的结构剖视图。
具体实施方式
下面结合附图对本发明进行详细的描述:
高密度互连印制线路板的制作工艺,其特征在于,包括:
a.如图1所示,提供一第一基板1。第一基板1包括两层第一绝缘层,分别为第一绝缘层11和第一绝缘层12。第一绝缘层11的上表面设有第一导电层21,第一绝缘层11和第一绝缘层12之间设有第二导电线路22。第一导电层21为铜箔,厚度15μm。
b.如图2所示,采用蚀刻液对第一导电层21进行蚀刻处理,形成线宽/线距为40μm/40μm的第一导电线路211和一个第一窗3。第一窗3为直径50μm的圆孔。
c.采用激光穿过第一窗3对第一绝缘层11进行钻孔,形成一导通孔4。导通孔4自第一窗3延伸至第二导电线路22。
d.如图3所示,针对导通孔4内存在树脂钻屑,应对第一基板1首先进行去钻污处理,即在强碱强氧化钠的条件下,采用高锰酸钾溶液清洗导通孔4,去除导通孔4内的钻屑。然后对第一基板1进行化学沉铜处理,使第一基板1的上表面及第一窗3的内壁覆盖一层厚度不大于2μm的金属铜51,并使导通孔4内沉积一层金属铜52。
e.如图4所示,化学沉铜处理后,在覆盖第一基板1上表面的金属铜51的表面设置保护膜7。保护膜7开设有第二窗71。第二窗71与第一窗3位置对应。第二窗71的横截面面积大于第一窗3的横截面面积。
f.如图5所示,对设有保护膜7的第一基板1进行电镀铜处理,使导通孔4和第一窗3填充满电镀铜8。电镀铜8的上表面81凸出金属铜51的表面。填充满电镀铜8的导通孔4和第一窗3将第一导电线路211和第二导电线路22导通。
g.如图6所示,电镀铜处理后,采用浓度为2.3%的氢氧化钠溶液清洗第一基板1,将保护膜7去除。如图7所示,保护膜7去除后,采用蚀刻液将步骤d中形成的覆盖在第一绝缘层11上表面的金属铜51去除,蚀刻液也可同时去除步骤d中形成的覆盖在第一导电线路211上表面的金属铜51。蚀刻后的第一导电线路211的厚度为15μm±2μm。其中蚀刻液包括硫酸和双氧水。
根据使用要求,对于突出于金属铜51的电镀铜8采用不同的方式处理。如将第一基板1作为多层线路板中的内层线路板,则无需处理。如需将第一基板1作为多层线路板中的外层线路板,可将电镀铜8凸出第一导电层21表面的部分去除,使电镀铜8与第一导电线路211的表面平齐,确保第一导电线路作为线路板的最外层导电线路时,具有良好的表面平整性,不影响电子元件的贴装。
h.如图8所示,对步骤g得到的第一基板1进行棕化处理,并在第一导电线路211上表面上层压第二基板。第二基板包括第二绝缘层13和第三导电线路23。第二绝缘层13覆盖第一基板1上表面。在第二基板上形成一导通孔9。导通孔9自第三导电线路23延伸至第一导电线路211,且填充有金属铜。填充有金属铜的导通孔9与填充有电镀铜的导通孔4位置对应,将第一导电线路211、第二导电线路22和第三导电层23的相互导通,最终制得导电层数量符合要求的高密度互连印制线路板。可根据需求增加层压的导电层的数量。
本发明中的上、下,均以图1为参考,为清楚地说明本发明而使用的相对概念。
本发明中的实施例仅用于对本发明进行说明,并不构成对权利要求范围的限制,本领域内技术人员可以想到的其他实质上等同的替代,均在本发明保护范围内。
Claims (9)
1.高密度互连印制线路板的制作工艺,其特征在于,包括:
a.提供一第一基板;所述第一基板包括至少一层第一导电层、至少一层第二导电线路和至少一层第一绝缘层;所述第一导电层和第二导电线路通过所述第一绝缘层绝缘隔离;所述第一导电层位于所述第一绝缘层的上表面;
b.采用蚀刻液蚀刻第一导电层,形成第一导电线路和至少一个第一窗;
c.采用钻孔工具穿过所述第一窗对所述第一绝缘层钻孔,形成导通孔;所述导通孔自第一导电线路延伸至第二导电线路;
d.对所述第一基板进行化学沉铜处理,使所述第一基板的上表面和所述第一窗的内壁及导通孔内壁覆盖一层金属铜;
e.在覆盖所述第一基板上表面的金属铜的表面设置保护膜;所述保护膜开设有至少一个第二窗;所述第二窗与所述第一窗位置相对应;
f.对设有保护膜的第一基板进行电镀处理,使所述导通孔和所述第一窗填满金属铜;
g.去除保护膜;再将第一绝缘层上表面覆盖的金属铜去除。
2.根据权利要求1所述的高密度互连印制线路板制作工艺,其特征在于,所述第一基板包括至少两层第一绝缘层;所述第二导电线路位于两层第一绝缘层之间。
3.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述第一导电层的厚度为10~25μm。
4.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述第一导电层为层压在第一绝缘层上表面的铜箔。
5.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述步骤b中,所述第一导电线路的线宽为15~75μm;线距为15~75μm;所述第一窗为直径在50~150μm范围内的圆孔。
6.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述步骤c中,钻孔工具为激光束。
7.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述步骤d中,第一基板上表面覆盖的金属铜的厚度≤2μm。
8.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,所述步骤e中,所述第二窗为通孔,且横截面面积大于所述第一窗的横截面面积。
9.根据权利要求1所述的高密度互连印制线路板的制作工艺,其特征在于,步骤g之后,提供第二基板;所述第二基板包括第二绝缘层和第三导电线路;所述第二绝缘层覆盖在所述第一基板的上表面上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410256525.1A CN104135822A (zh) | 2014-06-10 | 2014-06-10 | 高密度互连印制线路板的制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410256525.1A CN104135822A (zh) | 2014-06-10 | 2014-06-10 | 高密度互连印制线路板的制作工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104135822A true CN104135822A (zh) | 2014-11-05 |
Family
ID=51808319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410256525.1A Pending CN104135822A (zh) | 2014-06-10 | 2014-06-10 | 高密度互连印制线路板的制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104135822A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105430909A (zh) * | 2015-11-17 | 2016-03-23 | 深圳崇达多层线路板有限公司 | 一种线圈板的制作方法 |
CN110798972A (zh) * | 2018-08-01 | 2020-02-14 | 庆鼎精密电子(淮安)有限公司 | 具有断差结构的软硬结合电路板及其制作方法 |
CN112770518A (zh) * | 2019-10-21 | 2021-05-07 | 深南电路股份有限公司 | 电路板及其制造方法 |
CN114786367A (zh) * | 2021-01-22 | 2022-07-22 | 宏恒胜电子科技(淮安)有限公司 | 高密度互连电路板及其制备方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050130413A1 (en) * | 2001-09-03 | 2005-06-16 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
CN101282622A (zh) * | 2008-05-29 | 2008-10-08 | 日月光半导体制造股份有限公司 | 电路板及其制造方法 |
CN101557674A (zh) * | 2008-04-07 | 2009-10-14 | 三星电机株式会社 | 高密度电路板及其制造方法 |
CN102469701A (zh) * | 2010-11-09 | 2012-05-23 | 无锡江南计算技术研究所 | 互连结构的制作方法 |
CN102595799A (zh) * | 2011-12-30 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制造方法 |
CN102595809A (zh) * | 2012-03-14 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制作方法 |
-
2014
- 2014-06-10 CN CN201410256525.1A patent/CN104135822A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050130413A1 (en) * | 2001-09-03 | 2005-06-16 | Nec Corporation | Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device |
CN101557674A (zh) * | 2008-04-07 | 2009-10-14 | 三星电机株式会社 | 高密度电路板及其制造方法 |
CN101282622A (zh) * | 2008-05-29 | 2008-10-08 | 日月光半导体制造股份有限公司 | 电路板及其制造方法 |
CN102469701A (zh) * | 2010-11-09 | 2012-05-23 | 无锡江南计算技术研究所 | 互连结构的制作方法 |
CN102595799A (zh) * | 2011-12-30 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制造方法 |
CN102595809A (zh) * | 2012-03-14 | 2012-07-18 | 柏承科技(昆山)股份有限公司 | 高密度互联印刷电路板的制作方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105430909A (zh) * | 2015-11-17 | 2016-03-23 | 深圳崇达多层线路板有限公司 | 一种线圈板的制作方法 |
CN105430909B (zh) * | 2015-11-17 | 2018-04-24 | 深圳崇达多层线路板有限公司 | 一种线圈板的制作方法 |
CN110798972A (zh) * | 2018-08-01 | 2020-02-14 | 庆鼎精密电子(淮安)有限公司 | 具有断差结构的软硬结合电路板及其制作方法 |
CN112770518A (zh) * | 2019-10-21 | 2021-05-07 | 深南电路股份有限公司 | 电路板及其制造方法 |
CN114786367A (zh) * | 2021-01-22 | 2022-07-22 | 宏恒胜电子科技(淮安)有限公司 | 高密度互连电路板及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060144618A1 (en) | Fill plated structure of inner via hole and manufacturing method thereof | |
CN101547569B (zh) | Pcb板半孔加工工艺 | |
KR100990546B1 (ko) | 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법 | |
US9085826B2 (en) | Method of fabricating printed circuit board (PCB) substrate having a cavity | |
KR102518566B1 (ko) | 인쇄 배선판 및 그 제조 방법 | |
JP4755545B2 (ja) | 基板の製造方法 | |
US20140166355A1 (en) | Method of manufacturing printed circuit board | |
CN104701189A (zh) | 三层封装基板的制作方法及三层封装基板 | |
JP2013118370A (ja) | ビアホールめっき方法及びそれを用いて製造されたプリント回路基板 | |
CN104135822A (zh) | 高密度互连印制线路板的制作工艺 | |
CN106488665A (zh) | 镀金半孔板的制作方法 | |
CN105704948A (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
JP2019176068A (ja) | 印刷配線板および印刷配線板の製造方法 | |
CN105282977A (zh) | 一种改善高厚径比线路板金属化背钻孔无铜的方法 | |
CN108463065B (zh) | 基板及用于制造该基板的方法 | |
JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
CN105682376B (zh) | 一种厚铜高纵横比小孔径主板制作工艺 | |
US9744624B2 (en) | Method for manufacturing circuit board | |
CN104703391A (zh) | 线路板及其制造方法 | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
CN103781292A (zh) | 电路板及其制作方法 | |
JP2006186059A (ja) | 多層プリント配線板及びその製造方法 | |
CN102448257A (zh) | 电路板的导孔制造方法及其结构 | |
KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
CN105657989A (zh) | 印刷线路板的加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141105 |
|
RJ01 | Rejection of invention patent application after publication |