TWI294160B - Method of plugging through-holes in silicon substrate - Google Patents

Method of plugging through-holes in silicon substrate Download PDF

Info

Publication number
TWI294160B
TWI294160B TW092116567A TW92116567A TWI294160B TW I294160 B TWI294160 B TW I294160B TW 092116567 A TW092116567 A TW 092116567A TW 92116567 A TW92116567 A TW 92116567A TW I294160 B TWI294160 B TW I294160B
Authority
TW
Taiwan
Prior art keywords
substrate
hole
metal
adhesive
holes
Prior art date
Application number
TW092116567A
Other languages
English (en)
Other versions
TW200402836A (en
Inventor
Mashino Naohiro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200402836A publication Critical patent/TW200402836A/zh
Application granted granted Critical
Publication of TWI294160B publication Critical patent/TWI294160B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

1294160 玖、發明說明： 【發明所屬之技術領域】 發明領域 本發明係關於在貫通孔内填充或插塞金屬之方法，該 5貝通孔係形成在用於矽半導體元件、中間夾層等等的單晶 $ 夕基板中。 在矽基板上之立體疊置元件的例子中，最困難處在於 矽基板上表面形成之電流布線和下表面形成的電流布線之 電流導通。 10 【先前技術】 發明背景 習知矽基板之上和下表面係經由以下的方法達到電性 接續性。在矽基板上形成穿透上和下表面的貫通孔之後， 在貫通孔内插塞金屬且石夕基板之上和下表面的電流圖形以 15插塞在貫通孔内金屬導體彼此連接。 例如，於曰本公開專利公報第1_258457號所揭露半導 體整合電路之製造方法，其中在單晶石夕製成的石夕叠置基板 上形成貫通孔且單晶石夕基板藉由熱氧化方式覆以ς緣二且 貫通孔插塞金屬。於專利出版之官方公報中揭露技術，其 中電鑛電極附著在石夕疊置基板的主要表面且以電鐘方式將 金屬插塞貫通孔。 根據上述在石夕基板上插塞貫通狀習知方法，藉由電 鑛方式在貫通孔内插塞金屬會產生微小孔洞的問題。因 此，不可能精確且密集地以金屬插塞貫通孔。為避免產生 1294160 上述之微小孔洞’已研究出方法在貫通孔藉由電鐘方式插 塞金屬之後，研磨矽基板之背面而裸露插塞金屬。然而， 即便採用上述反制方法，仍不可能避免插塞金屬中產生微 小孔洞。因此，不可能得到足夠精確且密集金屬組成的插 5塞。據前所述之習知技術的方法，半導體晶圓通孔布線之 可靠度低且良率變差。 【發明内容】 發明概要 據前所述，本發明之目的為在石夕基板上以金屬插塞貫 10通孔之方法，在此例中於矽基板上形成貫通孔之後且藉由 電鑛方式將金屬插塞這些貫通孔，此法特色在於避免插塞 金屬中產生微小孔洞，因此可精確且密集的以金屬插塞貫 通孔。 根據本發明，提供一方法以下列步驟在矽基板上插塞 15貝通孔：提供帶有第一和第二表面的石夕基板貫通孔自第一 表面牙透至弟一表面，在石夕基板之第一和第二表面包括貫 通孔的内壁面形成絕緣膜；藉由黏著劑在矽基板之第二表 面黏著導體面；經貫通孔蝕刻黏著劑自矽基板的第一表面 鑽穿黏著層，藉此貫通孔内之導體面裸露出來；藉由電鍍 2〇金屬使用石夕基板的第一表面之導體面做為電極將金屬填入 貝通孔；剝離導體面和平坦化石夕基板的第一和第二表面包 括填入之金屬；且對矽基板進行高壓退火。 在矽基板之第一和第二表面包括貫通孔的内壁面形成 絕緣膜為有助益的其為氧化膜(二氧化矽膜），係藉由化學蒸 1294160 氣沉積法(CVD)或是熱處理法形成。 以電漿蝕刻法進行黏著膜之蝕刻步驟同樣也有助益。 以化學機械拋光法(CMP)進行矽基板的第一和第二表面之 平坦化步驟。 5 在壓力150MPa溫度35〇t充滿氬氣之條件下進行矽基 板的高壓退火步驟。再者，該黏著劑以黏著膜為較佳。金 屬面以銅箔為較佳。 圖式簡單說明 第1圖表不在單晶矽基板上形成貫通孔步驟之圖； 0 帛2圖表示在石夕基板之正反面包括貫通孔的内壁面上 完全形成絕緣膜步驟之圖； 第3圖表示以黏著膜將一片金屬箔或是金屬板黏著在 矽基板背面步驟之圖； 第4圖表示在黏著膜上鑽孔狀態之圖； 15 第5圖表示藉由電解電鍍在貫通孔内插塞金屬步驟之 圖， 第6圖表示矽基板的對應面平坦化步驟之圖；且 第7圖表示對矽基板進行高壓退火步驟之圖。 【實施方式】 20 較佳實施例之詳細說明 本發明之實施例根據附圖詳述如下。 第1圖表示在單晶矽基板1上形成貫通孔2步驟之圖。於 此例中，矽基板1可為用於電子元件的晶圓矽基板，如半導 體7L素，或為用於中間夾層之晶圓矽基板。矽基板1可為數 1294160 百微米厚度的厚石夕基板或為數十微米厚度之薄石夕基板。藉 由習知方法如機麵孔或是雷射束機械加工或是以化學方 法如钱刻可形成貫通孔2。 第2圖表示在矽基板丨之整個正反面（第一和第二表面） 5匕括貝通孔2之内壁面上形成絕緣膜3步驟之圖。絕緣膜3的 形成藉由化學蒸氣沉積法(CVD)形成熱氧化膜(二氧化矽膜) 或疋在熱處理環境中氧化矽基板表面形成熱氧化膜（二氧 化矽膜）。 第3圖表示以黏著樹脂膜4將一片金屬箔或是金屬片$ 1〇黏著在矽基板1之背面步驟之圖。金屬箔5以金屬材質製成 諸如銅箔，在稍後步驟進行電解電鍍之例中做為陰極。矽 基板1黏者膜4和金屬箱5以鑽膜6彼此固定。 第4圖表示當矽基板卜黏著膜4和金屬箔5以鑽膜6彼此 固定時，自矽基板1之上表面對貫通孔2蝕刻，藉此在對應 15於貫通孔2部位黏著膜4鑽孔。在此例中蝕刻藉由電漿蝕刻 較佳，藉此電漿照射入貫通孔2内。當以此法在黏著膜*上 形成孔洞10,對應貫通孔2部位之金屬箔5則於貫通孔2中裸 露出來。因此，當進行下一電解電鍍步驟時，該片金屬箔5 做為陰極。 10 第5圖表示鑽膜6浸泡於電鍍液中且進行電解電鍍，如 前所述之金屬箔5做為陰極且於貫通孔内析出金屬u，藉此 金屬插塞這些貫通孔步驟之圖。在此例中銅為較佳電鏟金 屬11，其傳導性高。如上所述，當金屬箔或是金屬片5黏著 在矽基板1之背面時，藉此金屬箔或是金屬片5做為陰極， 1294160 再者當對應♦基板1上的貫通似部位之陰極裸露時，金屬 11僅會在對應貫通孔2部位析出。 第6圖表示剝離黏著在石夕基板i背面之金屬羯5且平坦 化石夕基板雙面包括插塞貫軌2的金屬咐驟之圖。由於前 5述原因，石夕基板變成條狀外形9。在此平坦化石夕基板i雙面 之步驟中，採用化學機械拋光法(CMp)為較佳。 第7圖表示對石夕基板旧行高壓退火步驟之圖。在此對 石夕基板1進行高壓退火之步驟中，於高壓氬氣環境下進行熱 處理。在退火製程中，加熱溫度設定約35〇艺且壓力設定約 10 150MPa為適合條件。加熱溫度當然必須較銅和銘之溶點來 的低許多，這樣在石夕基板i上插塞金屬（例如銅)和紹布線(未 顯示）才不會熔化。製程必須歷經一段時間而得到精確且密 集插塞銅。 如上所述根據本發明，藉由電解電鍍將貫通孔2插塞金 15屬（銅）之後，進行高壓退火。由於前述原因，可解決插塞金 屬中形成微小孔洞之問題。因此，得到精確且密集的金屬 插塞。例如在第6圖中所示退火之前狀態，因微小孔洞存在 於電鍍金屬11和貫通孔2㈣的氧化絕賴3之間造成微小 縫隙20，然而，在經過高壓退火之後，如第7圖所示金屬u 20填滿此缝隙。由於前述原因，可增進通孔布線之可靠度且 有效地防止良率劣化。 當進饤南壓退火時，藉由高壓氣體作用和高溫作用的 加乘作用’可自插塞金屬移除存在填入貫通孔之插塞中微 小孔洞。因此，可視為金屬緊密地填入貫通孔内。 1294160 茶考附圖本發明之實施例如上描述。然而，必須注意 I月JL不偈限上述的特殊實施例。以習知技術可做改 女、修飾和修正而不違背本發明之精神與範圍。 斤述根據本發明，藉由電解電錢將貫通孔插塞金 5屬(銅)之後’進行高壓退火。自於前述原因，可解決插塞金 廣中形成微小孔洞之問題。因此，得到精確且密集的金屬 插塞。 由㈣述原因’可增進通孔布線之可靠度且有效地防 土良率劣化。因此’在用於晶片級立體疊置石夕基板，可藉 1〇由電鍍將銅插塞於貫通孔。當實現晶片級立體疊置時，就 f以製造高性能半導體晶片。進—步，可以在高速下執行 運算，且更進一步，可執行緊密的疊置。 【圖式簡單韵^明】 第1圖表不在單晶矽基板上形成貫通孔步驟之圖； 15 第2圖表示在矽基板之正反面包括貫通孔的内壁面上 完全形成絕緣膜步驟之圖； 第3圖表示以黏著膜將一片金屬箔或是金屬板黏著在 石夕基板背面步驟之圖； 第4圖表示在黏著膜上鑽孔狀態之圖； 20 第5圖表示藉由電解電鍍在貫通孔内插塞金屬步驟之 圖； 第ό圖表示矽基板的對應面平坦化步驟之圖；且 第7圖表示對石夕基板進行高壓退火步驟之圖。 1294160 【圖式之主要元件代表符號表】 1…>5夕基板 2…貫通孔 3…絕緣膜 4…黏著膜 5…金屬箔 6…鑽膜 9…條狀外形 10···孔洞 11…金屬 20…缝隙 22…金屬
11

Claims (1)

129416^ 092116567號專利申請案申請專利範圍修正本95.12 22 外年IV月修(泛)正本 ~楛^申請專士範圍: 1· 一種插塞>6夕基板中之貫通孔的方法，包括下列步驟： 備置具有貫通孔的該矽基板，該矽基板係具有第一 和第二表面的矽基板，而該等貫通孔係自該第一表面穿 5 透至該第二表面； · 形成一絕緣膜於包括該等貫通孔之内壁面的矽基 板的第一和第二表面之上； 藉由一黏著劑，黏著一導體面至該矽基板之第二表 Φ ； φ 1〇 經該等貫通孔，自該矽基板的第一表面蝕刻該黏著 劑’以鑽穿該黏著劑，使得該導體面暴露於貫通孔内； 、 使用該導體面做為一電極，藉由電鍍金屬，自該矽 基板之該第一表面將一金屬填入該等貫通孔中； 剝離該導體面，並平坦化包括填充金屬之該矽基板 15 的第-和第二表面；且 於该矽基板上進行高壓退火。 2.如專利巾請範圍第㈣之方法，其中形成於該包括貫通 · 孔内壁面之石夕基板之第一和第二表面上之絕緣膜係為 一乳化膜，該氧化膜係藉由化學蒸氣沉積法(CVD)或是 20 熱處理法而形成。 如專利申睛範圍第㈣之方法，其中該黏著劑的蚀刻步 驟係以電漿蝕刻來進行。 4·如專利申請範圍第1項之方法，其中該石夕基板的第-和 第表面平坦化步驟係以化學機械拋光法來進行。 12 1294160 5. 如專利申請範圍第1項之方法，其中於該矽基板上之高 壓退火步驟係在壓力150Mpa、溫度350°C，且充滿氬氣 之條件下進行。 6. 如專利申請範圍第1項之方法，其中該黏著劑為一黏著 5 膜。 7. 如專利申請範圍第1項之方法，其中該金屬面為一銅箔。
13
TW092116567A 2002-06-19 2003-06-18 Method of plugging through-holes in silicon substrate TWI294160B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002178902A JP3904484B2 (ja) 2002-06-19 2002-06-19 シリコン基板のスルーホールプラギング方法

Publications (2)

Publication Number Publication Date
TW200402836A TW200402836A (en) 2004-02-16
TWI294160B true TWI294160B (en) 2008-03-01

Family

ID=29717499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116567A TWI294160B (en) 2002-06-19 2003-06-18 Method of plugging through-holes in silicon substrate

Country Status (6)

Country Link
US (1) US6815348B2 (zh)
EP (1) EP1376686B1 (zh)
JP (1) JP3904484B2 (zh)
KR (1) KR100999907B1 (zh)
CN (1) CN1310309C (zh)
TW (1) TWI294160B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836375B2 (ja) * 2002-01-11 2006-10-25 シャープ株式会社 半導体装置の製造方法
JP3751625B2 (ja) 2004-06-29 2006-03-01 新光電気工業株式会社 貫通電極の製造方法
CN100449799C (zh) * 2004-09-29 2009-01-07 晶元光电股份有限公司 发光二极管的封装基板的形成方法
JP2006351935A (ja) * 2005-06-17 2006-12-28 Shinko Electric Ind Co Ltd 半導体チップ実装基板及びそれを用いた半導体装置
JP4698296B2 (ja) 2005-06-17 2011-06-08 新光電気工業株式会社 貫通電極を有する半導体装置の製造方法
JP4650117B2 (ja) * 2005-06-21 2011-03-16 パナソニック電工株式会社 半導体装置の製造方法
JP4552770B2 (ja) * 2005-06-21 2010-09-29 パナソニック電工株式会社 半導体基板への貫通配線の形成方法
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP4581915B2 (ja) * 2005-08-26 2010-11-17 パナソニック電工株式会社 貫通孔配線の製造方法
JP4758712B2 (ja) * 2005-08-29 2011-08-31 新光電気工業株式会社 半導体装置の製造方法
JP4828182B2 (ja) * 2005-08-31 2011-11-30 新光電気工業株式会社 半導体装置の製造方法
JP4755545B2 (ja) * 2006-07-11 2011-08-24 新光電気工業株式会社 基板の製造方法
JP4807272B2 (ja) * 2007-02-05 2011-11-02 パナソニック電工株式会社 半導体ウェハへの貫通孔配線の形成方法
JP5137059B2 (ja) 2007-06-20 2013-02-06 新光電気工業株式会社 電子部品用パッケージ及びその製造方法と電子部品装置
JP5367616B2 (ja) 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8629061B2 (en) * 2012-02-08 2014-01-14 Gtat Corporation Method for three-dimensional packaging of electronic devices
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
TWI745494B (zh) * 2016-11-28 2021-11-11 日商三井金屬鑛業股份有限公司 多層配線板之製造方法
CN109770438B (zh) * 2019-03-25 2023-07-25 云南中烟工业有限责任公司 一种镀膜硅基电子烟雾化芯片及其制备方法
CN110634792B (zh) * 2019-09-26 2023-01-24 上海航天电子通讯设备研究所 一种电气互连基板制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348253A (en) * 1981-11-12 1982-09-07 Rca Corporation Method for fabricating via holes in a semiconductor wafer
JPS6132363A (ja) * 1984-07-23 1986-02-15 Hitachi Ltd 燃料電池発電システム
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JP2773366B2 (ja) * 1990-03-19 1998-07-09 富士通株式会社 多層配線基板の形成方法
JPH11288973A (ja) 1998-04-01 1999-10-19 Canon Inc 半導体の接続構造と半導体の接続方法及び半導体デバイス
US6114098A (en) * 1998-09-17 2000-09-05 International Business Machines Corporation Method of filling an aperture in a substrate
JP2000353703A (ja) * 1999-06-11 2000-12-19 Sony Corp 半導体装置の製造方法
JP2001060621A (ja) * 1999-08-20 2001-03-06 Kobe Steel Ltd 半導体装置の製造方法
US6399486B1 (en) * 1999-11-22 2002-06-04 Taiwan Semiconductor Manufacturing Company Method of improved copper gap fill

Also Published As

Publication number Publication date
EP1376686A2 (en) 2004-01-02
CN1467819A (zh) 2004-01-14
EP1376686B1 (en) 2005-08-31
TW200402836A (en) 2004-02-16
US20030235982A1 (en) 2003-12-25
KR100999907B1 (ko) 2010-12-13
JP3904484B2 (ja) 2007-04-11
EP1376686A3 (en) 2004-04-21
JP2004022990A (ja) 2004-01-22
KR20030097673A (ko) 2003-12-31
CN1310309C (zh) 2007-04-11
US6815348B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
TWI294160B (en) Method of plugging through-holes in silicon substrate
US7741214B2 (en) Method of forming a semiconductor device featuring copper wiring layers of different widths having metal capping layers of different thicknesses formed thereon
EP1489658B1 (en) Method for manufacturing semiconductor package
JP5689411B2 (ja) 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法
JP2009060072A (ja) 薄膜金属導電線、およびその製造方法
US20100193364A1 (en) Method and apparatus for workpiece surface modification for selective material deposition
US9099536B2 (en) Semiconductor device and method of producing semiconductor device
JP2006161124A (ja) 貫通電極の形成方法
TWI397125B (zh) 半導體裝置的製造方法
JPH11274157A (ja) 微細配線形成方法
CN107567651B (zh) 具有贯通电极的布线基板及其制造方法
CN112466846B (zh) 一种tsv结构及其制备方法
TW201201322A (en) Seed layer deposition in microscale features
TW200304204A (en) Method of fabricating semiconductor device
JP4943111B2 (ja) 半導体装置の製造方法
WO2021253513A1 (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
JP2007005402A (ja) 半導体基板への貫通配線の形成方法
JP2006222138A (ja) 貫通電極の形成方法
JP6066612B2 (ja) 液体吐出ヘッド及びその製造方法
JP2003086591A (ja) 貫通電極の製造方法および貫通電極
CN112466845A (zh) 一种硅通孔结构及其制备方法
CN108847407A (zh) 一种集成电路用封装基板精细导线制作方法
US20230307320A1 (en) Single side via fill process for through-vias
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
JPS6113375B2 (zh)

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees