CN108847407A - 一种集成电路用封装基板精细导线制作方法 - Google Patents
一种集成电路用封装基板精细导线制作方法 Download PDFInfo
- Publication number
- CN108847407A CN108847407A CN201810627456.9A CN201810627456A CN108847407A CN 108847407 A CN108847407 A CN 108847407A CN 201810627456 A CN201810627456 A CN 201810627456A CN 108847407 A CN108847407 A CN 108847407A
- Authority
- CN
- China
- Prior art keywords
- copper
- fine wire
- film
- layer
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明公开了一种采用积层法生产封装基板的精细导线(30μm以下)制作方法，首先在介质材料陶瓷粉增强改性环氧树脂膜(ABF膜)表面离子注入纳米级深度的镍原子掺杂层，然后化学镀铜3‑5μm铜层，随后对化学镀铜层进行烘烤和硫酸双氧水微蚀刻化学处理，再经过贴感光干膜、曝光、显影和图形电镀工艺电镀加厚图形导线至所需厚度15‑20μm，然后除去感光干膜，采用硫酸双氧水蚀刻溶液差分蚀刻获得所需精细导线。该方法提高了精细导线与介质基材的结合力，避免了精细导线在后续加工过程中移位或脱落，操作简便可控，满足集成电路用高密度封装基板的制作需求。
Description
技术领域
本发明涉及采用积层法生产的集成电路用高密度封装基板精细导线制作方法，属于集成电路制造领域。
背景技术
随着集成电路制造能力的提升，集成电路用有机封装基板的制作难度也逐渐加大，目前主流的芯片与封装基板的互连方式是倒装芯片(FC)方式，有机封装基板的制造工艺也由传统的印制板制造工艺向高密度互连积层(build-up)工艺发展。采用积层法生产的集成电路用高密度封装基板的叠层结构为n+2+n，由中间芯板两面外加n层互连的导电层构成，层间介质材料采用陶瓷粉增强改性环氧树脂膜(ABF膜)，层间电气互连通常采用激光钻孔后电镀铜填孔或电镀铜凸点方式实现。导电层的导线宽度30μm或以下，通常采用半加成方法制作，即首先在介质层上采用化学镀铜方法沉积一层厚度3-5μm的铜层作为种子层，而后在其上贴/涂感光材料，通过图形转移方法制作导电图形后采用电镀铜加厚至导线所需厚度15-20μm，然后除去感光材料采用硫酸双氧水蚀刻溶液差分蚀刻获得导线。由于介质材料ABF膜表面比较光滑，其与导线的结合力较小，易造成导线脱落，为了提高结合力通常采用机械研磨或化学粗化的方法提高介质材料表面粗糙度。目前大多采用机械研磨与化学粗化相结合的方式增加ABF膜表面的粗糙度，以期提高导线与介质材料的结合力。由于上述方法中化学镀铜层与介质材料的结合主要还是靠物理结合以及较弱的范德华力，导线与基材结合力的提升有限。随着封装基板布线密度的提高，导线宽度越来越细，其与介质材料结合力下降，更容易造成导线移位或脱落，严重影响到工艺可实现性和产品的可靠性。
导线与介质材料的结合力已成为高密度封装基板精细导线制作首先要解决的关键问题之一，据之前有关文献资料报道，为了提高导线与介质材料的结合力主要有以下两种方法：第一种是在化学镀铜前后采用烘烤处理，以期除去树脂中残留的水汽，防止水汽残留导致化学镀铜层起泡脱落，同时烘烤可以消除化学镀铜层的内应力和晶格重排，以增加化学镀铜与介质材料的结合力，但其没有改变导线与介质材料的结合界面结构，化学镀铜与介质材料结合力提高有限，不能满足越来越细的精细导线制作要求；第二种采用铜离子溅射代替化学镀铜，以期通过改变导线与介质材料的结合界面结构提高结合力，但由于溅射是利用氩离子撞击金属靶材，使靶材发生溅射，溅射出的铜原子沉积在ABF膜表面上，由于氩原子量小于靶材铜，溅射出的铜原子能量低，也只能附着在介质材料表面，造成导线与介质材料结合力也不高，难以满足精细导线制作要求。
本发明介绍了一种首先将采用积层工艺完成层间介质材料ABF膜压合固化的待加工封装基板放入离子注入机，在真空的高电压环境下，通过将金属镍电离成带有能量的等离子体，使其轰击ABF膜表面，使镍离子嵌入到ABF膜，在ABF膜表面形成纳米级深度的镍原子掺杂层，然后采用化学镀铜工艺沉积3-5μm的化学镀铜层，随后对化学镀铜层进行烘烤和硫酸双氧水微蚀刻化学处理，再贴高解析度感光干膜，使用高解析度的导电图形光绘照相底版和平行光曝光机进行图形转移，采用光亮硫酸盐电镀铜工艺电镀加厚图形导线至所需厚度15-20μm，然后除去感光干膜，采用硫酸双氧水蚀刻溶液差分蚀刻获得所需精细导线。
本发明采用离子注入+化学镀铜法，在ABF膜表面嵌入镍原子，其与改性环氧树脂分子形成新的化学键和/或填充空隙，形成牢固的结合，大大提高了导线与介质材料的结合力，避免了在随后的封装基板加工过程中精细导线脱落或移位的现象，保证了产品质量和可靠性。
发明内容
本发明提供的集成电路用高密度封装基板精细导线制作离子注入+化学镀铜工艺方法流程如下：
采用积层工艺完成层间介质材料ABF膜压合固化的待加工封装基板→ABF膜表面机械研磨→烘板→离子注入镍→化学镀铜→烘烤→微蚀刻化学处理→贴感光干膜→图形转移→图形电镀铜→去感光干膜→差分蚀刻→完成精细导线制作。具体过程如下：
步骤一，采用机械研磨设备对待加工封装基板的ABF膜表面进行清洁和粗化处理，通常采用800-1200目陶瓷刷辊研磨1-2遍；
步骤二，将经过机械研磨后封装基板放入烘箱或类似烘烤设备，烘烤温度80℃-110℃，烘烤时间1-1.5小时；
步骤三，将烘烤后封装基板放入离子注入机的真空腔，进行镍离子注入，使封装基板的ABF膜表层均匀形成一定深度镍原子的掺杂层；
步骤四，将离子注入镍的封装基板进行去离子水清洗后，采用商用化学镀铜系列溶液直接进行化学镀铜，具体工艺过程是：浸入胶体钯活化溶液→去离子水清洗→解胶处理→化学镀铜→去离子水清洗，要求化学镀铜层厚度3-5μm；
步骤五，化学镀铜后烘烤，烘烤温度80℃-110℃，烘烤时间2-3小时；
步骤六，对完成烘烤后化学镀铜层进行微蚀刻处理，处理工艺过程：硫酸双氧水微蚀刻化学处理溶液→去离子水清洗→酸洗→去离子水清洗→吹干，要求控制微蚀刻量0.5-1μm，并保持表面洁净；
步骤七，贴高解析度的感光干膜，干膜厚度18-20μm；
步骤八，按照常规曝光、显影工艺参数要求，进行图形转移操作，将导线图形位置的干膜除去，露出下面的化学镀铜层，形成精细导线显影后图形。导线图形用光绘照相底版应使用高解析度的(通常要求50800dpi以上)，并使用平行光曝光机进行曝光操作；
步骤九，采用商用光亮硫酸盐镀铜图形电镀工艺进行导线图形电镀铜操作，要求电镀铜厚控制15-18μm；
步骤十，采用商用去膜溶液及工艺，除去感光干膜；
步骤十一，采用商用硫酸双氧水蚀刻溶液进行差分蚀刻，蚀刻量控制在3-5μm，将化学镀铜层和底部镍原子的掺杂层完全蚀刻掉，形成所需要的精细铜导线。
本发明的优点主要在于以下三方面；第一本发明在化学镀铜之前在ABF膜表面离子注入镍，增加了随后化学镀铜层与基材ABF膜的结合力，特别适用线宽/线间距30μm/30μm以下精细导线的制作；第二本发明选用离子注入镍，既能与基材ABF膜形成结合力良好的掺杂层，又能与后续化学镀铜层良好结合，同时在后续硫酸双氧水差分蚀刻溶液进行蚀刻时容易被蚀刻，不会造成残留；第三本发明操作简便可控，可在保证精细导线质量可靠性基础上实现批量生产。
附图说明
图1积层工艺生产高密度封装基板用层间介质材料ABF膜。
图2在层间介质材料ABF膜表面离子注入镍，形成一定深度镍原子的掺杂层。
图3在镍原子的掺杂层上化学镀规定厚度的铜层。
图4在化学镀铜层上贴高解析度的干膜。
图5通过图形转移工艺，将导线图形位置的干膜除去，露出下面的化学镀铜层。
图6通过图形电镀工艺，在导线图形上电镀规定厚度的电镀铜层。
图7图形电镀后除去覆盖在表面的非导线图形位置的干膜。
图8通过差分蚀刻工艺，将暴露的化学镀铜层和其底部镍原子的掺杂层完全蚀刻掉，形成所需要的精细铜导线。
图中：1-积层工艺生产高密度封装基板用层间介质材料ABF膜，2-离子注入的镍原子掺杂层，3-化学镀至规定厚度的铜层，4-高解析度的干膜，5-图形电镀至规定厚度的电镀铜层，6-差分蚀刻后保留的电镀铜层。
具体实施方式
下面结合附图和实施例对本专利进一步解释说明。但本专利的保护范围不限于具体的实施方式。
实施示例
本例是在采用积层工艺生产的高密度封装基板层间介质材料ABF膜上制作线宽/线间距20μm/20μm精细导线，具体制作工艺流程如下：
采用积层工艺完成层间介质材料ABF膜压合固化的待加工封装基板→ABF膜表面机械研磨→烘板→离子注入镍→化学镀铜→烘烤→微蚀刻化学处理→贴感光干膜→图形转移→图形电镀铜→去感光干膜→差分蚀刻→完成精细导线制作。具体步骤如下：
步骤一，首先采用水平传送方式的机械研磨设备对封装基板的层间介质材料ABF膜(如图1)表面进行清洁和粗化处理，使用1000目陶瓷刷辊，研磨2遍；
步骤二，将经过机械研磨后待加工封装基板放入烘箱中烘烤，烘烤温度105℃，烘烤时间1.5小时；
步骤三，将烘烤后封装基板放入商用离子注入机的真空腔，进行镍离子注入，使待加工封装基板的ABF膜表层均匀形成纳米级深度镍原子的掺杂层(如图2)；
步骤四，从离子注入机的真空腔中取出封装基板，进行去离子水清洗后，直接浸入商用胶体钯活化溶液→去离子水清洗→商用解胶处理商用→去离子水清洗→商用化学镀铜溶液→去离子水清洗，按照商家提供的工艺参数控制化学镀铜溶液的铜离子、甲醛及氢氧化钠的浓度，以及溶液工作温度和时间等，控制化学镀铜层厚度3-5μm，如图3所示；
步骤五，将完成化学镀铜后的封装基板放入烘箱烘烤，烘烤温度105℃，烘烤时间3小时；
步骤六，对完成烘烤后的封装基板表面的化学镀铜层进行硫酸双氧水微蚀刻化学处理，以便增加化学镀铜层表面粗糙度，处理工艺过程：硫酸双氧水微蚀刻化学处理溶液→去离子水清洗→酸洗→去离子水清洗→吹干，硫酸双氧水微蚀刻化学处理溶液中硫酸重量比浓度5％，30％的双氧水含量40毫升/升，溶液工作温度30℃-35℃，控制微蚀刻量0.5-1μm，并保持封装基板表面洁净；
步骤七，贴高解析度的感光干膜，干膜厚度20μm，如图4所示；
步骤八，使用提前准备的解析度为50800dpi的导线图形用光绘照相底版和平行光曝光机，按照常规曝光、显影工艺参数要求，进行图形转移操作，将导线图形位置的干膜除去，露出下面的化学镀铜层，形成线宽/线间距20μm/20μm精细导线显影后图形，如图5所示；
步骤九，采用商用光亮硫酸盐镀铜图形电镀工艺进行导线图形电镀铜操作，控制电镀铜厚15-18μm，如图6所示；
步骤十，采用商用去膜溶液及工艺，除去覆盖在化学镀铜层表面的非导线图形位置感光干膜，如图7所示；
步骤十一，采用商用硫酸双氧水蚀刻溶液进行差分蚀刻，蚀刻量控制在3-5μm，将化学镀铜层和底部镍原子的掺杂层完全蚀刻掉，形成所需要的设计线宽/线间距20μm/20μm精细铜导线，如图8所示。
经测试，制作完成的精细导线的线宽/线间距满足设计要求，精细导线与介质材料ABF膜的结合力符合相关标准的规定，在后续加工过程中未发生精细导线移位或脱落的现象，能满足后续生产的需要。
Claims (5)
1.一种采用积层法生产集成电路用封装基板的精细导线(30μm以下)制作方法，在层间介质材料陶瓷粉增强改性环氧树脂膜(ABF膜)表面化学镀铜前，通过离子注入方法在介质材料表面先注入一种金属原子，然后采用化学镀铜工艺沉积3-5μm的铜层，并对化学镀铜层进行烘烤，随后对化学镀铜层进行硫酸双氧水微蚀刻化学处理，贴高解析度感光干膜，使用高解析度导线图形用光绘照相底版和平行光曝光机进行图形转移，再采用光亮硫酸盐电镀铜工艺电镀加厚图形导线至所需厚度，然后除去感光干膜，使用硫酸双氧水蚀刻溶液差分蚀刻获得精细导线。
2.根据权利要求1所述，在ABF膜表面化学镀铜前，先通过离子注入方法在介质基材表面注入的金属原子是镍原子，在ABF膜表面形成纳米级深度的镍原子掺杂层。
3.根据权利要求1所述，在ABF膜表面离子注入金属原子后需进行化学镀铜，化学镀铜层厚度控制在3-5μm。
4.根据权利要求1所述，需对化学镀铜层进行烘烤，化学镀铜之后烘烤温度80℃-110℃，烘烤时间2-3小时。
5.根据权利要求1所述，在贴高解析度感光干膜前需对化学镀铜层进行硫酸双氧水微蚀刻化学处理，要求控制微蚀刻量0.5-1μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810627456.9A CN108847407A (zh) | 2018-06-19 | 2018-06-19 | 一种集成电路用封装基板精细导线制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810627456.9A CN108847407A (zh) | 2018-06-19 | 2018-06-19 | 一种集成电路用封装基板精细导线制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108847407A true CN108847407A (zh) | 2018-11-20 |
Family
ID=64202242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810627456.9A Pending CN108847407A (zh) | 2018-06-19 | 2018-06-19 | 一种集成电路用封装基板精细导线制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108847407A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110571156A (zh) * | 2019-08-01 | 2019-12-13 | 广东芯华微电子技术有限公司 | 一种板级扇出型封装精细线路制作方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209153A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | 金属膜の形成方法 |
| JP2006140392A (ja) * | 2004-11-15 | 2006-06-01 | Hitachi Cable Ltd | テープキャリア及びその製造方法、並びに半導体装置及びその製造方法 |
| US20120280397A1 (en) * | 2011-05-06 | 2012-11-08 | Jung Geun Kim | Semiconductor device and method of manufacturing the same |
| CN104411106A (zh) * | 2014-11-14 | 2015-03-11 | 电子科技大学 | 一种印制电路板精细线路的制作方法 |
| CN105282986A (zh) * | 2015-10-14 | 2016-01-27 | 苏州福莱盈电子有限公司 | 一种精细柔性线路板的生产工艺 |
| CN106604560A (zh) * | 2017-02-22 | 2017-04-26 | 武汉光谷创元电子有限公司 | 电路板加工方法 |
| CN206388515U (zh) * | 2017-01-18 | 2017-08-08 | 武汉光谷创元电子有限公司 | 透明导电结构 |
| CN107493659A (zh) * | 2017-08-22 | 2017-12-19 | 景旺电子科技(龙川)有限公司 | 一种fpc精细线路制作方法 |
-
2018
- 2018-06-19 CN CN201810627456.9A patent/CN108847407A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10209153A (ja) * | 1997-01-20 | 1998-08-07 | Sony Corp | 金属膜の形成方法 |
| JP2006140392A (ja) * | 2004-11-15 | 2006-06-01 | Hitachi Cable Ltd | テープキャリア及びその製造方法、並びに半導体装置及びその製造方法 |
| US20120280397A1 (en) * | 2011-05-06 | 2012-11-08 | Jung Geun Kim | Semiconductor device and method of manufacturing the same |
| CN104411106A (zh) * | 2014-11-14 | 2015-03-11 | 电子科技大学 | 一种印制电路板精细线路的制作方法 |
| CN105282986A (zh) * | 2015-10-14 | 2016-01-27 | 苏州福莱盈电子有限公司 | 一种精细柔性线路板的生产工艺 |
| CN206388515U (zh) * | 2017-01-18 | 2017-08-08 | 武汉光谷创元电子有限公司 | 透明导电结构 |
| CN106604560A (zh) * | 2017-02-22 | 2017-04-26 | 武汉光谷创元电子有限公司 | 电路板加工方法 |
| CN107493659A (zh) * | 2017-08-22 | 2017-12-19 | 景旺电子科技(龙川)有限公司 | 一种fpc精细线路制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110571156A (zh) * | 2019-08-01 | 2019-12-13 | 广东芯华微电子技术有限公司 | 一种板级扇出型封装精细线路制作方法 |
| CN110571156B (zh) * | 2019-08-01 | 2021-05-04 | 广东芯华微电子技术有限公司 | 一种板级扇出型封装精细线路制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI294160B (en) | Method of plugging through-holes in silicon substrate | |
| CN106571334A (zh) | 一种硅片间的混合键合方法 | |
| US9295162B2 (en) | Non-deleterious technique for creating continuous conductive circuits upon the surfaces of a non-conductive substrate | |
| CN103119710A (zh) | 半导体元件搭载用封装基板的制造方法 | |
| JP5689411B2 (ja) | 電着組成物、及び、該組成物を用いた半導体基板のコーティング方法 | |
| CN103533765A (zh) | 改善陶瓷贯孔基板上金属表面粗糙度的方法及陶瓷基板 | |
| JP6840935B2 (ja) | 配線回路基板の製造方法 | |
| CN101448364A (zh) | 在陶瓷基板制作小孔径镀铜贯穿孔的方法 | |
| TW200910460A (en) | Method for forming thin film metal conductive lines | |
| CN101460014A (zh) | 基板的直接镀铜金属化制造工艺 | |
| CN104037115B (zh) | 一种氮化铝基薄膜电路制作方法 | |
| CN102573335B (zh) | 起始层芯板的方法 | |
| CN108847407A (zh) | 一种集成电路用封装基板精细导线制作方法 | |
| CN112466846B (zh) | 一种tsv结构及其制备方法 | |
| KR100964030B1 (ko) | 알루미늄 호일을 이용한 관통형 전극 형성방법 | |
| JP6217465B2 (ja) | 配線構造の作製方法、配線構造、及びこれを用いた電子機器 | |
| TWI234813B (en) | Dopant interface formation | |
| CN110349761A (zh) | 一种具有通孔阵列的平板电容结构制造方法及电子设备 | |
| CN115767927A (zh) | 一种基于半加成工艺的精细线路板及其制备方法、表面处理方法和应用 | |
| WO2021253513A1 (zh) | 一种用于三维集成电路封装的硅通孔结构及其制造方法 | |
| CN210467823U (zh) | 一种重新布线层 | |
| CN104902689A (zh) | 制造线路的方法及具有电路图案的陶瓷基板 | |
| CN112259465A (zh) | 一种重新布线层及其制备方法 | |
| CN104992923B (zh) | 一种硅通孔互连结构的成形方法 | |
| CN112289688B (zh) | 一种重新布线层的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181120 |
|
| WD01 | Invention patent application deemed withdrawn after publication |