CN110571156A - 一种板级扇出型封装精细线路制作方法 - Google Patents
一种板级扇出型封装精细线路制作方法 Download PDFInfo
- Publication number
- CN110571156A CN110571156A CN201910708161.9A CN201910708161A CN110571156A CN 110571156 A CN110571156 A CN 110571156A CN 201910708161 A CN201910708161 A CN 201910708161A CN 110571156 A CN110571156 A CN 110571156A
- Authority
- CN
- China
- Prior art keywords
- manufacturing
- chip
- layer
- level fan
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 17
- 239000010949 copper Substances 0.000 claims abstract description 33
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052802 copper Inorganic materials 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000010936 titanium Substances 0.000 claims abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 13
- 239000007788 liquid Substances 0.000 claims abstract description 12
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 238000007747 plating Methods 0.000 claims abstract description 6
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 239000005022 packaging material Substances 0.000 claims abstract description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 230000002378 acidificating effect Effects 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims 2
- 238000005238 degreasing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 206010070834 Sensitisation Diseases 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000008313 sensitization Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
本发明提供一种板级扇出型封装精细线路制作方法，包括以下步骤：提供芯片，将芯片经过塑封料塑封后形成塑模板件；利用die shift AOI设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；在种子层上电镀厚铜层；采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。本发明的板级扇出型封装精细线路制作方法可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀问题。
Description
技术领域
本发明涉及扇出型封装技术领域，尤其涉及一种板级扇出型封装精细线路制作方法。
背景技术
现有的板级扇出型封装利用半加成法制备精细线路，一般先在材料上沉积1μm左右的化学铜，然后在化学铜上面电镀出带有图形的铜线，由于化学铜层质地疏松，导致线路与基材的结合力较弱，制作细线路图形时容易出现线路剥落的问题。为了增加化学铜层的结合力，势必需要增加材料表面的粗糙度，这就为细线路的制作增加了困难。
另一种方法是使用PVD设备沉积Ti/Cu，沉积厚度仅为100nm/300nm，沉积层与介电材料的结合力远远好于化学铜层的结合力，而且沉积金属厚度较薄，仅有0.4μm，在去除SeedLayer时，可以保证线路有更小的侧蚀(Under Cut)，更好线路形貌和可靠性。
但是，上述两种方法都没有能从根本上解决Under Cut问题，在制备线宽线距15μm/15μm及以下精度的线路，这种问题显得尤为重要，会直接影响到整个产品的良率。
发明内容
本发明提供一种能够有效解决制备高精度线路的侧蚀问题的板级扇出型封装精细线路制作方法。
本发明采用的技术方案为：一种板级扇出型封装精细线路制作方法，包括以下步骤：
提供芯片，将芯片经过塑封料塑封后形成塑模板件；
利用die shift AOI设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；
将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；
使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；
在种子层上电镀厚铜层；
采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。
进一步地，将所述塑模板件芯片面朝上的表面进行去油以及等离子干法处理清洁。
进一步地，所述感光干膜的厚度为20-60μm。
进一步地，沉积温度控制在150℃以下。
进一步地，对形成种子层的所述塑模板件的表面进行去油、等离子干法处理清洁。
进一步地，电镀液采用酸性电镀液。
进一步地，去膜液为NaOH溶液。
进一步地，闪蚀液为H2SO4-H2O2蚀刻液。
相较于现有技术，本发明的板级扇出型封装精细线路制作方法通过采用芯片偏移光刻补偿-贴感光干膜-曝光显影-真空溅射钛薄层和铜薄层-电镀厚铜层-湿法闪蚀厚铜层-干法刻蚀钛薄层和铜薄层-褪去感光干膜的方法制备的精细线路，由于偏移光刻补偿可以准确的确认大板上芯片的位置，避免了偏移带来的曝光误差，有效解决传统半加成法去除种子层存在的侧蚀问题，可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀问题。
附图说明
附图是用来提供对本发明的进一步理解，并构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但不应构成对本发明的限制。在附图中，
图1：本发明板级扇出型封装精细线路制作方法的步骤流程图；
图2：本发明板级扇出型封装精细线路制作方法的流程示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
如图1和图2所示，本发明的板级扇出型封装精细线路制作方法，包括以下步骤：
S1：提供芯片1，将芯片1经过塑封料2塑封后形成塑模板件3。其中，将塑模板件3芯片1面朝上的表面进行去油、等离子干法处理清洁。
S2：利用die shift AOI设备测量芯片1的偏移量，然后在塑模板件3上贴感光干膜4，并结合前面测量芯片1的偏移量修正曝光参数(即：芯片偏移光刻补偿)。其中，感光干膜4的厚度为20-60μm。
S3：将S2中贴有感光干膜4的塑模板件3进行显影处理，得到精细线路的凹槽5。
S4：使用真空溅射设备在具有凹槽5的塑模板件3上沉积钛薄层6和铜薄层7，使之在感光干膜4表面以及凹槽5的侧面和底面形成种子层。其中，沉积温度控制在150℃以下，真空溅射后，对形成种子层的塑模板件3的表面进行去油、等离子干法处理清洁。
S5：在种子层上电镀厚铜层8。其中，电镀液采用酸性电镀液。
S6：采用湿法闪蚀液闪蚀厚铜层8，干法刻蚀钛薄层6和铜薄层7，并采用去膜液褪去感光干膜4，完成线路制作。其中，去膜液为NaOH溶液，闪蚀液为H2SO4-H2O2蚀刻液。
综上，本发明的板级扇出型封装精细线路制作方法具有以下优点：
1、通过采用芯片偏移光刻补偿-贴感光干膜-曝光显影-真空溅射钛薄层6和铜薄层-电镀厚铜层-湿法闪蚀厚铜层-干法刻蚀钛薄层和铜薄层-褪去感光干膜的方法制备的精细线路，由于偏移光刻补偿可以准确的确认大板上芯片1的位置，避免了偏移带来的曝光误差，有效解决传统半加成法去除种子层存在的侧蚀问题，可以制备线宽线距15μm/15μm及以下精度的线路，从根本上解决了侧蚀(Under Cut)问题。
2、通过采用真空溅射方法制备种子层，避免了化学镀铜时，化学镀膜液腐蚀感光干膜4问题；由于种子层有部分形成在感光干膜4上，感光干膜4耐酸不耐碱，采用低温真空溅射钛薄层6和铜薄层7，可以保护感光干膜4在实现过程中不受影响。
只要不违背本发明创造的思想，对本发明的各种不同实施例进行任意组合，均应当视为本发明公开的内容；在本发明的技术构思范围内，对技术方案进行多种简单的变型及不同实施例进行的不违背本发明创造的思想的任意组合，均应在本发明的保护范围之内。
Claims (8)
1.一种板级扇出型封装精细线路制作方法，其特征在于，包括以下步骤：
提供芯片，将芯片经过塑封料塑封后形成塑模板件；
利用die shift AOI设备测量芯片的偏移量，然后在塑模板件上贴感光干膜，并结合前面测量芯片的偏移量修正曝光参数；
将贴有感光干膜的塑模板件进行显影处理，得到精细线路的凹槽；
使用真空溅射设备在具有凹槽的塑模板件上沉积钛薄层和铜薄层，使之在感光干膜表面以及凹槽的侧面和底面形成种子层；
在种子层上电镀厚铜层；
采用湿法闪蚀液闪蚀厚铜层，干法刻蚀钛薄层和铜薄层，并采用去膜液褪去感光干膜，完成线路制作。
2.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：将所述塑模板件芯片面朝上的表面进行去油以及等离子干法处理清洁。
3.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：所述感光干膜的厚度为20-60μm。
4.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：沉积温度控制在150℃以下。
5.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：对形成种子层的所述塑模板件的表面进行去油、等离子干法处理清洁。
6.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：电镀液采用酸性电镀液。
7.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：去膜液为NaOH溶液。
8.如权利要求1所述的板级扇出型封装精细线路制作方法，其特征在于：闪蚀液为H2SO4-H2O2蚀刻液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708161.9A CN110571156B (zh) | 2019-08-01 | 2019-08-01 | 一种板级扇出型封装精细线路制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708161.9A CN110571156B (zh) | 2019-08-01 | 2019-08-01 | 一种板级扇出型封装精细线路制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571156A true CN110571156A (zh) | 2019-12-13 |
| CN110571156B CN110571156B (zh) | 2021-05-04 |
Family
ID=68774486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910708161.9A Active CN110571156B (zh) | 2019-08-01 | 2019-08-01 | 一种板级扇出型封装精细线路制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571156B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563129A (zh) * | 2020-12-11 | 2021-03-26 | 苏州工业园区纳米产业技术研究院有限公司 | 具有高台阶结构的硅片的金属剥离工艺 |
| CN112908870A (zh) * | 2021-02-01 | 2021-06-04 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
| CN113161227A (zh) * | 2021-02-05 | 2021-07-23 | 广东工业大学 | 基于无掩模光刻的扇出封装系统、方法及重布线方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104411106A (zh) * | 2014-11-14 | 2015-03-11 | 电子科技大学 | 一种印制电路板精细线路的制作方法 |
| CN107644821A (zh) * | 2016-07-20 | 2018-01-30 | 三星电子株式会社 | 测量芯片的未对准的方法、扇出面板级封装及其制造方法 |
| CN108847407A (zh) * | 2018-06-19 | 2018-11-20 | 陈长生 | 一种集成电路用封装基板精细导线制作方法 |
| CN109313397A (zh) * | 2016-06-02 | 2019-02-05 | 富士胶片株式会社 | 层叠体的制造方法、半导体元件的制造方法及层叠体 |
-
2019
- 2019-08-01 CN CN201910708161.9A patent/CN110571156B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104411106A (zh) * | 2014-11-14 | 2015-03-11 | 电子科技大学 | 一种印制电路板精细线路的制作方法 |
| CN109313397A (zh) * | 2016-06-02 | 2019-02-05 | 富士胶片株式会社 | 层叠体的制造方法、半导体元件的制造方法及层叠体 |
| CN107644821A (zh) * | 2016-07-20 | 2018-01-30 | 三星电子株式会社 | 测量芯片的未对准的方法、扇出面板级封装及其制造方法 |
| CN108847407A (zh) * | 2018-06-19 | 2018-11-20 | 陈长生 | 一种集成电路用封装基板精细导线制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112563129A (zh) * | 2020-12-11 | 2021-03-26 | 苏州工业园区纳米产业技术研究院有限公司 | 具有高台阶结构的硅片的金属剥离工艺 |
| CN112908870A (zh) * | 2021-02-01 | 2021-06-04 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
| CN112908870B (zh) * | 2021-02-01 | 2023-08-18 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
| CN113161227A (zh) * | 2021-02-05 | 2021-07-23 | 广东工业大学 | 基于无掩模光刻的扇出封装系统、方法及重布线方法 |
| CN113161227B (zh) * | 2021-02-05 | 2021-12-24 | 广东工业大学 | 基于无掩模光刻的扇出封装系统、方法及重布线方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571156B (zh) | 2021-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110571156B (zh) | 一种板级扇出型封装精细线路制作方法 | |
| CN103119710B (zh) | 半导体元件搭载用封装基板的制造方法 | |
| CN103346094B (zh) | 一种微波薄膜电路的刻蚀方法 | |
| CN108990298A (zh) | 一种以镍为种子层及抗蚀层制作精细线路的方法 | |
| CN114937614A (zh) | 布线层结构的制备方法 | |
| CN110839319A (zh) | 一种制作高精度阻抗线路的方法 | |
| CN111787708A (zh) | 一种高低铜pad线路板的制作方法 | |
| JP2018195702A5 (zh) | ||
| CN110571157B (zh) | 一种防止侧蚀的精细线路的制作方法 | |
| JP4701842B2 (ja) | 半導体装置基板の製造方法 | |
| CN105323953A (zh) | 印刷线路板及其制造方法 | |
| CN102548216B (zh) | 制作起始层芯板的方法 | |
| KR101180372B1 (ko) | 마이크로 부품 및 금형의 제조방법 | |
| CN102064112A (zh) | 一种铜柱图形转移制作方法 | |
| TWI354523B (en) | Method for manufacturing metal lines in multi-laye | |
| KR20100072921A (ko) | 양면 연성회로기판의 제조방법 | |
| KR101159514B1 (ko) | 다층기판 금속배선 제조방법 및 그 구조 | |
| KR20080092256A (ko) | 칩 온 필름 배선기판 및 그 제조방법 | |
| CN104902689A (zh) | 制造线路的方法及具有电路图案的陶瓷基板 | |
| JP2011216528A (ja) | 電子回路形成方法、電子回路及び電子回路形成用銅張積層板 | |
| WO2021115261A1 (zh) | 一种振子表面金属化方法及金属化振子 | |
| CN117750640A (zh) | 一种厚铜线路板的加工方法 | |
| KR20150130122A (ko) | 전극 구조체 | |
| JP2006344920A (ja) | プリント配線基板、半導体チップ搭載基板、半導体パッケージ、プリント配線基板の製造方法、及び半導体チップ搭載基板の製造方法 | |
| KR20150071923A (ko) | 단면 세미 애디티브 연성 구리 박막 적층 필름 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230329 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Address before: 528225 room 208, scientific research building, block A1, Buddha high tech think tank center, Nanhai software technology park, Shishan town, Foshan City, Guangdong Province Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |