JP2007005402A - 半導体基板への貫通配線の形成方法 - Google Patents
半導体基板への貫通配線の形成方法 Download PDFInfo
- Publication number
- JP2007005402A JP2007005402A JP2005181073A JP2005181073A JP2007005402A JP 2007005402 A JP2007005402 A JP 2007005402A JP 2005181073 A JP2005181073 A JP 2005181073A JP 2005181073 A JP2005181073 A JP 2005181073A JP 2007005402 A JP2007005402 A JP 2007005402A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- hole
- forming
- metal layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板1に貫通孔2を形成し(図1(a))、半導体基板1の一表面および他表面および貫通孔2の内周面に絶縁層3を形成する(図1(b))。半導体基板1の上記一表面側に金属層4を形成する際に上記一表面側と貫通孔2の内側とで金属層4が絶縁層3に積層され、且つ、金属層4のうち貫通孔2の内側で絶縁層3に積層される部位の厚みが半導体基板1の上記一表面から上記他表面に近づくにつれて徐々に薄くなるようにする(図1(c))。金属層4をシード層として電解メッキ法により貫通孔2の内側を埋め込む金属部5を半導体基板1の厚み方向に沿って析出させる(図1(e))。
【選択図】 図1
Description
以下、本実施形態における半導体基板への貫通配線の形成方法について図1に基づいて説明するが、図1(a)〜(f)における半導体基板1はダイシング工程を行う前のウェハである。また、本実施形態では、半導体基板1としてシリコン基板を用いる場合について例示する。
以下、本実施形態における半導体基板への貫通配線の形成方法について図2に基づいて説明するが、基本的には実施形態1と略同じなので、実施形態1と同様の工程については説明を適宜省略する。
2 貫通孔
3 絶縁層
4 金属層
5 金属部
6 貫通配線
Claims (3)
- 半導体基板への貫通配線の形成方法であって、半導体基板に厚み方向に貫通する貫通孔を形成する貫通孔形成工程と、半導体基板の一表面および他表面および貫通孔の内周面に絶縁層を形成する絶縁層形成工程と、半導体基板の前記一表面側に金属層を形成する金属層形成工程と、金属層をシード層として電解メッキ法により貫通孔の内側を埋め込む金属部を析出させる電解メッキ工程とを備え、金属層形成工程では、半導体基板の前記一表面側と貫通孔の内側とで金属層が絶縁層に積層され、且つ、金属層のうち貫通孔の内側で絶縁層に積層される部位の厚みが半導体基板の前記一表面から前記他表面に近づくにつれて徐々に薄くなるようにすることを特徴とする半導体基板への貫通配線の形成方法。
- 前記金属層形成工程では、前記金属層をCVD法により形成することを特徴とする請求項1記載の半導体基板への貫通配線の形成方法。
- 前記貫通孔形成工程では、前記貫通孔を、前記半導体基板の前記一表面から前記他表面に近づくにつれて開口面積が徐々に大きくなる形状に形成することを特徴とする請求項1または請求項2記載の半導体基板への貫通配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181073A JP4552770B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体基板への貫通配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181073A JP4552770B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体基板への貫通配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005402A true JP2007005402A (ja) | 2007-01-11 |
JP4552770B2 JP4552770B2 (ja) | 2010-09-29 |
Family
ID=37690753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005181073A Expired - Fee Related JP4552770B2 (ja) | 2005-06-21 | 2005-06-21 | 半導体基板への貫通配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4552770B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021253A (ja) * | 2011-07-14 | 2013-01-31 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2013018258A1 (ja) * | 2011-07-29 | 2013-02-07 | 新明和工業株式会社 | 成膜装置および成膜方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
JP2015211077A (ja) * | 2014-04-24 | 2015-11-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2016072449A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
WO2018092480A1 (ja) * | 2016-11-17 | 2018-05-24 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 |
US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101992352B1 (ko) | 2012-09-25 | 2019-06-24 | 삼성전자주식회사 | 반도체 장치 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346353A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | 配線形成方法 |
JPH0358421A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体装置の製造方法 |
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2002517904A (ja) * | 1998-06-04 | 2002-06-18 | ゲーエフデー−ゲゼルシャフト フュア ディアマントプロドゥクテ エムベーハー | 背面に接触子のある素子およびその素子の製造方法 |
JP2003168859A (ja) * | 2001-09-20 | 2003-06-13 | Fujikura Ltd | 金属充填方法及び充填金属部付き部材 |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2004527903A (ja) * | 2001-02-08 | 2004-09-09 | マイクロン テクノロジー インコーポレイテッド | フリップチップ用高性能シリコンコンタクト |
JP2006351968A (ja) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | 貫通電極を有する半導体装置の製造方法 |
-
2005
- 2005-06-21 JP JP2005181073A patent/JP4552770B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346353A (ja) * | 1989-07-14 | 1991-02-27 | Nec Corp | 配線形成方法 |
JPH0358421A (ja) * | 1989-07-26 | 1991-03-13 | Nec Corp | 半導体装置の製造方法 |
JP2002517904A (ja) * | 1998-06-04 | 2002-06-18 | ゲーエフデー−ゲゼルシャフト フュア ディアマントプロドゥクテ エムベーハー | 背面に接触子のある素子およびその素子の製造方法 |
JP2000277689A (ja) * | 1999-03-29 | 2000-10-06 | Sony Corp | 半導体装置及びその製造方法 |
JP2004527903A (ja) * | 2001-02-08 | 2004-09-09 | マイクロン テクノロジー インコーポレイテッド | フリップチップ用高性能シリコンコンタクト |
JP2003168859A (ja) * | 2001-09-20 | 2003-06-13 | Fujikura Ltd | 金属充填方法及び充填金属部付き部材 |
JP2003318178A (ja) * | 2002-04-24 | 2003-11-07 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004022990A (ja) * | 2002-06-19 | 2004-01-22 | Shinko Electric Ind Co Ltd | シリコン基板のスルーホールプラギング方法 |
JP2006351968A (ja) * | 2005-06-17 | 2006-12-28 | Shinko Electric Ind Co Ltd | 貫通電極を有する半導体装置の製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021253A (ja) * | 2011-07-14 | 2013-01-31 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2013018258A1 (ja) * | 2011-07-29 | 2013-02-07 | 新明和工業株式会社 | 成膜装置および成膜方法 |
JP2013030679A (ja) * | 2011-07-29 | 2013-02-07 | Shin Meiwa Ind Co Ltd | 成膜装置および成膜方法 |
JP2013077807A (ja) * | 2011-09-13 | 2013-04-25 | Hoya Corp | 基板製造方法および配線基板の製造方法 |
US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2015211077A (ja) * | 2014-04-24 | 2015-11-24 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
JP2016072449A (ja) * | 2014-09-30 | 2016-05-09 | 大日本印刷株式会社 | 導電材充填貫通電極基板及びその製造方法 |
WO2018092480A1 (ja) * | 2016-11-17 | 2018-05-24 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板を用いた半導体装置、および貫通電極基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4552770B2 (ja) | 2010-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4581864B2 (ja) | 半導体基板への貫通配線の形成方法 | |
JP4552770B2 (ja) | 半導体基板への貫通配線の形成方法 | |
JP2007005404A (ja) | 半導体基板への貫通配線の形成方法 | |
US8455357B2 (en) | Method of plating through wafer vias in a wafer for 3D packaging | |
TWI483312B (zh) | 使用電鍍之導電通孔之形成 | |
EP2463896B1 (en) | Method for forming through-substrate vias surrounded by isolation trenches with an airgap and corresponding device | |
TWI293793B (en) | Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias | |
JP5498751B2 (ja) | 半導体装置の製造方法 | |
JP2008053568A (ja) | 半導体装置および半導体装置の製造方法 | |
EP2826066B1 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
JP2008198933A (ja) | 半導体装置およびその製造方法 | |
US9330975B2 (en) | Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias | |
CN101877328B (zh) | 用于制造导电连接的方法 | |
US9418933B2 (en) | Through-substrate via formation with improved topography control | |
JP2006222138A (ja) | 貫通電極の形成方法 | |
CN110021553B (zh) | 一种通孔结构及其方法 | |
KR100572825B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100749367B1 (ko) | 반도체 소자의 금속배선 및 그의 제조방법 | |
JP2009302570A (ja) | 半導体装置の製造方法 | |
JP2012169669A (ja) | 半導体装置 | |
JP5228094B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2003218201A (ja) | 半導体装置およびその製造方法 | |
CN117457580A (zh) | 半导体制造方法及半导体结构 | |
KR101165217B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH0590262A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |