KR100893100B1 - 인쇄회로기판의 미세회로 제조방법 - Google Patents
인쇄회로기판의 미세회로 제조방법 Download PDFInfo
- Publication number
- KR100893100B1 KR100893100B1 KR1020060092479A KR20060092479A KR100893100B1 KR 100893100 B1 KR100893100 B1 KR 100893100B1 KR 1020060092479 A KR1020060092479 A KR 1020060092479A KR 20060092479 A KR20060092479 A KR 20060092479A KR 100893100 B1 KR100893100 B1 KR 100893100B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- substrate
- manufacturing
- dry film
- printed circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
Abstract
본 발명은 인쇄회로기판의 제조방법에 관한 것으로 양측 표면에 회로(1)를 형성할 때 미세회로(2)를 만드는 기술로 개발되었으며, 층간 결합을 하는 레이저 홀(3)을 도금으로 채움으로써 비아 홀(5)을 만들 수 있으며, 필요한 부위만을 동 도금(5)하므로 제조원가가 저렴하고 종래 인쇄회로기판의 제조설비를 활용할 수 있어 초기 투자가 적으며, 파인 패턴의 미세 회로(2)를 구현하고 레이저 홀(9)을 비아 홀(16)로 만들 수 있어 더욱 정밀하고 소형화 되어가는 인쇄회로기판 제조방법에 적합하도록 고안된 발명이다.
인쇄회로기판, 비아 홀, 미세회로, 파인패턴, 니켈도금
Description
도 1a ~ 1j는 종래 인쇄회로기판의 제조공정을 보인 것으로서,
도 1a는 종래의 새로운 층을 형성하는 과정으로 절연층위에 동박을 적층 한 상태를 보인 개략 확대 단면도
도 1b는 종래의 층간 전기적 결합을 위하여 관통 홀과 레이저 홀을 가공한 상태를 보인 개략 확대 단면도
도 1c는 종래의 절연층에 전기가 흐르도록 무 전해 동 도금을 한 상태를 보인 개략 확대 단면도
도 1d는 종래의 기판 표면과 홀 내부에 전기 동 도금을 한 상태를 보인 개략 확대 단면도
도 1e는 종래의 드라이 필름으로 회로 형성 부위를 보호하여서 된 것을 보인 개략 확대 단면도
도 1f는 종래의 회로 형성에 불필요한 동박 부위를 약품으로 엣칭하여 동박을 제거한 상태를 보인 개략 확대 단면도
도 1g는 종래의 드라이 필름을 약품으로 박리하여 제거한 상태를 보인 개략 확대 단면도
도 1h는 종래의 인쇄회로기판을 보호하기 위해 회로 부위를 솔더 레지스터 잉크로 도포한 것을 보인 개략 확대 단면도
도 1i는 종래의 노출된 동박면에 무전해 니켈 도금을 한 것을 보인 개략 확대 단면도
도 1j는 종래의 무전해 니켈 도금 위에 무전해 금도금을 하여 인쇄회로기판을 제조한 것을 보인 개략 확대 단면도
도 2의 2a ~ 2n는 본 발명의 미세회로를 형성하는 제조공정을 보인 것으로
2a는 본 발명의 절연층과 동박을 적층하여 결합한 상태를 보인 개략 확대 단면도
도 2b는 본 발명의 관통 홀과 레이저 홀을 가공한 상태를 보인 개략 확대 단면도
도 2c는 본 발명의 기판의 표면에 무전해 화학 동을 진행하는 단계를 보인 개략 확대 단면도
도 2d는 본 발명의 회로 형성을 위하여 드라이 필름으로 회로 형성에 불필요 부위를 마스크 하여 도금이 되지 않게 한 것을 보인 개략 확대 단면도
도 2e는 본 발명의 드라이 필름이 마스크 되지 않는 부위에 전기 동 도금으로 회로 형성에 필요한 부위만을 도금하는 것을 보인 개략 확대 단면도
도 2f는 본 발명의 전기 동 도금한 표면에 전기 니켈도금을 한 것을 보인 개략 확대 단면도
도 2i는 본 발명의 동박을 마스크하고 있던 드라이 필름을 제거한 상태를 보인 개략 확대 단면도
도 2j는 본 발명의 약품으로 전기 니켈도금되어 있지않은 동박을 엣칭하여 회로를 형성한 상태를 보인 개략 확대 단면도
도 2k는 본 발명의 솔더 레지스트 잉크를 도포한 상태를 보인 개략 확대 단면도
도 2l는 본 발명의 전기 니켈도금 표면에 무전해 금 도금을 한 것을 보인 개략 확대 단면도
** 도면의 주요 부분에 대한 부호의 설명**
1. 표면회로 2. 동 도금 3. 절연층
4. 동박 5. 관통 홀 6. 레이저 홀
7. 무 전해 동 도금 8. 드라이 필름 9. 오픈 부위
10. 비아 홀 11. 전기 니켈 도금 12. 솔더 레지스트 잉크
13. 무 전해 금 도금
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 미세 회로를 형성할 때 층간 결합을 하는 레이저 홀을 도금으로 채움으로써 필 비아홀을 만들 수가 있으며, 필요한 부위만을 동 도금하므로 제조원가를 절감하고 기존의 제조설비를 이용하여 제조할 수가 미세회로를 더욱 소형화로 제작할 수 있도록 한 인쇄회로 기판의 제조방법에 관한 것이다.
종래의 기판 제조방법은 기판 전체를 전기 동 도금하고, 다시 회로 형성을 위하여 회로를 뺀 나머지 부분의 동박을 제거하는 방법으로 기판을 제조하였다.
그러나 상기의 방법은 기판의 전체면에 동박을 도금하였다가 회로패턴 이외의 다른 부분들은 제거하는 방법이기 때문에 제조원가 높으며, 작업시간이 오래 걸리고, 이로 인하여 미세회로 형성에 대한 기술적인 한계가 있었던 것이다.
좀더 상세하게 설명하면 다음과 같다.
도 1은 종래 방법으로 인쇄 회로기판을 제조하는 과정을 도시적으로 설명한 것으로서 세부적인 제조방법은 다음과 같다.
신규 절연층(21)을 기존 절연층(21')에 적층하여 결합하고 층간 전기적 도통을 위하여 시엔시 드릴(CNC Drill)로 관통 홀(22)과 레이저 드릴(Laser Drill)로 레이저 홀(23)을 가공한다.
홀 측면은 전기가 통하지 않는 절연층으로 되어 있어 전기가 흐르도록 무전해 화학 동 도금(24)을 실시하는데 도금 두께는 보통 0.5㎛이내로 얇게 형성하며, 전기가 통하는 상태에서 전기 동 도금(25)을 진행하여 10~30㎛로 도금층을 형성한다.
그리고 홀 내부의 절연층 표면(25')은 도금 두께가 10~30㎛이지만, 기판 표면의 두께는 15㎛의 동박(26)위에 도금층이 올라가므로 실제 표면 두께는 25~45㎛으로 두껍게 형성되어 미세회로 형성에 심각한 장애가 되고 있다.
표면 전체를 도금하는 판넬 도금 방법에서는 두께 편차가 작을수록 미세회로 형성에 유리하나, 종래 도금방식인 판넬 전기 동 도금(25)에서는 두께 편차를 줄이는데 기술적인 한계가 있어서 미세회로 75㎛이하의 회로 폭을 만드는데 한계가 있었던 것이다.
또한, 서로 다른 절연층(27)을 연결하는 레이저 홀(23) 내부는 도금약품의 흐름이 좋지 않아 도금 두께가 얇은 경우나 도금이 끊어지는 단점이 있으며, 이로 인하여 보이드 불량이 발생하여 신뢰성에 심각한 문제로 대두하고 있고, 전기 동 도금(25) 후 이미지 공정에서 감광성 드라이 필름(28)으로 밀착시키고, 회로가 형성되는 부위를 보호하고, 불필요한 부분은 제거하는 현상공정을 거치게 되는 단점이 있으며, 도 1e처럼 레이저 홀 상부(28')와 회로를 형성하는 부분(28")을 드라이 필름(28)이 마스크하고 있게 함으로써 나머지 부분에 엣칭액을 분사하여 나머지부분의 동박을 벗겨 기판의 회로를 구성하였던 것이다.
즉 불필요한 동박(25")면을 제거하기 위하여 엣칭액을 분사하면, 드라이 필름(28, 28',28")으로 마스크 된 부분을 제외한 노출된 동박은 부식되어 제거가 되나, 판넬 도금에 의한 전기 동 도금(25)은 부위별로 도금 편차에 의한 표면 두께가 불균일하여 엣칭 조건을 설정하는데 많은 문제가 되고 있으며, 부주의 할 경우 과도한 엣칭에 의한 회로가 끊어지는 단선 불량이나, 미 엣칭으로 인한 쇼트 불량이 발생할 수 있어 조건을 설정하는데 많은 문제점이 있었던 것이다.
또한, 상기 종래의 방법은 동박(25")을 엣칭해야 하는 두께가 25~40㎛으로 두꺼워 엣칭하는 동안 회로 폭이 가늘어져 저항이 증가하게 되며, 이로 인한 전기 적 신호가 불안정할 수 있으며, 층간 전기적 연결이 끊어지는 신뢰성에 문제점을 가지고 있다.
그리고 엣칭으로 회로를 형성한 후에는 드라이 필름(28)을 제거한 다음 부품 실장이 되는 부위를 제외한 나머지 부분을 스크린 인쇄 방법으로 솔더 레지스트 잉크(29)를 도포한다.
솔더 레지스트 잉크(29)가 도포되지 않는 부분을 무전해 니켈도금(30)으로 동박표면(31)을 도금하고, 연속적으로 인라인에서 바로 무전해 금 도금(32)을 진행하여 인쇄회로기판을 제조하였던 것이다.
상기와 같이 종래의 기판 제조방법은 기판 전체를 전기 동 도금(25)하고, 다시 회로 형성을 위하여 동박을 제거하는 방법으로 제조원가 높으며, 미세회로 형성에 대한 기술적인 한계가 있었던 것이다.
따라서 본 발명의 목적은 상기한 바와 같은 종래의 문제점을 보완하고 갈수록 첨단화되어 가는 제품에 적절하게 대응할 수 있도록 미세회로를 형성할 수 있도록 한 것으로서, 레이저 홀을 도금으로 채워서 랜드레스(Landless) 회로 형성에 의한 정밀 소형화 제품에 적합하도록 발명되었으며, 불필요한 도금을 하지 않으므로 인하여 제조원가를 줄이면서 첨단 인쇄회로기판을 제조하는 방법이다.
본 발명은 전기 동 도금을 진행할 때 특히 레이저 홀을 도금을 채우는 것은 판넬 도금에서는 도금 면적이 넓어 기술적으로 어려우나, 본 발명에서는 드라이 필름으로 마스크하여 필요 부분만 도금을 하므로 충분히 기술적 한계를 극복하여 인 쇄 회로 기판의 양산적용이 가능하다.
또한, 본 발명은 도 2f에서와 같이 드라이 필름을 제거하기 전에 전기 니켈도금을 진행하므로, 필요한 부위만 니켈도금을 할 수 있으며, 도 2j에서는 회로형성을 위하여 동박을 엣칭할 때 전기 니켈 도금층이 완전 밀착하여 회로를 보호하고 엣칭 하여야 하는 동박 두께도 15㎛ 이하로 낮아 쉽게 엣칭 할 수 있으며, 종래 방법인 도 1f에서 동박과 전기 동 도금층을 함께 엣칭해야 함으로 균일한 엣칭에 의한 미세회로 형성이 어려움이 있었으나, 본 발명은 종래의 문제점들을 해결하고 소형화 및 첨단화 되어가는 인쇄회로기판의 제조방법으로 적합하도록 한 것으로서 이하 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
삭제
표면 절연층을 동박을 적층하여 결합하는 단계:
동박을 적층하여 결합된 기판에 관통 홀과, 레이저 홀을 가공하는 단계:
홀이 가공된 기판에 무전해 동 도금 후 회로 형성을 위하여 감광성 재질인 드라이 필름으로 기판 표면을 포토 이미지 방식으로 패턴을 형성하는 단계:
홀이 가공된 기판에 무전해 동 도금 후 회로 형성을 위하여 감광성 재질인 드라이 필름으로 기판 표면을 포토 이미지 방식으로 패턴을 형성하는 단계:
삭제
포토이미지 방식으로 패턴이 형성된 기판에 무전해 동 도금을 진행하는 단계:
삭제
무전해 동 도금이 된 기판에 드라이 필름으로 이미지 된 기판을 전기 동 도금을 하여 드라이 필름이 밀착되어 있는 부위는 도금이 되지 않고 드라이 필름이 없는 오픈 부위만 도금이 되는 단계:
삭제
전기 동 도금이 완료되면, 전기 니켈도금을 진행하는 단계:
회로가 형성된 기판에 솔더 레지스트 잉크를 도포하는 단계:
무전해 금 도금을 진행하여 인쇄회로기판을 완성하는 단계로 이루어진 것이다.
상기와 같이 된 본 발명의 방법을 상세하게 설명하면 다음과 같다.
본 발명에서 미세회로 형성을 위한 인쇄회로기판 제조방법은 도 2에서 표면 회로(1)의 형성을 필요한 부분만을 전기 동 도금(2)하므로, 파인패턴 미세회로 제작이 가능하도록 발명하였으며, 세부 설명은 다음과 같다.
표면 절연층(3)을 동박(4)을 적층으로 결합하고 관통 홀(5) 및 레이저 홀(6)가공 후 무전해 동 도금(7)을 진행하는 공정은 종래 제조방법과 동일하며, 종래의 기판 제조방법에서는 판넬 도금으로 진행하였으나, 본 발명에서는 무전해 동 도금(7) 후 회로 형성을 위하여 감광성 재질인 드라이 필름(8)으로 기판 표면을 포토 이미지 방식으로 패턴을 형성한다.
드라이 필름(8)으로 이미지 된 기판을 전기 동 도금(2)을 하면 드라이 필름(8)이 밀착되어 있는 부위는 도금이 되지 않고 드라이 필름(8)이 없는 오픈 부위(9)만 도금이 올라가게 된다.
이때 불필요한 부분은 도금이 되지 않으므로 후공정 엣칭에서 동박을 제거하는 면적이 줄어들고, 특히 비아 홀(10)을 도금을 채울 수 있어 파인 패턴에서 필요한 랜드레스(Landless)회로 및 칩 실장이 가능하고, 도금면적이 줄어들어 도금두께 편차를 개선으로 미세회로 형성이 가능한 인쇄회로기판 제조방법이다.
전기 동 도금(2)이 완료되면, 전기 니켈 도금(11)을 진행하고, 종래의 무전해 니켈도금 공정에서는 도금 온도가 80℃ 이상의 높은 온도에서 하였으나, 전기 니켈도금(11)은 50℃ 이하에서도 가능하여 도금 작업이 쉬우면서도 우수한 품질의 전기 니켈도금(11)가능하다.
미세회로를 니켈층이 보호하고 있어 기판의 취급에서 발생할 수 있는 회로의 파손을 억제하며, 종래 표면이 동으로 노출되어 있을 때보다 가스에 의한 표면이 산화되는 불량을 개선하는 인쇄회로기판 제조방법이다.
도 2f에서 선택적인 도금을 위해 마스크 하고 있던 드라이 필름(8)을 수산화나트륨이나 수산화칼륨 약품으로 제거하고, 표면 동박(7)이 노출되는 부위를 엣칭 공정에서 부식시켜 필요한 회로만을 형성하게 된다.
이때 필요한 회로 부위는 니켈층이 보호하고 있어 남겨 있게 되고, 불필요한 부위만 엣칭을 하게 되는데 동박(7)의 표면 15㎛만 제거하면 되는 것이다.
상기와 같은 상태에서 회로가 형성된 기판을 솔더 레지스트 잉크(12)를 도포한 다음, 다시 무전해 금도금(13)을 진행하여 인쇄회로기판을 완성하면 되는 것이다.
이상과 같이 본 발명은 표면 절연층을 동박을 적층으로 결합하고 관통 홀 및 레이저 홀가공 후 무전해 동 도금을 진행하는 공정은 종래 제조방법과 동일하며, 종래의 기판 제조방법에서는 판넬도금으로 진행하였으나, 본 발명에서는 무전해 동도금 후 회로 형성을 위하여 감광성 재질인 드라이 필름으로 기판 표면을 포토 이미지 방식으로 패턴을 형성하고, 드라이 필름으로 이미지 된 기판을 전기 동도금을 하면 드라이 필름이 밀착되어 있는 부위는 도금이 되지 않고 드라이 필름이 없는 오픈 부위만 도금이 올라가게 되며, 이때 불필요한 부분은 도금이 되지 않으므로 후공정 엣칭에서 동박을 제거하는 면적이 줄어들고, 특히 비아 홀에 도금을 채울 수 있어 파인 패턴에서 필요한 랜드레스(Landless)회로 및 칩 실장이 가능하고, 도금면적이 줄어들어 도금두께 편차를 개선으로 미세회로 형성이 가능한 유용한 발명인 것이다.
이상에서 본 발명은 기재된 구체 예에 대해서만 상세히 설명되었지만 본 발명의 기술 사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 당연한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위를 변화시키지 아니함은 당연한 것이다.
Claims (6)
- 표면 절연층을 동박을 적층하여 결합하는 단계:동박을 적층하여 결합된 기판에 관통 홀과, 레이저 홀을 가공하는 단계:홀이 가공된 기판에 무전해 동 도금 후 회로 형성을 위하여 감광성 재질인 드라이 필름으로 기판 표면을 포토 이미지 방식으로 패턴을 형성하는 단계:포토이미지 방식으로 패턴이 형성된 기판에 무전해 동 도금을 진행하는 단계:무전해 동 도금이 된 기판에 드라이 필름으로 이미지 된 기판을 전기 동 도금을 하여 드라이 필름이 밀착되어 있는 부위는 도금이 되지 않고 드라이 필름이 없는 오픈 부위만 도금이 되는 단계:전기 동 도금이 완료되면, 전기 니켈도금을 진행하는 단계:전기 니켈 도금이 진행되어 회로가 형성된 기판을 솔더 레지스트 잉크를 도포하는 단계:무전해 금 도금을 진행하여 인쇄회로기판을 완성하는 단계로 이루어진 것을 특징으로 하는 인쇄회로기판의 미세회로 제조방법.
- 제 1항에 있어서,상기 무전해 동 도금 단계 후에 필요한 부분만을 도금하기 위하여 기판 위에 드라이 필름으로 패턴을 형성하여서 된 것을 특징으로 하는 인쇄회로기판의 미세회로 제조방법.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092479A KR100893100B1 (ko) | 2006-09-22 | 2006-09-22 | 인쇄회로기판의 미세회로 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060092479A KR100893100B1 (ko) | 2006-09-22 | 2006-09-22 | 인쇄회로기판의 미세회로 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080027056A KR20080027056A (ko) | 2008-03-26 |
KR100893100B1 true KR100893100B1 (ko) | 2009-04-10 |
Family
ID=39414238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060092479A KR100893100B1 (ko) | 2006-09-22 | 2006-09-22 | 인쇄회로기판의 미세회로 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100893100B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05121860A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 印刷配線板およびその製造方法 |
JPH05211386A (ja) * | 1992-01-22 | 1993-08-20 | Nec Corp | 印刷配線板およびその製造方法 |
JPH06334337A (ja) * | 1993-05-24 | 1994-12-02 | Meikoo:Kk | プリント回路板の製造方法 |
KR20060132247A (ko) * | 2005-06-17 | 2006-12-21 | 삼성전자주식회사 | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 |
-
2006
- 2006-09-22 KR KR1020060092479A patent/KR100893100B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05121860A (ja) * | 1991-10-25 | 1993-05-18 | Nec Corp | 印刷配線板およびその製造方法 |
JPH05211386A (ja) * | 1992-01-22 | 1993-08-20 | Nec Corp | 印刷配線板およびその製造方法 |
JPH06334337A (ja) * | 1993-05-24 | 1994-12-02 | Meikoo:Kk | プリント回路板の製造方法 |
KR20060132247A (ko) * | 2005-06-17 | 2006-12-21 | 삼성전자주식회사 | 신뢰성을 개선할 수 있는 반도체 장치 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20080027056A (ko) | 2008-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6291779B1 (en) | Fine pitch circuitization with filled plated through holes | |
US7434311B2 (en) | Printed wiring board manufacturing method | |
US8383950B1 (en) | Metal etch stop fabrication method and structure | |
KR100427794B1 (ko) | 다층 배선 기판의 제조 방법 | |
US6674017B1 (en) | Multilayer-wiring substrate and method for fabricating same | |
KR101068539B1 (ko) | 전해 도금을 이용한 배선 기판의 제조 방법 | |
KR20010007271A (ko) | 반도체소자 탑재용 중계기판의 제조방법 | |
CN113056116A (zh) | 一种镀孔铜的方法及电路板的加工方法 | |
TW201446103A (zh) | 電路板及其製作方法 | |
TWI454191B (zh) | 柔性電路板及其製作方法 | |
KR20010051541A (ko) | 범프 부착 배선회로기판의 제조방법 및 범프 형성방법 | |
US20050111205A1 (en) | Printed wiring board for mounting electronic components, and production process thereof and semiconductor device | |
CN115066109B (zh) | 具有电镀硬金孤立pad的柔性线路板及其制作方法 | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
KR101596098B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2004103911A (ja) | 配線形成方法 | |
US6555016B2 (en) | Method of making multilayer substrate | |
KR100893100B1 (ko) | 인쇄회로기판의 미세회로 제조방법 | |
KR20100111858A (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
TWI479965B (zh) | 電路板製作方法 | |
KR100934107B1 (ko) | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
KR100294157B1 (ko) | 다층인쇄회로기판의층간전기접속방법 | |
KR101063620B1 (ko) | 다층 인쇄회로기판 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130401 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140402 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |