JPH06334337A - プリント回路板の製造方法 - Google Patents
プリント回路板の製造方法Info
- Publication number
- JPH06334337A JPH06334337A JP12115293A JP12115293A JPH06334337A JP H06334337 A JPH06334337 A JP H06334337A JP 12115293 A JP12115293 A JP 12115293A JP 12115293 A JP12115293 A JP 12115293A JP H06334337 A JPH06334337 A JP H06334337A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- copper
- plating layer
- double
- clad laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
を節約でき、生産ラインを水平化することができるプリ
ント回路板の製造方法を提供する。 【構成】 銅箔3の厚みが18μm以上である両面銅張
積層板1にスルーホール用の穴4を穿設し、この穴4の
壁面4aに炭素を主成分とする導電性皮膜5を形成し、
両面銅張積層板の表面を研磨したのち、導体回路を形成
すべき個所,スルーホールランド部を形成すべき個所、
および端子部を形成すべき個所を被覆してエッチングレ
ジストをパターニングし、エッチング処理を施して表面
に露出している銅箔部分をエッチング除去し、エッチン
グレジストを除去したのち、スルーホールランド部を形
成すべき個所、および端子部を形成すべき個所を除いた
個所を被覆してソルダーレジスト10をパターニング
し、ついで、スルーホールランド部8b’,端子部8
c’、およびスルーホール用の穴の壁面4aの導電性皮
膜5に、銅めっき層6,ニッケルめっき層11、および
金めっき層12をこの順序で連続して形成する。
Description
法に関し、更に詳しくは、従来工法における無電解銅め
っきの工程,スルーホール用の穴へのインク埋込み工
程、および埋込みインクの剥離工程など主要な工程を省
略することができ、しかも回路パターンの形成を連続ラ
イン化することができ、かつ銅の省資源にも貢献するこ
とができるプリント回路板の製造方法に関する。
トラクティブ法があるが、以下に、その変法の1つを、
両面実装用のプリント回路板の場合につき、図面に則し
て説明する。まず、図1で示したように、例えばガラス
繊維−エポキシ樹脂積層板のような絶縁基材2の両面
に、通常、厚みが18μmの銅箔3,3が貼着されてい
る両面銅張積層板1が用意される。
いて、例えば直径0.3〜6mm程度のスルーホール用の穴
4,4が穿設され(図2)、その後、全体に公知の無電
解銅めっきが行なわれる。その結果、銅箔3,3の表
面、およびスルーホール用の穴4,4の壁面には化学銅
が析出して化学銅層5が形成され、そのことにより、ス
ルーホール用の穴4の壁面にも導電性が付与される(図
3)。
両面銅張積層板の複数枚を縦に籠づめし、その籠の全体
を無電解銅めっき浴に浸漬するというバッチ方式で行わ
れている。その後、全体に電解めっきを施すことによ
り、上記化学銅層5の全表面を被覆して厚み10〜25
μmの銅めっき層6が形成される(図4)。
れている。すなわち、無電解銅めっき処理が終了した両
面銅張積層板を籠から取り出し、その1枚1枚をラック
に吊設したのち所定の電解銅めっき浴に浸漬してめっき
処理を行う。ついで、電解銅めっき処理後の両面銅張積
層板をラックから取り外し、充分に水洗し、更に、水平
式の乾燥機ラインに移送してそこで乾燥したのち、スル
ーホール用の穴4の中に、例えば穴埋めインクのような
マスク材7を充填してスルーホールの穴埋めを行い、両
面を研磨して、マスク材7の表面7aと銅めっき層6の
表面6aが同一平面を構成するように処置する(図
5)。
成すべき個所8a,スルーホールランド部を形成すべき
個所8b、および回路板の端子部を形成すべき個所8c
に、例えば、熱硬化型インクから成るエッチングレジス
トマスク9をパターニングする(図6)。ついで、全体
を銅エッチャントに浸漬し、個所8a,個所8b,個所
8c以外の銅箔部分をエッチング除去することにより絶
縁基材2の表面2aを露出させる(図7)。
去し、更に続けてスルーホール用の穴4の中に充填され
ているマスク材7を除去する。その結果、両面銅張積層
板1には、いずれも銅層の3層の積層構造である導体回
路8a’,スルーホールランド部にすべき個所8b,端
子部にすべき個所8cがそれぞれ形成される(図8)。
所8b,端子部にすべき個所8cを除いた個所にソルダ
ーレジスト10をパターニングして、導体回路8a’と
絶縁基材2の露出表面2aを埋設する(図9)。最後
に、全体に電解めっきを施すことにより、スルーホール
ランド部にすべき個所8bと端子部にすべき個所8cに
おいて露出している銅めっき層6の表面に、ニッケルめ
っき層11,金めっき層12を順次形成してスルーホー
ルランド部8b’,端子部8c’にする(図10)。
造方法には次のような問題がある。まず、第1の問題は
回路網のファインパターン化が困難なことである。すな
わち、図4で示したように、化学銅層5の全表面に電解
めっき法で銅めっき層6を形成したときに、両面銅張積
層板1は大面積であるため、両面銅張積層板1の面内に
おける銅めっき層6の厚みのばらつきが大きくなり、そ
のため、図7で示したようなエッチング処理を施したと
きに、露出銅層2a部分では、過度にエッチング除去さ
れたりまたはエッチング不足で残留したりすることが起
こり、回路設計時に決めたパターンの形成に難点が生ず
るからである。
る工程を水平式に連続化することが困難であるというこ
とである。仮に水平化ラインを組み立てたとしても、そ
のラインは極度に長くなり、省スペースという点で不経
済になるということである。例えば、図3で示したよう
に両面銅張積層板1の全表面に化学銅層5を形成する場
合には、穴開けした積層板を縦に籠づめする作業が必要
になり、また、図4で示したような電解銅めっき層6を
形成する際には、通電用の接点をとるために、1枚1枚
の両面銅張積層板をラッキングして電解槽内に吊設する
作業が必要になる。すなわち、化学銅層5の形成から銅
めっき層6の形成に至る過程では、作業者によるラッキ
ング作業が介在するため、全体の作業ラインは一旦不連
続になることである。
積層板の取扱いは、バッチ処理方式と連続処理方式が混
在しているとともに、積層板を縦に処理したり、または
水平に処理したりという作業が必要になっている。第3
の問題は、銅資源が無駄に使用されているという問題で
ある。すなわち、図4で示したように、化学銅層5の全
面には電解めっき法によって一旦銅めっき層6が形成さ
れるが、次に、図7で示したようなエッチング処理時に
は、上記銅めっき層6のうち、導体回路にすべき個所8
a,スルーホールランド部にすべき個所8b,端子部に
すべき個所8cに相当する部分以外をエッチング除去し
てしまうので、その部分のめっき銅は、結果として無駄
になってしまう。
効率が悪いということである。すなわち、図1〜図10
で示した工程においては、図4で示した銅めっき層6の
形成以後、つぎには、穴埋,研磨,エッチングレジスト
マスクのパターニング,エッチング処理,エッチングレ
ジストマスクとマスク体の除去,そしてソルダーレジス
トの形成を経たのち、再び、電解めっきのラインにのせ
ている。このことは、電解めっき工程が分断されている
ことであり、無電解銅めっき工程後の処理を考慮する
と、ラインの稼働効率を悪くする要因になっている。
造方法における上記した問題を解決し、回路網のファイ
ンパターン化を可能とし、銅の省資源も実現でき、かつ
従来のような化学銅層の形成工程と穴埋め工程が不要で
あり、また、生産ラインを水平式に連続化でき、同時
に、生産ラインの高効率稼働を可能にするプリント回路
板の製造方法の提供を目的とする。
ために、本発明においては、銅箔の厚みが18μm以上
である両面銅張積層板の所定個所にスルーホール用の穴
を穿設する工程(以下、第1工程という);少なくとも
前記スルーホール用の穴の壁面に炭素を主成分とする導
電性皮膜を形成する工程(以下、第2工程という);前
記両面銅張積層板の表面を研磨したのち、前記表面のう
ち、導体回路を形成すべき個所,スルーホールランド部
を形成すべき個所、および端子部を形成すべき個所を被
覆してエッチングレジストをパターニングする工程(以
下、第3工程という);エッチング処理を施して表面に
露出している銅箔部分をエッチング除去する工程(以
下、第4工程という);前記エッチングレジストを除去
したのち、前記スルーホールランド部を形成すべき個
所、および前記端子部を形成すべき個所を除いた個所を
被覆してソルダーレジストをパターニングする工程(以
下、第5工程という);ならびに、前記スルーホールラ
ンド部,端子部、およびスルーホール用の穴の壁面を被
覆する前記導電性皮膜に、銅めっき層,ニッケルめっき
層、および金めっき層をこの順序で連続して形成する工
程(以下、第6工程という);を備えていることを特徴
とするプリント回路板の製造方法が提供される。
工程を説明する。まず、第1工程においては、図11で
示したように、絶縁基材2の両面に銅箔3,3が貼着さ
れている両面銅張積層板1が用意され、この積層板1の
所定個所にスルーホール用の穴4,4が穿設される(図
12)。用いる両面銅張積層板1としては、その両面に
添着されている銅箔の厚みが18μm以上であるものが
使用される。その理由は、本発明方法においては、この
銅箔3,3が後述する工程を経由したのちに所定パター
ンの導体回路に変化するため、その厚みは、当所から、
形成すべき導体回路の厚みと等しくしておくことが必要
になるからである。この銅箔3,3の厚みは、形成され
る導体回路における通電量との関係から18μm以上を
必要とするが、好ましくは、規格化されている35μm
とする。
ール用の穴4,4が穿設されている両面銅張積層板の全
面に、図3で示したように、炭素を主成分とする導電性
皮膜5を形成して、スルーホール用の穴4,4の壁面4
aにも導電性を付与する工程である。この導電皮膜5を
形成するためには、図12の両面銅張積層板に、例え
ば、クリーナー110(商品名、日本マクダーミッド
(株)製)を用いた脱脂処理を行ったのち、そのまま、
例えば、日本マクダーミッド(株)製のBH処理液に浸
漬し、更に、膜状に付着している上記処理液を乾燥すれ
ばよい。
が含有されているコロイド液であるため、この処理液に
図12の両面銅張積層板を浸漬して引き上げると、その
全面には上記処理液の薄膜が形成される。そして、その
薄膜を乾燥して処理液の分散媒を揮発させることによ
り、両面銅張積層板の全面は、カーボンブラックを主体
とする皮膜5で被覆される。すなわち、スルーホール用
の穴4の壁面4aにも導電性が付与される。
いるので、導電性を有すると同時に、耐薬品性が優れて
いる。第3工程では、まず、第2工程を経て両面銅張積
層板の両方の表面に形成されている導電性皮膜のみを研
磨除去して、銅箔3,3の表面3a,3aを露出させ
る。その結果、図14で示したように、スルーホール用
の穴4の壁面4aにのみ導電性皮膜5が残留する。
積層板の表面のうち、導体回路を形成すべき個所8a,
スルーホールランド部を形成すべき個所8b、および端
子部を形成すべき個所8cを被覆するパターンのエッチ
ングレジスト9をパターニングする。その結果、スルー
ホール用の穴4は、その壁面4aが導電性皮膜5で被覆
された状態で、貫通穴として形成され、そして、両面銅
張積層板の表面では表面部分3aのみが露出する。
を銅エッチャントに浸漬し、レジストフィルム9がパタ
ーニングされている個所以外の個所で露出している銅箔
部分3をエッチング除去する。このとき、導電性皮膜5
も上記の銅エッチャントと接触するが、この導電性皮膜
5は炭素が主成分のフィルムであるため、銅エッチャン
トに侵蝕されることはなく、銅箔部分のみがエッチング
除去される。
材2の表面2aが露出し、またそれぞれの上面にエッチ
ングレジスト9が添着した状態で、導体回路にすべき個
所8a,スルーホールランド部にすべき個所8b,端子
部にすべき個所8cが形成される。この第4工程におい
ては、銅箔3,3の厚みのばらつきは所定の規格内にあ
り、その厚みのばらつきも少ないので、エッチング処理
は、従来のようにエッチングの過不足を引き起こすこと
なく、回路設計時の設計基準を実現することができる。
すなわち、導体回路にすべき個所8a,スルーホールラ
ンド部にすべき個所8b,端子部にすべき個所8cの寸
法精度を高めることができ、これらのファイン化が可能
になる。
所8a,スルーホールランド部にすべき個所8b,端子
部にすべき個所8cの各表面に添着されているエッチン
グレジスト9をエッチング除去する。その結果、図17
で示したように、絶縁基材2の両面には、導体回路8
a’,スルーホールランド部にすべき個所8b,端子部
にすべき個所8cがそれぞれ、所定のパターンで露出
し、かつスルーホール用の穴4はその壁面4aが導電性
皮膜5で被覆された状態で残る。
所8b,端子部にすべき個所8cを除いた他の個所、す
なわち、導体回路8a’と絶縁基材2の露出表面2aを
被覆してソルダーレジスト10をパターニングする。そ
の結果、図18で示したように、スルーホールランド部
にすべき個所8b,端子部にすべき個所8c、および壁
面4aが導電性皮膜5で被覆されているスルーホール用
の穴4を備えた回路板が得られる。
たスルーホールランド部にすべき個所8bの銅層部分の
表面,端子部にすべき個所の銅層部分の表面8c、およ
びスルーホール用の穴4の導電性皮膜5の表面に、銅め
っき層,ニッケルめっき層,金めっき層を順次形成する
工程である。この場合、導電性皮膜5は炭素を主成分と
しているので、ここに対しては無電解銅めっきを施すこ
とができない。そのため、銅めっき層の形成に関しては
電解銅めっきが適用される。そして、ニッケルめっき
層,金めっき層の形成は無電解めっき,電解めっきのい
ずれの方法で行ってもよいが、通常は電解めっき法を適
用することが好ましい。
皮膜5の表面に、従来の無電解銅めっきに用いるセンシ
タイザーとアクティベータを吸着させてその表面に活性
化処理を施したのちそこに無電解銅めっきを施すことに
より、導電性皮膜5の表面を無電解銅めっきの薄層で被
覆し、ついでその無電解銅めっき層に、通常の電解銅め
っきを行って、目的とする銅めっき層を形成することも
できる。
き層6’,ニッケルめっき層11,金めっき層12が順
次積層されて成るスルーホールランド部8b’,端子部
8c’がそれぞれ形成される。この第6工程において、
銅めっき層6’は、ソルダーレジスト10がパターニン
グされていない必要個所、すなわち、スルーホールラン
ド部を形成すべき個所8b,端子部を形成すべき個所8
c,スルーホール用の孔の壁面を被覆する導電性皮膜5
にのみ形成されるので、それに要する銅量は、図4で示
した従来の銅めっき層6の形成に要する銅量に比べて大
幅に節約される。回路網の密度にもよるが、概ね、1/
10程度にまで銅資源を節約することができる。
っき,金めっきを一括してこの順序で進めているので、
これらをめっきラインとして連続化することができる。
その結果、全体の生産ラインにおける効率は向上し、製
造コストを従来に比べて大幅に低減することができる。
面に厚み35μmの銅箔3,3が貼着されている両面銅
張積層板1を用意し、両面を貫通する孔径0.8mmのスル
ーホール用の穴4,4を電気ドリルで穿設した(図1
1,図12)。スルーホール用の穴4,4の切り粉を完
全に清掃除去したのち、この両面銅張積層板1を温度5
0±5℃のクリーナー110(商品名、日本マクダーミ
ッド(株)製)に浸漬して脱脂処理を行い、更に水洗を
充分に行った。
まま、温度30±5℃のB/Hスタータ#1(商品名、
日本マクダーミッド(株)製)の処理液に約1分間浸漬
したのち引き上げ、温度60℃で乾燥した。この処理を
2回行った。スルーホール用の穴4の壁面4aと銅箔3
の表面には黒色の皮膜が形成された(図13)。
磨して図14で示すように銅箔3の表面3aを露出させ
たのち、導体回路を形成すべき個所8a,スルーホール
ランド部を形成すべき個所8b,端子部を形成すべき個
所8cを被覆するパターンのドライフィルム9(商品
名、旭化成4044・5044、旭化成(株)製)をパ
ターニングして焼付けた(図15)。
溶液をエッチャントにしてエッチング処理を行い、露出
している銅箔部分3をエッチング除去した(図16)。
このエッチング過程で、導電性皮膜5は全く侵蝕されな
かった。ついで、全体を3.0%苛性ソーダに浸漬してド
ライフィルム9をエッチング除去し、導体回路8a’,
スルーホールランド部にすべき個所8b,端子部にすべ
き個所8cを露出させた(図17)。スルーホール用の
穴4の壁面を被覆している導電性皮膜5は全く侵蝕され
なかった。
出表面2aにのみソルダーレジスト(商品名、UVR1
50GR−60、太陽インキ社製)を厚み15〜17μ
mでパターニングした(図18)。全体を電解めっきラ
インに移送して、電解銅めっき,電解ニッケルめっき,
電解金めっきをこの順序で行った。
g/l,H2 SO4 :190±10g/l,Cl- :3
0〜60mg/lのめっき浴を用い、浴温25±5℃,電
流密度2〜3A/dm2 で40分間行った。電解ニッケル
めっきは、組成、硫酸ニッケル:300〜350g/
l,塩化ニッケル:45±15g/l,ホウ酸:45±
15g/lのめっき浴を用い、浴温55±5℃,電流密
度2〜3A/dm2 で60分間行った。
0〜4.0g/l,pH3.8〜4.5,比重12〜15ボー
メのめっき浴を用い、浴温40±2℃の電流密度0.35
A/dm2 で2分間行った。その結果、スルーホールラン
ド部にすべき個所8b,端子部にすべき個所8c,スル
ーホール用の穴4の壁面4aを被覆する導電性皮膜5の
上には、厚み10〜25μmの銅めっき層6’,厚み2
〜3μmのニッケルめっき層11,厚み0.05〜0.2μ
mの金めっき層12が順次形成された(図19)。
を用いて図1〜図10に示した従来方法によって、プリ
ント回路板を製造した。そして、図4における銅めっき
層6の形成に要する銅量と、図19における銅めっき層
6’の形成に要する銅量を比較したところ、前者10に
対し、後者の場合は1であった。すなわち、本発明方法
では、使用する銅資源を大幅に節約することができた。
法においては、図4で示した従来の方法における銅めっ
き層6に相当する銅めっき層6’は、スルーホールラン
ド部にすべき個所8bと端子部にすべき個所8cが所定
のパターンとして形成されたのち、その表面にのみ形成
される。
の場合に比べて大幅に減少、銅資源の節約に資する。ま
た、従来の銅めっき層6はその厚みのばらつきが大きい
ため、導体回路等をエッチングによって形成するときに
エッチングの過不足が起こりやすく、ファインパターン
の回路網の形成は困難であるが、本発明方法において
は、規格内ばらつきの銅箔に対してエッチング処理を施
すことにより回路パターンを形成するので、エッチング
の過不足は起こりにくく、その結果、回路網のファイン
化が可能になる。
程や穴埋め工程、したがって穴埋めインクの剥離は不要
であり、また、スルーホールランド部や端子部を形成す
るためのめっき工程を全体工程の最後に集中して配置し
かつ連続化することができるので、生産ラインとしては
極めて高効率となる。また、穴開けした両面銅張り積層
板は、以後の工程、すなわち、第2工程から第6工程の
終了後、また各工程における前後処理の工程を全て水平
にかつ連続して経由していくことができる。換言すれ
ば、本発明方法は、第1工程終了後、単純に連続水平ラ
インとして組み立てることができる。
パターンのプリント回路板を高い生産性の下で、したが
って安価に製造する方法としてその工業的価値は極めて
大である。
た状態を示す断面図である。
壁面に化学銅層を形成した状態を示す断面図である。
した状態を示す断面図である。
て穴埋めを行なった状態を示す断面図である。
それぞれ形成すべき個所にエッチングレジストマスクを
パターニングした状態を示す断面図である。
断面図である。
た状態を示す断面図である。
ルダーレジストをパターニングした状態を示す断面図で
ある。
にすべき個所に銅めっき層とニッケルめっき層と金めっ
き層を順次形成した状態を示す断面図である。
した状態を示す断面図である。
の壁面に炭素を主成分とした導電性皮膜を形成した状態
を示す断面図である。
態を示す断面図である。
トフィルムをパターニングして焼付けた状態を示す断面
図である。
た状態を示す断面図である。
去した状態を示す断面図である。
子部を形成すべき個所以外にソルダーレジストをパター
ニングして被覆した状態を示す断面図である。
子部を形成すべき個所とスルーホール用の穴の壁面の導
電性皮膜の上に、銅めっき層,ニッケルめっき層と金め
っき層を順次形成した状態を示す断面図である。
Claims (3)
- 【請求項1】 銅箔の厚みが18μm以上である両面銅
張積層板の所定個所にスルーホール用の穴を穿設する工
程;少なくとも前記スルーホール用の穴の壁面に炭素を
主成分とする導電性皮膜を形成する工程;前記両面銅張
積層板の表面を研磨したのち、前記表面のうち、導体回
路を形成すべき個所,スルーホールランド部を形成すべ
き個所、および端子部を形成すべき個所を被覆してエッ
チングレジストをパターニングする工程;エッチング処
理を施して表面に露出している銅箔部分をエッチング除
去する工程;前記エッチングレジストを除去したのち、
前記スルーホールランド部を形成すべき個所、および前
記端子部を形成すべき個所を除いた個所を被覆してソル
ダーレジストをパターニングする工程;ならびに、前記
スルーホールランド部,端子部、およびスルーホール用
の穴の壁面を被覆する前記導電性皮膜に、銅めっき層,
ニッケルめっき層、および金めっき層をこの順序で連続
して形成する工程;を備えていることを特徴とするプリ
ント回路板の製造方法。 - 【請求項2】 前記銅めっき層が、前記スルーホールラ
ンド部,端子部、およびスルーホール用の穴の壁面を被
覆する前記導電性皮膜に電解めっき法で直接形成される
請求項1のプリント回路基板の製造方法。 - 【請求項3】 前記銅めっき層が、少なくとも前記スル
ーホール用の穴の壁面を被覆する前記導電性皮膜に一旦
活性化処理を施したのちそこに無電解銅めっき層を形成
し、更に続けて前記無電解銅めっき層の上に電解めっき
法で形成される請求項1のプリント回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12115293A JP3475962B2 (ja) | 1993-05-24 | 1993-05-24 | プリント回路板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12115293A JP3475962B2 (ja) | 1993-05-24 | 1993-05-24 | プリント回路板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06334337A true JPH06334337A (ja) | 1994-12-02 |
JP3475962B2 JP3475962B2 (ja) | 2003-12-10 |
Family
ID=14804141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12115293A Expired - Lifetime JP3475962B2 (ja) | 1993-05-24 | 1993-05-24 | プリント回路板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3475962B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438830B1 (en) * | 1997-04-16 | 2002-08-27 | International Business Machines Corporation | Process of producing plastic pin grid array |
US6630743B2 (en) * | 2001-02-27 | 2003-10-07 | International Business Machines Corporation | Copper plated PTH barrels and methods for fabricating |
KR100893100B1 (ko) * | 2006-09-22 | 2009-04-10 | 에스티주식회사 | 인쇄회로기판의 미세회로 제조방법 |
-
1993
- 1993-05-24 JP JP12115293A patent/JP3475962B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6438830B1 (en) * | 1997-04-16 | 2002-08-27 | International Business Machines Corporation | Process of producing plastic pin grid array |
US6630743B2 (en) * | 2001-02-27 | 2003-10-07 | International Business Machines Corporation | Copper plated PTH barrels and methods for fabricating |
KR100893100B1 (ko) * | 2006-09-22 | 2009-04-10 | 에스티주식회사 | 인쇄회로기판의 미세회로 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3475962B2 (ja) | 2003-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4581301A (en) | Additive adhesive based process for the manufacture of printed circuit boards | |
US4217182A (en) | Semi-additive process of manufacturing a printed circuit | |
US4770900A (en) | Process and laminate for the manufacture of through-hole plated electric printed-circuit boards | |
JP2007523263A (ja) | アルミニウムへの電気メッキ方法 | |
US4444619A (en) | Method of producing printed circuits | |
JPH06318783A (ja) | 多層回路基板の製造方法 | |
JPH11186716A (ja) | 金属層の形成方法 | |
JP3475962B2 (ja) | プリント回路板の製造方法 | |
JPH04100294A (ja) | プリント配線板の製造方法 | |
JPH05327224A (ja) | 多層配線基板の製造方法及びその製造方法で製造される多層配線基板 | |
GB2080630A (en) | Printed circuit panels | |
EP0402811B1 (en) | Method of manufacturing printed circuit boards | |
JPH06260757A (ja) | プリント回路板の製造方法 | |
JPH06260759A (ja) | プリント回路板の製造方法 | |
JPH05259611A (ja) | プリント配線板の製造法 | |
US6003225A (en) | Fabrication of aluminum-backed printed wiring boards with plated holes therein | |
JPH08148810A (ja) | プリント配線板の製造法 | |
JPH06196858A (ja) | プリント回路板の製造方法 | |
JPH06260758A (ja) | プリント回路板の製造方法 | |
JP2000114693A (ja) | 配線板の製造法 | |
JPS61163693A (ja) | プリント配線板の製造方法 | |
JP4042878B2 (ja) | プリント配線板およびその製造方法 | |
JPH1022612A (ja) | 印刷配線板の製造方法 | |
JPH10126057A (ja) | 多層配線板の製造方法 | |
JPS6242492A (ja) | スル−ホ−ル回路の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090926 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090926 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120926 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |