KR20150002492A

KR20150002492A - 배선 기판

Info

Publication number: KR20150002492A
Application number: KR20140077879A
Authority: KR
Inventors: 마코토 시로시타
Original assignee: 쿄세라 서킷 솔루션즈 가부시키가이샤
Priority date: 2013-06-28
Filing date: 2014-06-25
Publication date: 2015-01-07
Also published as: CN104254198A; US20150000965A1; TW201519715A; US9295154B2

Abstract

본 발명의 배선 기판(10a)은 코어층(1a)의 적어도 한쪽 면에 비아홀(8)을 갖는 적어도 1층의 절연층(1b)이 적층된 절연 기판(1)과, 상기 비아홀(8) 내에 형성되고 저저항 재료로 이루어지는 비아 도체(2b)와, 상기 절연층(1b)의 표면에 형성되고 고저항 재료로 이루어지는 박막 저항체층(3a)으로 이루어지는 접속 패드를 구비하고, 상기 박막 저항체층(3a)이 상기 비아 도체(2b) 및 그 주위의 상기 절연층(1b)을 덮도록 하여 피착되어 있다.

Description

배선 기판{WIRING SUBSTRATE}

본 발명은 반도체 집적 회로 소자 등의 반도체 소자 등을 탑재하기 위한 배선 기판에 관한 것이다.

반도체 집적 회로 소자 등의 반도체 소자를 탑재하기 위해서 사용되는 배선 기판에는 빌드업 배선 기판이 사용되고 있다. 빌드업 배선 기판은, 예를 들면 코어층 상에 절연층과 구리 도금층을 복수 적층하여 이루어진다.

이러한 배선 기판의 상면에는 반도체 소자의 전극과 접속하기 위한 반도체 소자 접속 패드가 격자상으로 배열되어 있다. 배선 기판의 하면에는 외부의 전기 회로 기판에 접속하기 위한 외부 접속 패드가 격자상으로 배열되어 있다. 이들 반도체 소자 접속 패드와 외부 접속 패드 사이는 배선 도체에 의해 전기적으로 접속되어 있다. 반도체 소자 접속 패드 상에는 반도체 소자의 전극과 반도체 소자 접속 패드를 접합하기 위한 땜납 범프가 용착되어 있다.

이러한 배선 기판에 있어서는 반도체 소자를 그 각 전극이 각각 대응하는 땜납 범프에 접촉하도록 하여 배선 기판의 상면에 탑재함과 아울러 이들을 가열하여 땜납 범프를 용융시켜서 땜납 범프와 반도체 소자의 전극을 접합시킴으로써 반도체 소자가 배선 기판 상에 탑재된다.

그런데, 이러한 배선 기판에 있어서는 신호가 전파하는 신호용 배선 도체의 특성 임피던스는 신호의 감쇠를 극소로 하기 위해서 싱글엔드 신호에서는 50Ω 전후, 디퍼런스 신호에서는 100Ω 전후로 설정되어 있다. 한편, 반도체 소자의 입력 임피던스는 수백MΩ 이상이며, 출력 임피던스는 수Ω~수십Ω인 것으로부터, 배선 도체의 특성 임피던스와는 크게 상위한다. 이 때문에 신호용 배선 도체를 통해서 반도체 소자에 고속의 신호의 출입을 행한 경우, 신호용 배선 도체를 전하는 신호에 입출력단에 있어서의 반사파가 중첩되는 노이즈가 발생한다. 그 결과, 그 노이즈에 의해 반도체 소자를 정상적으로 작동시킬 수 없다는 문제가 있었다.

따라서, 상기 문제를 해결하기 위해서 도 7 및 8에 나타내는 바와 같이 절연층(11b)의 표면에 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 주도체층(13a)과, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지는 저항체층(13b)과, 높은 땜납 젖음성을 갖는 피복층(13c)을 순차 적층하여 주도체층(13a)과 저항체층(13b)과 피복층(13c)이 전기적으로 직렬로 접속되는 반도체 소자 접속 패드(13)를 구비한 배선 기판이 제안되고 있다. 도 8은 도 7의 절연층(11b) 상에 솔더 레지스트층(19)이 형성된 것이다(예를 들면, 일본 특허 공개 제 2013-45938호 공보).

주도체층(13a)과 전기적으로 직렬로 접속된 저항체층(13b)에 의해 덤핑 저항이 형성되고, 이 덤핑 저항에 의해 배선 도체의 특성 임피던스와 반도체 소자의 특성 임피던스의 상위에 기인하여 발생하는 노이즈가 감쇠되어서 반도체 소자를 정상적으로 작동시키는 것이 가능해진다. 이 반도체 소자 접속 패드(13)는 주도체층(13a)의 하면에 일체적으로 접속된 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 비아 도체(12b)에 의해 하층의 배선 도체에 접속되어 있다.

그런데, 주도체층(13a)과 피복층(13c) 사이에 형성되는 저항체층(13b)의 두께가 100~1000㎚로 얇기 때문에 접속 패드의 측면부에 있어서 주도체층(13a)과 피복층(13c) 사이에서 용융된 땜납 범프가 저항체층(13b)을 넘어 쇼트가 발생하는 경우가 있다. 이렇게 쇼트가 발생하면 덤핑 저항의 기능이 유효하게 작용하지 않아 배선 도체의 특성 임피던스와 반도체 소자의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠할 수 없어 반도체 소자를 정상적으로 작동시킬 수 없어질 우려가 있다.

본 발명은 비아 도체에 전기적으로 접속된 접속 패드를 형성하는 박막 저항체층 또는 접속 패드에 있어서 주도체층에 전기적으로 직렬로 접속된 박막 저항체층에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체의 특성 임피던스와 반도체 소자의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠하여 반도체 소자를 정상적으로 작동시킬 수 있는 배선 기판을 제공하는 것을 과제로 한다.

본 발명의 제 1 국면에서는 비아홀이 천공된 절연층을 표면에 갖는 절연 기판과, 상기 비아홀 내에 형성되고 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 비아 도체와, 상기 절연층의 표면에 형성되고 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지는 박막 저항체층으로 이루어지는 접속 패드를 구비하고, 상기 박막 저항체층이 상기 비아 도체 및 그 주위의 상기 절연층을 덮도록 하여 피착되어 있는 배선 기판이 제공된다.

본 발명의 제 2 국면에서는 표면에 절연층을 갖는 절연 기판과 상기 절연층의 표면에 형성된 접속 패드를 구비하고, 상기 접속 패드는 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 주도체층과, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층과, 높은 땜납 젖음성을 갖는 피복층을 포함하고, 주도체층, 박막 저항체층 및 피복층이 전기적으로 직렬로 접속되도록 절연층의 표면에 순차 적층되어 있고, 상기 박막 저항체층은 상기 주도체층의 주면을 덮고 있음과 아울러 박막 저항체층의 주면 외주부가 상기 피복층으로부터 노출되어 있는 배선 기판이 제공된다.

본 발명의 제 3 국면에서는 표면에 절연층을 갖는 절연 기판과 상기 절연층의 표면에 형성된 접속 패드를 구비하고, 상기 접속 패드는 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 주도체층과, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층과, 높은 땜납 젖음성을 갖는 피복층을 포함하고, 주도체층, 박막 저항체층 및 피복층이 전기적으로 직렬로 접속되도록 절연층의 표면에 순차 적층되어 있고, 상기 박막 저항체층은 상기 주도체층의 주면 및 측면을 덮고 있음과 아울러 상기 박막 저항체층의 측면이 상기 피복층으로부터 노출되어 있는 배선 기판이 제공된다.

본 발명의 제 1 국면에 의하면 절연층의 표면에 고저항 재료로 이루어지는 박막 저항체층으로 이루어지는 접속 패드가 비아 도체 및 그 주위의 절연층을 덮도록 하여 피착되어 있다. 이 때문에, 박막 저항체층의 두께가 100~1000㎚로 얇은 경우에도 접속 패드 상의 용융된 땜납 범프가 박막 저항체층을 넘어 비아 도체에 도달하여 쇼트가 발생하는 것을 방지할 수 있다.

그 결과, 비아 도체에 접속된 박막 저항체층에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체의 특성 임피던스와 반도체 소자의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠하여 반도체 소자를 정상적으로 작동시킬 수 있는 배선 기판을 제공할 수 있다.

본 발명의 제 2 국면에 의하면 박막 저항체층은 주도체층의 주면을 덮고 있음과 아울러 박막 저항체층의 주면 외주부가 피복층으로부터 노출되도록 형성되어 있다. 이 때문에, 주도체층과 피복층 사이에 형성되는 박막 저항체층의 두께가 100~1000㎚로 얇은 경우에도 낮은 땜납 젖음성을 갖는 박막 저항체층의 주도체층의 주면 외주부를 덮는 부분이 피복층으로부터 노출되어 있기 때문에 피복층 상에 용착된 땜납 범프가 피복층 이외로 흘러 확산되는 것을 억제할 수 있다. 이 때문에, 주도체층과 피복층 사이에서 쇼트가 발생하는 것을 방지할 수 있다.

본 발명의 제 3 국면에 의하면 박막 저항체층은 주도체층의 주면 및 측면을 덮고 있음과 아울러 박막 저항체층의 측면이 피복층으로부터 노출되도록 형성되어 있다. 이 때문에, 주도체층과 피복층 사이에 형성되는 박막 저항체층의 두께가 100~1000㎚로 얇은 경우에도 주도체층과 피복층 사이에서 쇼트가 발생하는 것을 방지할 수 있다.

그 결과, 본 발명의 제 2 국면 및 제 3 국면에 의하면 주도체층에 전기적으로 직렬로 접속된 박막 저항체층에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체의 특성 임피던스와 반도체 소자의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠하여 반도체 소자를 정상적으로 작동시킬 수 있는 배선 기판을 제공할 수 있다.

도 1은 본 발명의 제 1 국면에 있어서의 배선 기판의 일실시형태를 나타내는 개략 단면도이다.
도 2는 도 1에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다.
도 3은 본 발명의 제 2 국면에 있어서의 배선 기판의 일실시형태를 나타내는 개략 단면도이다.
도 4는 도 3에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다.
도 5는 본 발명의 제 3 국면에 있어서의 배선 기판의 일실시형태를 나타내는 개략 단면도이다.
도 6은 도 5에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다.
도 7은 종래의 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다.
도 8은 종래의 다른 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다.

이어서, 본 발명의 제 1 국면에 있어서의 배선 기판의 일실시형태를 도 1 및 도 2에 의거하여 설명한다. 도 1은 배선 기판(10a)의 개략 단면도이며, 도 2는 도 1에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다. 도 1에 나타내는 배선 기판(10a)은 주로 절연 기판(1)과 배선 도체(2)와 반도체 소자 접속 패드(3)와 외부 접속 패드(4)와 땜납 범프(5)를 구비하고 있다.

절연 기판(1)은 유리 섬유에 열 경화성 수지를 함침시켜서 이루어지는 코어층(1a)의 상하면에 열 경화성 수지로 이루어지는 절연층(1b)을 2층씩 적층하여 형성되어 있다. 절연 기판(1)의 상면 중앙부에는 반도체 소자(S)가 탑재되는 탑재부(A)가 형성되어 있다. 이 탑재부(A)에는 각각 반도체 소자(S)의 전극(T)이 전기적으로 접속되는 반도체 소자 접속 패드(3)가 형성되어 있다. 절연 기판(1)의 하면에는 외부 전기 회로 기판에 전기적으로 접속되는 외부 접속 패드(4)가 형성되어 있다. 절연 기판(1)의 상면으로부터 하면에 걸쳐서는 각각 대응하는 반도체 소자 접속 패드(3)와 외부 접속 패드(4)를 서로 전기적으로 접속하는 띠상이나 솔리드상의 배선 도체(2)가 배치되어 있다. 띠상의 배선 도체(2)는 신호용으로 이용되고, 솔리드상의 배선 도체(2)는 접지용이나 전원용으로 사용된다. 또한, 반도체 소자 접속 패드(3)에는 땜납 범프(5)가 용착되어 있다.

이 배선 기판(10a)에 있어서는 반도체 소자(S)를 그 각 전극(T)이 각각 대응하는 땜납 범프(5)에 접촉하도록 하여 배선 기판(10a)의 상면에 탑재한다. 탑재 후, 예를 들면 가열 장치로 약 260℃ 정도로 가열하여 땜납 범프(5)를 용융시켜 땜납 범프(5)와 반도체 소자(S)의 전극(T)을 접합시킴으로써 반도체 소자(S)가 배선 기판(10a) 상에 탑재된다.

코어층(1a)은 배선 기판(10a)에 있어서의 절연성의 코어 부재이며, 예를 들면 유리 섬유에 에폭시 수지나 비스말레이미드트리아진 수지 등의 열 경화성 수지를 함침시켜서 이루어진다. 이 코어층(1a)은, 예를 들면 두께가 0.3~1.5㎜ 정도이며, 그 상면으로부터 하면에 걸쳐서 직경이 0.1~1㎜ 정도인 복수의 스루홀(6)을 갖고 있다. 또한, 그 상하면 및 각 스루홀(6)의 내면에는 배선 도체(2)의 일부가 피착된다. 각 스루홀(6)의 내면에 피착된 배선 도체(2)의 일부는 스루홀 도체(2a)로서 기능하고, 상하면의 배선 도체(2)가 스루홀 도체(2a)를 통해서 전기적으로 접속되어 있다.

이러한 코어층(1a)은 유리 섬유에 미경화의 열 경화성 수지를 함침시킨 절연 시트를 열 경화시킨 후, 스루홀(6)을 형성하기 때문에 이것에 상면으로부터 하면에 걸쳐서 드릴 가공이나 블라스트 가공을 실시함으로써 제작된다. 코어층(1a) 상하면의 배선 도체(2)는 코어층(1a)용 절연 시트의 상하 전체면에 두께가 3~50㎛ 정도인 구리박을 접착해 둠과 아울러 이 구리박을 시트의 경화 후에 에칭 가공함으로써 소정의 패턴으로 형성된다. 스루홀 도체(2a)는 코어층(1a)에 스루홀(6)을 형성한 후, 예를 들면 구리 도금막을 석출시킴으로써 형성된다. 구체적으로는 이 스루홀(6)의 내면에 무전해 도금법 또는 전해 도금법에 의해 두께가 3~50㎛ 정도인 구리 도금막을 석출시키면 좋다.

또한, 코어층(1a)은 스루홀(6)의 내부에 에폭시 수지 등의 열 경화성 수지로 이루어지는 구멍 메움 수지(7)가 충전되어 있다. 구멍 메움 수지(7)로 스루홀(6)을 메움으로써 스루홀(6)의 바로 위 및 바로 아래에 배선 도체(2) 및 각 절연층(1b)을 형성할 수 있다.

코어층(1a)의 상하면에 적층된 각 절연층(1b)은 에폭시 수지나 비스말레이미드트리아진 수지 등의 열 경화성 수지로 이루어진다. 각 절연층(1b)은, 예를 들면 두께가 10~60㎛ 정도이며, 각 층의 상면으로부터 하면에 걸쳐서 직경이 20~100㎛ 정도인 복수의 비아홀(8)을 갖고 있다. 각 절연층(1b)의 표면 및 각 비아홀(8)의 내면에는 배선 도체(2)의 일부가 피착되어 있다. 각 비아홀(8)의 내면에 피착된 배선 도체(2)의 일부는 비아 도체(2b)로서 기능하고, 각 절연층(1b)의 배선 도체(2)가 비아 도체(2b)를 통해서 전기적으로 접속되어 있다.

이러한 절연층(1b)은 두께가 10~60㎛ 정도인 미경화의 열 경화성 수지로 이루어지는 절연 필름을 코어층(1a)의 상하면에 접착하여 이것을 열 경화시킨 후, 레이저 가공에 의해 비아홀(8)을 천공하고, 또한 그 위에 마찬가지의 방법으로 다음의 절연층(1b)을 순차 적층함으로써 형성된다. 각 절연층(1b)의 표면 및 비아홀(8) 내에 피착된 배선 도체(2)는, 예를 들면 구리 도금막으로 형성되어 있다. 구체적으로는 각 절연층(1b)을 형성할 때마다 각 절연층(1b)의 표면 및 비아홀(8) 내에 5~25㎛ 정도의 두께의 구리 도금막을 주지의 세미 애디티브법 등에 의해 석출시키면 좋다.

절연 기판(1)의 상면의 탑재부(A)에 형성된 반도체 소자 접속 패드(3)는 직경이 50~150㎛ 정도인 원형이며, 탑재부(A) 내의 영역에 피치가 100~250㎛ 정도인 격자상의 배열로 다수 배열 형성되어 있다. 이러한 반도체 소자 접속 패드(3)는 반도체 소자(S)의 전극(T)을 배선 도체(2)에 전기적으로 접속하기 위한 단자부로서 기능하고, 최상층의 절연층(1b)에 형성된 비아 도체(2b) 상에 형성되어 있다.

또한, 절연 기판(1)의 하면에 형성된 외부 접속 패드(4)는 직경이 200~700㎛ 정도인 원형이며, 절연 기판(1) 하면의 대략 전체 영역에 피치가 500~1000㎛ 정도인 격자상의 배열로 다수 배열되어 있다. 외부 접속 패드(4)는 배선 도체(2)를 외부 전기 회로 기판에 전기적으로 접속하기 위한 단자부로서 기능하고, 최하층의 절연층(1b) 상에 형성된 배선 도체(2)의 일부에 의해 형성되어 있다.

반도체 소자 접속 패드(3)에 용착된 땜납 범프(5)는, 예를 들면 주석-은 합금이나 주석-은-구리 합금 등의 납 프리 땜납으로 이루어지고, 반도체 소자 접속 패드(3)와 반도체 소자(S)의 전극(T)을 전기적으로 접속하기 위한 접속 부재로서 기능한다. 반도체 소자(S)의 전극(T)을 땜납 범프(5)에 접촉시킨 상태로 땜납 범프(5)를 가열 용융시킴으로써 반도체 소자 접속 패드(3)와 반도체 소자(S)의 전극(T)이 땜납 범프(5)를 통해서 전기적으로 접속된다.

본 발명의 제 1 국면에 있어서의 배선 기판(10a)에서는 도 2에 나타내는 바와 같이 반도체 소자 접속 패드(3)를 형성하는 고저항 재료로 이루어지는 박막 저항체층(3a)이 비아 도체(2b) 및 그 주위의 절연층(1b)을 덮도록 하여 피착되어 있다.

비아 도체(2b)는 배선 도체(2)와 동일한 재료이며, 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어진다. 비아 도체(2b)는 그 체적저항률이 100μΩ·㎝를 초과하면 배선 도체(2)의 전기 저항이 높아지고, 신호용 배선 도체(2)에 있어서는 신호의 감쇠가 커진다. 또한, 접지나 전원용 배선 도체(2)에 있어서는 반도체 소자(S)에 공급하는 전원 전위의 저하를 초래한다. 따라서, 비아 도체(2b)의 체적저항률은 100μΩ·㎝ 이하인 것이 바람직하다.

이러한 저저항 재료로서는, 예를 들면 구리나 은, 금, 니켈, 알루미늄 등을 들 수 있다. 이들 중에서도 가공성이나 경제성 등의 관점으로부터 구리가 바람직하다. 비아 도체(2b)를 형성하기 위해서는 비아 도체(2b)가, 예를 들면 구리로 이루어지는 경우, 배선 도체(2)의 형성과 동일한 세미 애디티브법을 채용할 수 있다.

박막 저항체층(3a)은 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지고, 100~1000㎚ 정도의 두께이다. 이 박막 저항체층(3a)은 덤핑 저항으로서 기능하는 것이며, 배선 도체(2)의 특성 임피던스와 반도체 소자(S)의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠시키고, 그에 의해 반도체 소자(S)를 정상적으로 작동시키는 것을 가능하게 하는 것이다. 박막 저항체층(3a)의 체적저항률이 10Ω·㎝ 미만이면 덤핑 저항으로서의 저항값을 박막 저항체층(3a)에 부여하는 것이 곤란해진다. 따라서, 박막 저항체층(3a)의 체적저항률은 10Ω·㎝ 이상인 것이 바람직하다.

이러한 고저항 재료로서는, 예를 들면 게르마늄이나 실리콘 등의 반도체, 또는 비화 갈륨, 인화 갈륨, 황화 카드뮴, 실리콘 게르마늄, 인화 인듐, 페라이트 등의 화합물 반도체 등을 들 수 있다. 이들 중에서도 가공성이나 투자율(透磁率)의 관점으로부터 게르마늄이 바람직하다. 박막 저항체층(3a)의 두께가 100㎚ 미만이거나 1000㎚를 초과하면 박막 저항체층(3a)에 덤핑 저항으로서 필요한 저항값을 부여하는 것이 곤란해진다. 따라서, 박막 저항체층(3a)의 두께는 100~1000㎚의 범위가 바람직하다. 박막 저항체층(3a)을 형성하기 위해서는 박막 저항체층(3a)이, 예를 들면 게르마늄으로 이루어지는 경우, 주지의 스퍼터링법이나 증착법에 의해 비아 도체(2b)가 노출되는 주면과 그 주위의 절연층 표면에 게르마늄의 박막을 바람직하게는 100~1000㎚의 두께로 피착하면 좋다.

이러한 구성에 의해 본 발명의 제 1 국면에 있어서의 배선 기판(10a)에 있어서는 반도체 소자 접속 패드(3)를 형성하는 고저항 재료로 이루어지는 박막 저항체층(3a)이 절연층(1b)의 표면에 비아 도체(2b)와 그 주위의 절연층(1b)을 덮도록 하여 피착되어 있는 상태가 된다. 이 때문에, 박막 저항체층(3a)의 두께가 100~1000㎚로 얇은 경우에도 박막 저항체층(3a)(반도체 소자 접속 패드(3)) 상의 용융된 땜납 범프(5)가 박막 저항체층(3a)을 넘어 비아 도체(2b)에 도달하여 쇼트가 발생하는 것을 방지할 수 있다.

그 결과, 비아 도체(2b)에 접속된 박막 저항체층(3a)에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체(2) 중의 신호용 배선 도체를 통해서 반도체 소자(S)에 고속의 신호의 출입을 행한 경우에도 배선 도체(2)의 특성 임피던스와 반도체 소자(S)의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠할 수 있다. 따라서, 반도체 소자(S)를 정상적으로 작동시킬 수 있는 배선 기판(10a)을 제공할 수 있다.

이어서, 본 발명의 제 2 국면에 있어서의 배선 기판의 일실시형태를 도 3 및 4에 의거하여 설명한다. 도 3은 배선 기판(10b)의 개략 단면도이며, 도 4는 도 3에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다. 도 3 및 도 4에 나타내는 배선 기판(10b)에 있어서 상술한 도 1 및 도 2에 나타내는 배선 기판(10a)과 동일한 부분에 대해서는 동일한 부호를 붙이고 있어 설명은 생략한다.

도 3에 나타내는 배선 기판(10b)에 있어서 반도체 소자 접속 패드(3)는 최상층의 절연층(1b) 상에 형성된 배선 도체(2)의 일부에 의해 형성되어 있다. 구체적으로는 도 4에 나타내는 바와 같이 반도체 소자 접속 패드(3)는 주도체층(3b)과 박막 저항체층(3a)과 피복층(3c)이 전기적으로 직렬로 접속되도록 순차 적층되어 있다. 박막 저항체층(3a)은 주도체층(3b)의 주면(3b1)을 덮고 있음과 아울러 박막 저항체층(3a)의 주면 외주부(3a1)가 피복층(3c)으로부터 노출되도록 형성되어 있다. 외주부(3a1)의 폭은 10㎛ 이상인 것이 바람직하다. 10㎛ 미만이면 피복층(3c) 상에 용착된 땜납 범프가 피복층(3c) 이외로 유출되는 것을 억제하는 효과가 작아진다.

주도체층(3b)은 배선 도체(2)와 동일한 재료이며, 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어진다. 주도체층(3b)은 5~25㎛ 정도의 두께이다. 주도체층(3b)은 그 체적저항률이 100μΩ·㎝를 초과하면 배선 도체(2)의 전기 저항이 높아지고, 신호용 배선 도체(2)에 있어서는 신호의 감쇠가 커진다. 또한, 접지나 전원용 배선 도체(2)에 있어서는 반도체 소자(S)에 공급하는 전원 전위의 저하를 초래한다. 따라서, 주도체층(3b)의 체적저항률은 100μΩ·㎝ 이하인 것이 바람직하다.

이러한 저저항 재료로서는, 예를 들면 구리, 은, 금, 니켈, 알루미늄 등을 들 수 있다. 이들 중에서도 가공성이나 경제성 등의 관점으로부터 구리가 바람직하다. 주도체층(3b)을 형성하기 위해서는 주도체층(3b)이, 예를 들면 구리로 이루어지는 경우, 배선 도체(2)의 형성과 동일한 세미 애디티브법을 채용할 수 있다.

피복층(3c)은 높은 땜납 젖음성을 갖는 저저항 재료로 이루어지고, 1~10㎛ 정도의 두께이다. 이 피복층(3c)은 땜납 범프(5)와의 접속을 양호하게 하기 위한 것이다. 피복층(3c)의 두께가 1㎛ 미만에서는 땜납 범프(5)와의 접속을 충분히 양호하게 하는 것이 곤란해진다. 한편, 10㎛를 초과하면 이 피복층(3c)을 구비한 반도체 소자 접속 패드(3)의 높이가 다른 반도체 소자 접속 패드(3)의 높이보다 지나치게 높아져서 반도체 소자(S)의 전극(T)을 모든 반도체 소자 접속 패드(3)에 땜납 범프(5)를 통해서 양호하게 접속하는 것이 곤란해진다. 따라서, 피복층(3c)의 두께는 1~10㎛의 범위가 바람직하다.

피복층(3c)을 형성하는 저저항 재료로서는, 예를 들면 구리, 니켈, 금, 바나듐, 구리 등을 들 수 있다. 이들 중에서도 가공성이나 경제성 등의 관점으로부터 구리가 바람직하다. 피복층(3c)을 형성하는 방법으로서는, 예를 들면 이하의 방법을 채용할 수 있다. 피복층(3c)이, 예를 들면 구리로 이루어지는 경우, 주도체층(3b)의 측면, 박막 저항체층(3a)의 주면 외주부(3a1) 및 측면을 마스킹한다. 이어서, 주지의 스퍼터링법에 의해 마스킹으로부터 노출되는 박막 저항체층(3a)의 주면에 두께가 0.05~0.5㎛ 정도인 구리의 박막을 형성한 후, 그 박막 상에 전해 구리 도금층을 석출시킨다.

박막 저항체층(3a)의 상세에 대해서는 상술한 바와 같으며, 설명은 생략하지만, 본 발명의 제 2 국면에 있어서의 배선 기판에 형성되는 박막 저항체층(3a)은 낮은 땜납 젖음성을 갖고 있다. 또한, 배선 기판(10b)에 있어서 박막 저항체층(3a)이, 예를 들면 게르마늄으로 이루어지는 경우, 주지의 스퍼터링법이나 증착법에 의해 주도체층(3b)이 노출되는 주면에 게르마늄의 박막을 바람직하게는 100~1000㎚의 두께로 피착하면 좋다.

이러한 구성에 의해 본 발명의 제 2 국면에 있어서의 배선 기판(10b)에 있어서는 반도체 소자 접속 패드(3)는 절연층(1b)의 표면에 저저항 재료로 이루어지는 주도체층(3b)과, 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층(3a)과, 높은 땜납 젖음성을 갖는 피복층(3c)이 전기적으로 직렬로 접속되어 있는 상태가 된다. 또한, 박막 저항체층(3a)은 주도체층(3b)의 주면(3b1)을 덮고 있음과 아울러 박막 저항체층(3a)의 주면 외주부(3a1)가 피복층(3c)으로부터 노출되도록 형성되어 있다. 이 때문에, 주도체층(3b)과 피복층(3c) 사이에 형성되는 박막 저항체층(3a)의 두께가 100~1000㎚로 얇은 경우에도 낮은 땜납 젖음성을 갖는 박막 저항체층(3a)에서 형성되는 주면 외주부(3a1)가 피복층(3c)으로부터 노출되어 있기 때문에, 예를 들면 피복층(3c) 상의 용융된 땜납 범프(5)가 피복층(3c) 이외로 흘러 확산되는 것을 억제할 수 있다. 따라서, 주도체층(3b)과 피복층(3c) 사이에서 쇼트가 발생하는 것을 방지할 수 있다.

그 결과, 주도체층(3b)에 전기적으로 직렬로 접속된 박막 저항체층(3a)에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체(2) 중의 신호용 배선 도체를 통해서 반도체 소자(S)에 고속의 신호의 출입을 행한 경우에도 배선 도체(2)의 특성 임피던스와 반도체 소자(S)의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠할 수 있다. 따라서, 반도체 소자(S)를 정상적으로 작동시킬 수 있는 배선 기판(10b)을 제공할 수 있다.

이어서, 본 발명의 제 3 국면에 있어서의 배선 기판의 일실시형태를 도 5 및 6에 의거하여 설명한다. 도 5는 배선 기판(10c)의 개략 단면도이며, 도 6은 도 5에 나타내는 배선 기판에 있어서 한 세트의 땜납 범프와 반도체 소자 접속 패드를 나타내는 확대 단면도이다. 도 5 및 6에 나타내는 배선 기판(10c)에 있어서 상술한 도 1~도 4에 나타내는 배선 기판(10a 및 10b)과 동일한 부분에 대해서는 동일한 부호를 붙이고 있어 설명은 생략한다.

배선 기판(10c)은 박막 저항체층(3a)이 주도체층(3b)의 측면을 덮고, 피복층(3c)이 박막 저항체층(3a)의 주면 전체를 덮고 있는 점 및 양쪽 표층의 절연층(1b)에 솔더 레지스트층(9)이 형성되어 있는 점 이외에 기본적으로 도 3 및 도 4에 나타내는 배선 기판(10b)과 유사하다. 솔더 레지스트층(9)은 아크릴 변성 에폭시 수지 등의 감광성을 갖는 열 경화성 수지로 이루어진다. 그 두께는 10~30㎛ 정도이며, 반도체 소자 접속 패드(3)를 노출시키는 개구부(9a)나 외부 접속 패드(4)를 노출시키는 개구부(9b)를 갖고 있다. 그에 의해 최표층에 있어서의 배선 도체(2)를 보호함과 아울러 개구부(9a, 9b)를 통해서 반도체 소자 접속 패드(3)나 외부 접속 패드(4)와, 반도체 소자(S)나 외부 전기 회로 기판의 접속을 가능하게 하고 있다.

이러한 솔더 레지스트층(9)은 감광성을 갖는 수지 페이스트 또는 수지 필름을 최상층 및 최하층의 절연층(1b)의 표면에 도포 또는 접착함과 아울러 포토리소그래피 기술에 의해 개구부(9a, 9b)를 갖는 패턴으로 노광 및 현상한 후, 자외선 경화 및 열 경화시킴으로써 형성된다.

도 5에 나타내는 배선 기판(10c)에 있어서 반도체 소자 접속 패드(3)는 최상층의 절연층(1b) 상에 형성된 배선 도체(2)의 일부에 의해 형성되어 있다. 즉, 반도체 소자 접속 패드(3)는 상기 개구부(9a) 내에 노출시킴으로써 형성되어 있다. 개구부(9a)는 직경이 50~150㎛ 정도인 원형을 갖고 있다. 도 6에 나타나 있는 바와 같이 반도체 소자 접속 패드(3)는 주도체층(3b)과 박막 저항체층(3a)과 피복층(3c)이 전기적으로 직렬로 접속되도록 순차 적층되어 있다. 박막 저항체층(3a)은 주도체층(3b)의 주면(3b1) 및 측면(3b2)을 덮고 있음과 아울러 박막 저항체층(3a)의 측면(3a2)이 피복층(3c)으로부터 노출되도록 형성되어 있다.

배선 기판(10c)은 박막 저항체층(3a)이 주도체층(3b)의 측면을 덮고, 피복층(3c)이 박막 저항체층(3a)의 주면 전체를 덮고 있는 점에서 배선 기판(10b)과 상위한다. 배선 기판(10c)에 있어서 박막 저항체층(3a)은 주지의 스퍼터링법이나 증착법에 의해 주도체층(3b)의 주면과 측면의 전체면에, 예를 들면 게르마늄의 박막을 100~1000㎚의 두께로 피착시킴으로써 형성된다. 피복층(3c)을 형성하는 방법으로서는, 예를 들면 이하의 방법을 채용할 수 있다. 피복층(3c)이, 예를 들면 구리로 이루어지는 경우, 박막 저항체층(3a)의 측면(3a2)을 마스킹한다. 이어서, 주지의 스퍼터링법에 의해 마스킹으로부터 노출되는 박막 저항체층(3a)의 주면에 두께가 0.05~0.5㎛ 정도인 구리의 박막을 형성한 후, 그 박막 상에 전해 구리 도금층을 석출시킨다.

박막 저항체층(3a), 주도체층(3b) 및 피복층(3c)의 그 밖의 설명에 대해서는 상술한 바와 같으며, 설명은 생략하지만, 본 발명의 제 3 국면에 있어서의 배선 기판에 형성되는 박막 저항체층(3a)은 낮은 땜납 젖음성을 갖고 있다.

도 5에 나타내는 배선 기판(10c)에 있어서 외부 접속 패드(4)는 최하층의 절연층(1b) 상에 형성된 배선 도체(2)의 일부에 의해 형성되어 있다. 즉, 외부 접속 패드(4)는 상기 개구부(9b) 내에 노출시킴으로써 형성되어 있다. 개구부(9b)는 직경이 200~700㎛ 정도인 원형을 갖고 있다.

이러한 구성에 의해 본 발명의 제 3 국면에 있어서의 배선 기판(10c)에 있어서는 반도체 소자 접속 패드(3)는 절연층(1b)의 표면에 저저항 재료로 이루어지는 주도체층(3b)과, 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층(3a)과, 높은 땜납 젖음성을 갖는 피복층(3c)이 전기적으로 직렬로 접속되어 있는 상태가 된다. 또한, 박막 저항체층(3a)은 주도체층(3b)의 주면(3b1) 및 측면(3b2)을 덮고 있음과 아울러 박막 저항체층(3a)의 측면(3a2)이 피복층(3c)으로부터 노출되도록 형성되어 있다. 이 때문에, 주도체층(3b)과 피복층(3c) 사이에 형성되는 박막 저항체층(3a)의 두께가 100~1000㎚로 얇은 경우에도 박막 저항체층(3a)이 주도체층(3b)의 주면(3b1) 및 측면(3b2)을 덮고 있기 때문에 주도체층(3b)과 피복층(3c) 사이에서 쇼트가 발생하는 것을 방지할 수 있다.

그 결과, 주도체층(3b)에 전기적으로 직렬로 접속된 박막 저항체층(3a)에 의해 형성되는 덤핑 저항을 유효하게 작용시킴으로써 배선 도체(2) 중의 신호용 배선 도체를 통해서 반도체 소자(S)에 고속의 신호의 출입을 행한 경우에도 배선 도체(2)의 특성 임피던스와 반도체 소자(S)의 특성 임피던스의 상위에 기인하여 발생하는 노이즈를 감쇠할 수 있다. 따라서, 반도체 소자(S)를 정상적으로 작동시킬 수 있는 배선 기판(10c)을 제공할 수 있다.

또한, 낮은 땜납 젖음성을 갖는 박막 저항체층(3a)의 주도체층(3b)의 측면(3a2)을 덮는 부분이 피복층(3c)으로부터 노출되어 있기 때문에 땜납 범프(5)가 피복층(3c) 이외로 흘러 확산되는 것을 억제할 수 있기 때문에 인접하는 반도체 소자 접속 패드(3)끼리간의 쇼트도 방지할 수 있다.

또한, 본 발명은 상술한 실시형태에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위이면 각종 변경은 가능하다. 예를 들면, 상술한 제 1 국면에 있어서의 배선 기판(10a) 및 제 2 국면에 있어서의 배선 기판(10b)에서는 반도체 소자(S)의 전극(T)이 접속되는 반도체 소자 접속 패드(3)에 덤핑 저항을 형성한 경우를 나타냈지만, 외부의 전기 회로 기판에 접속되는 외부 접속 패드(4)에 상술한 반도체 소자 접속 패드(3)와 마찬가지의 층 구성에 의한 덤핑 저항을 형성해도 좋다. 또는, 상층측의 절연층(1b)에 형성된 배선 도체(2)에 접속되는 하층측의 절연층(1b)이나 코어층(1a) 상에 형성된 접속 패드에 상술한 반도체 소자 접속 패드(3)와 마찬가지의 층 구성에 의한 덤핑 저항을 형성해도 좋다.

상술한 실시형태에서는 표층의 절연층(1b) 상에 솔더 레지스트층이 형성되어 있지 않지만, 양쪽 표층 중 적어도 한쪽의 절연층(1b) 상에 솔더 레지스트층이 형성되어 있어도 좋다. 또한, 상술한 제 1 국면에 있어서의 배선 기판(10a)에서는 접속 패드(3)가 박막 저항체층(3a)으로 구성된 경우를 나타냈지만, 박막 저항체층(3a) 상에 높은 땜납 젖음성을 갖는 피복층을 형성해도 좋다. 피복층은 땜납과의 젖음성이 우수한 구리나 니켈, 금, 바나듐 등의 저저항 재료로 이루어지고, 1~10㎛ 정도의 두께인 것이 바람직하다.

상술한 제 3 국면에 있어서의 배선 기판(10c)에서는 반도체 소자(S)의 전극(T)이 접속되는 반도체 소자 접속 패드(3)에 덤핑 저항을 형성한 경우를 나타냈지만, 외부의 전기 회로 기판에 접속되는 외부 접속 패드(4)에 상술한 반도체 소자 접속 패드(3)와 마찬가지의 층 구성에 의한 덤핑 저항을 형성해도 좋다. 또한, 상술한 제 3 국면에 있어서의 배선 기판(10c)에서는 표층의 절연층(1b) 상에 솔더 레지스트층이 형성되어 있지만, 솔더 레지스트층은 형성되어 있지 않아도 좋다.

Claims

비아홀이 천공된 절연층을 표면에 갖는 절연 기판과,
상기 비아홀 내에 형성되고, 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 비아 도체와,
상기 절연층의 표면에 형성되고, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지는 박막 저항체층으로 이루어지는 접속 패드를 구비하는 배선 기판으로서,
상기 박막 저항체층은 상기 비아 도체 및 그 주위의 상기 절연층을 덮도록 하여 피착되는 것을 특징으로 하는 배선 기판.
제 1 항에 있어서,
상기 비아 도체는 구리로 형성되어 있는 것을 특징으로 하는 배선 기판.
제 1 항에 있어서,
상기 박막 저항체층은 게르마늄으로 형성되어 있는 것을 특징으로 하는 배선 기판.
표면에 절연층을 갖는 절연 기판과,
상기 절연층의 표면에 형성된 접속 패드를 구비하는 배선 기판으로서,
상기 접속 패드는 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 주도체층과, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층과, 높은 땜납 젖음성을 갖는 피복층을 포함하고, 주도체층, 박막 저항체층 및 피복층이 전기적으로 직렬로 접속되도록 절연층의 표면에 순차 적층되어 있고,
상기 박막 저항체층은 상기 주도체층의 주면을 덮고 있음과 아울러 박막 저항체층의 주면 외주부가 상기 피복층으로부터 노출되어 있는 것을 특징으로 하는 배선 기판.
제 4 항에 있어서,
상기 주도체층은 구리로 형성되어 있는 것을 특징으로 하는 배선 기판.
제 4 항에 있어서,
상기 박막 저항체층은 게르마늄으로 형성되어 있는 것을 특징으로 하는 배선 기판.
표면에 절연층을 갖는 절연 기판과,
상기 절연층의 표면에 형성된 접속 패드를 구비하는 배선 기판으로서,
상기 접속 패드는 체적저항률이 100μΩ·㎝ 이하인 저저항 재료로 이루어지는 주도체층과, 체적저항률이 10Ω·㎝ 이상인 고저항 재료로 이루어지고 낮은 땜납 젖음성을 갖는 박막 저항체층과, 높은 땜납 젖음성을 갖는 피복층을 포함하고, 주도체층, 박막 저항체층 및 피복층이 전기적으로 직렬로 접속되도록 절연층의 표면에 순차 적층되어 있고,
상기 박막 저항체층은 상기 주도체층의 주면 및 측면을 덮고 있음과 아울러 상기 박막 저항체층의 측면은 상기 피복층으로부터 노출되어 있는 것을 특징으로 하는 배선 기판.
제 7 항에 있어서,
상기 주도체층은 구리로 형성되어 있는 것을 특징으로 하는 배선 기판.
제 7 항에 있어서,
상기 박막 저항체층은 게르마늄으로 형성되어 있는 것을 특징으로 하는 배선 기판.