CN104254198A - 布线基板 - Google Patents

布线基板 Download PDF

Info

Publication number
CN104254198A
CN104254198A CN201410294997.6A CN201410294997A CN104254198A CN 104254198 A CN104254198 A CN 104254198A CN 201410294997 A CN201410294997 A CN 201410294997A CN 104254198 A CN104254198 A CN 104254198A
Authority
CN
China
Prior art keywords
layer
film resistor
circuit board
resistor layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410294997.6A
Other languages
English (en)
Inventor
城下诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013135843A external-priority patent/JP2015012111A/ja
Priority claimed from JP2013135844A external-priority patent/JP2015012112A/ja
Priority claimed from JP2013158706A external-priority patent/JP2015032594A/ja
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Publication of CN104254198A publication Critical patent/CN104254198A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electromagnetism (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种布线基板。本发明的布线基板(10a)在芯板层(1a)的至少一个面具备：绝缘基板(1)，其层叠了具有过孔(8)的至少1层的绝缘层(1b)；过孔导体(2b)，其形成于所述过孔(8)内，由低电阻材料构成；和连接焊盘，其形成于所述绝缘层(1b)的表面，且由薄膜电阻体层(3a)构成，该薄膜电阻体层(3a)由高电阻材料构成，将所述薄膜电阻体层(3a)披覆为覆盖所述过孔导体(2b)及其周围的所述绝缘层1b。

Description

布线基板
技术领域
本发明涉及用于搭载半导体集成电路元件等的半导体元件等的布线基板。
背景技术
在为了搭载半导体集成电路元件等的半导体元件而用的布线基板中使用积层(buildup)布线基板。积层布线基板在例如芯板层上层叠多个绝缘层和铜镀层而构成。
在这样的布线基板的上表面格子状地排列用于与半导体元件的电极连接的半导体元件连接焊盘。在布线基板的下表面格子状地排列用于与外部的电路基板连接的外部连接焊盘。这些半导体元件连接焊盘与外部连接焊盘间通过布线导体而电连接。在半导体元件连接焊盘上焊接用于接合半导体元件的电极和半导体元件连接焊盘的焊料凸块。
在这样的布线基板中，使半导体元件的各电极与分别对应的焊料凸块抵接来将半导体元件载置在布线基板的上表面，并且对它们进行加热来使焊料凸块熔融从而接合焊料凸块和半导体元件的电极，由此将半导体元件搭载在布线基板上。
于是，在这样的布线基板中，为了使信号的衰减极小，传播信号的信号用的布线导体的特性阻抗在单端信号中设定为50Ω左右，在差分信号中设定为100Ω左右。另一方面，由于半导体元件的输入阻抗为数百MΩ以上，输出阻抗为数Ω～数10Ω，因此与布线导体的特性阻抗大不相同。为此，在通过信号用的布线导体而在半导体元件高速进行信号的进出的情况下，在信号用的布线导体中传递的信号会产生与输入输出端中的反射波重合的噪声。其结果，因该噪声而有不能使半导体元件正常工作的问题。
为此，为了解决上述问题，如图7以及8所示那样，提出一种布线基板，其在绝缘层11b的表面具备半导体元件连接焊盘13，该半导体元件连接焊盘13将由体积电阻率100μΩ·cm以下的低电阻材料构成的主导体层13a、由体积电阻率10Ω·cm以上的高电阻材料构成的电阻体层13b、以及有较高的焊料润湿性的包覆层13c依次层叠并将主导体层13a、电阻体层13b和包覆层13c串联电连接。图8是在图7的绝缘层11b上形成阻焊剂层19的构成(例如JP特开2013-45938号公报)。
由与主导体层13a串联电连接的电阻体层13b形成阻尼电阻，由该阻尼电阻使因布线导体的特性阻抗与半导体元件的特性阻抗的相异而产生的噪声衰减，从而能使半导体元件正常工作。该半导体元件连接焊盘13利用与主导体层13a的下表面一体连接的由体积电阻率100μΩ·cm以下的低电阻材料构成的过孔导体12b与下层的布线导体连接。
然而，由于形成于主导体层13a与包覆层13c间的电阻体层13b的厚度薄到100～1000nm，因而有时在连接焊盘的侧面部的主导体层13a与包覆层13c间，熔融的焊料凸块会跨过电阻体层13b而发生短路。在如此发生短路时，不能使阻尼电阻的功能有效发挥作用，不能使因布线导体的特性阻抗与半导体元件的特性阻抗的相异而产生的噪声衰减，有可能会使半导体元件不再正常工作。
发明内容
本发明的课题在于提供一种布线基板，在形成与过孔导体电连接的连接焊盘的薄膜电阻体层、或连接焊盘使由与主导体层串联电连接的薄膜电阻体层形成的阻尼电阻有效地发挥作用，使因布线导体的特性阻抗与半导体元件的特性阻抗的相异而产生的噪声衰减，使半导体元件正常工作。
在本发明的第1局面中，提供一种布线基板，具备：绝缘基板，其在表面具有穿孔了过孔的绝缘层；过孔导体，其形成在所述过孔内，且由体积电阻率100μΩ·cm以下的低电阻材料构成；和连接焊盘，其形成在所述绝缘层的表面，且由薄膜电阻体层构成，该薄膜电阻体层由体积电阻率10Ω·cm以上的高电阻材料构成，将所述薄膜电阻体层披覆为覆盖所述过孔导体及其周围的所述绝缘层。
在本发明的第2局面中，提供一种布线基板，具备：在表面具有绝缘层的绝缘基板；和在所述绝缘层的表面形成的连接焊盘，所述连接焊盘包括：由体积电阻率100μΩ·cm以下的低电阻材料构成的主导体层；由体积电阻率10Ω·cm以上的高电阻材料构成、且有较低的焊料润湿性的薄膜电阻体层；和有较高的焊料润湿性的包覆层，在绝缘层的表面依次层叠了主导体层、薄膜电阻体层以及包覆层，且将它们串联电连接，所述薄膜电阻体层覆盖了所述主导体层的主面，并且薄膜电阻体层的主面外周部从所述包覆层露出。
在本发明的第3局面中，提供一种布线基板，具备：在表面具有绝缘层的绝缘基板；和在所述绝缘层的表面形成的连接焊盘，所述连接焊盘包括：由体积电阻率100μΩ·cm以下的低电阻材料构成的主导体层；由体积电阻率10Ω·cm以上的高电阻材料构成、有较低的焊料润湿性的薄膜电阻体层；和有较高的焊料润湿性的包覆层，在绝缘层的表面依次层叠了主导体层、薄膜电阻体层以及包覆层，且将它们串联电连接，所述薄膜电阻体层覆盖了所述主导体层的主面以及侧面，并且所述薄膜电阻体层的侧面从所述包覆层露出。
根据本发明的第1局面，在绝缘层的表面，由高电阻材料构成的薄膜电阻体层所构成的连接焊盘披覆为覆盖过孔导体及其周围的绝缘层。由此，即使在薄膜电阻体层的厚度薄到100～1000nm的情况下，也能防止连接焊盘上的熔融的焊料凸块跨过薄膜电阻体层到达过孔导体从而发生短路。
其结果，提供一种布线基板，通过使由与过孔导体连接的薄膜电阻体层形成的阻尼电阻有效地发挥作用，来使因布线导体的特性阻抗与半导体元件的特性阻抗的相异而产生的噪声衰减，能使半导体元件正常工作。
根据本发明的第2局面，薄膜电阻体层形成为覆盖主导体层的主面，并且薄膜电阻体层的主面外周部从包覆层露出。由此，即使在形成于主导体层与包覆层间的薄膜电阻体层的厚度薄到100～1000nm的情况下，也由于有较低的焊料润湿性的薄膜电阻体层的覆盖主导体层的主面外周部的部分从包覆层露出，因此能抑制焊接在包覆层上的焊料凸块向包覆层以外流动扩散。由此，能防止在主导体层与包覆层间发生短路。
根据本发明的第3局面，薄膜电阻体层形成为覆盖主导体层的主面以及侧面，并且薄膜电阻体层的侧面从包覆层露出。由此，即使在形成于主导体层与包覆层间的薄膜电阻体层的厚度薄到100～1000nm的情况下，也能防止在主导体层与包覆层间发生短路。
其结果，根据本发明的第2局面以及第3局面，提供一种布线基板，通过使由与主导体层串联电连接的薄膜电阻体层形成的阻尼电阻有效地发挥作用，来使因布线导体的特性阻抗与半导体元件的特性阻抗的相异而产生的噪声衰减，能使半导体元件正常工作。
附图说明
图1是表示本发明的第1局面的布线基板的1个实施方式的概略截面图。
图2是在图1所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。
图3是表示本发明的第2局面的布线基板的1个实施方式的概略截面图。
图4是在图3所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。
图5是表示本发明的第3局面的布线基板的1个实施方式的概略截面图。
图6是在图5所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。
图7是在现有的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。
图8是在现有的其它布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。
具体实施方式
接下来基于图1以及图2来说明本发明的第1局面的布线基板的1个实施方式。图1是布线基板10a的概略截面图，图2是在图1所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。图1所示的布线基板10a主要具备：绝缘基板1、布线导体2、半导体元件连接焊盘3、外部连接焊盘4、和焊料凸块5。
绝缘基板1在使玻璃纤维含浸热硬化性树脂而成的芯板层1a的上下表面各层叠2层由热硬化性树脂构成的绝缘层1b而形成。在绝缘基板1的上表面中央部形成搭载半导体元件S的搭载部A。在该搭载部A形成分别电连接半导体元件S的电极T的半导体元件连接焊盘3。在绝缘基板1的下表面形成与外部电路基板电连接的外部连接焊盘4。从绝缘基板1的上表面到下表面配设了将分别对应的半导体元件连接焊盘3和外部连接焊盘4相互电连接的带状、整片状的布线导体2。带状的布线导体2用在信号用途中，整片状的布线导体2用在接地用途或电源用途中。而且，在半导体元件连接焊盘3焊接了焊料凸块5。
在该布线基板10a中，使半导体元件S的各电极T抵接到分别对应的焊料凸块5地将半导体元件S载置在布线基板10a的上表面。在载置后，例如用加热装置加热到约260℃左右来使焊料凸块5熔融，使焊料凸块5和半导体元件S的电极T接合，由此将半导体元件S搭载在布线基板10a上。
芯板层1a是布线基板10a中的绝缘性的芯板部件，例如使玻璃纤维含浸环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂而形成。该芯板层1a例如厚度为0.3～1.5mm左右，从其上表面到下表面具有直径0.1～1mm左右的多个通孔6。另外，在其上下表面以及各通孔6的内面披覆有布线导体2的一部分。披覆在各通孔6的内面的布线导体2的一部分作为通孔导体2a发挥功能，上下表面的布线导体2介由通孔导体2a而电连接。
这样的芯板层1a由于在将使玻璃纤维含浸未硬化的热硬化性树脂的绝缘薄片热硬化后形成通孔6，因此要通过对其从上表面到下表面施予钻孔加工和喷砂加工来制作。芯板层1a上下表面的布线导体2，通过在芯板层1a用的绝缘薄片的上下整面贴附厚度3～50μm左右的铜箔并在薄片的硬化后对该铜箔进行蚀刻加工，来形成为规定的图案。通孔导体2a，通过在芯板层1a设置通孔6后，例如使铜镀膜析出而形成。具体地，通过无电解镀法或电解镀法，使该通孔6的内面析出厚度3～50μm左右的铜镀膜即可。
进而，芯板层1a在通孔6的内部填充由环氧树脂等的热硬化性树脂构成的塞孔树脂7。通过用塞孔树脂7堵塞通孔6，能在通孔6的正上方以及正下方形成布线导体2以及各绝缘层1b。
层叠在芯板层1a的上下表面的各绝缘层1b由环氧树脂或双马来酰亚胺三嗪树脂等的热硬化性树脂构成。各绝缘层1b例如厚度为10～60μm左右，从各层的上表面到下表面有直径20～100μm左右的多个过孔8。在各绝缘层1b的表面以及各过孔8的内面披覆布线导体2的一部分。披覆在各过孔8的内面的布线导体2的一部分作为过孔导体2b发挥功能，介由过孔导体2b来电连接各绝缘层1b的布线导体2。
这样的绝缘层1b如下形成：在将由厚度10～60μm左右的未硬化的热硬化性树脂构成的绝缘薄膜贴附于芯板层1a的上下表面并使其热硬化后，以激光加工来穿孔过孔8，进而在其上同样地依次重叠下一绝缘层1b。披覆在各绝缘层1b的表面以及过孔8内的布线导体2由例如铜镀膜形成。具体地，每当形成各绝缘层1b，通过周知的半加成法等使各绝缘层1b的表面以及过孔8内析出5～25μm左右的厚度的铜镀膜即可。
形成在绝缘基板1的上表面的搭载部A的半导体元件连接焊盘3是直径50～150μm左右的圆形，且在搭载部A内的区域呈众多地排列成间距100～250μm左右的格子状的队列。这样的半导体元件连接焊盘3作为用于将半导体元件S的电极T与布线导体2电连接的端子部发挥功能，且形成在过孔导体2b上，该过孔导体2b形成在最上层的绝缘层1b上。
另外，形成在绝缘基板1的下表面的外部连接焊盘4是直径200～700μm左右的圆形，在绝缘基板1下表面的大致全区域呈众多地排列成间距500～1000μm左右的格子状的队列。外部连接焊盘4作为用于将布线导体与外部电路基板电连接的端子部发挥功能，且由形成在最下层的绝缘层1b上的布线导体2的一部分来形成。
焊接在半导体元件连接焊盘3的焊料凸块5，例如由锡-银合金、或锡-银-铜合金等无铅焊料构成，作为用于电连接半导体元件连接焊盘3和半导体元件S的电极T的连接部件发挥功能。通过在使半导体元件S的电极T与焊料凸块5接触的状态下使焊料凸块5加热熔融，介由焊料凸块5将半导体元件连接焊盘3和半导体元件S的电极T电连接。
在本发明的第1局面的布线基板10a中，如图2所示，覆盖过孔导体2b及其周围的绝缘层1b地披覆了形成半导体元件连接焊盘3的由高电阻材料构成的薄膜电阻体层3a。
过孔导体2b是与布线导体2相同的材料，由体积电阻率100μΩ·cm以下的低电阻材料构成。在过孔导体2b的体积电阻率超过100μΩ·cm时，布线导体2的电阻变高，在信号用的布线导体2中信号的衰减变大。另外，在接地和电源用的布线导体2中，会导致提供给半导体元件S的电源电位的降低。因此，过孔导体2b的体积电阻率优选为100μΩ·cm以下。
作为这样的低电阻材料，例如能列举出铜或银、金、镍、铝等。在这当中，从加工性和经济性等的观点出发优选铜。为了形成过孔导体2b，在过孔导体2b由例如铜构成的情况下，能采用与布线导体2的形成相同的半加成法。
薄膜电阻体层3a由体积电阻率10Ω·cm以上的高电阻材料构成，为100～1000nm左右的厚度。该薄膜电阻体层3a作为阻尼电阻发挥功能，使因布线导体2的特性阻抗与半导体元件S的特性阻抗的相异而产生的噪声衰减，由此能使半导体元件S正常工作。在薄膜电阻体层3a的体积电阻率小于10Ω·cm时，难以将作为阻尼电阻的电阻值赋予薄膜电阻体层3a。因此，薄膜电阻体层3a的体积电阻率优选为10Ω·cm以上。
作为这样的高电阻材料，能列举出例如锗、硅等的半导体、或者砷化镓、磷化镓、硫化镓、硅、锗、磷化铟、铁氧体等化合物半导体等。在这当中，从加工性和导磁率的观点出发优选锗。在薄膜电阻体层3a的厚度小于100nm或超过1000nm时，难以将作为阻尼电阻而需要的电阻值赋予薄膜电阻体层3a。因此，薄膜电阻体层3a的厚度优选为100～1000nm的范围。为了形成薄膜电阻体层3a，在薄膜电阻体层3a由例如锗构成的情况下，通过周知的溅射法或蒸镀法在过孔导体2b露出的主面和其周围的绝缘层表面披覆优选100～1000nm的厚度的锗的薄膜即可。
通过这样的构成，在本发明的第1局面的布线基板10a中，成为在绝缘层1b的表面覆盖过孔导体2b和其周围的绝缘层1b地披覆由形成半导体元件连接焊盘3的高电阻材料构成的薄膜电阻体层3a的状态。由此，即使在薄膜电阻体层3a的厚度薄到100～1000nm的情况下，也能防止薄膜电阻体层3a(半导体元件连接焊盘3)上的熔融的焊料凸块5跨过薄膜电阻体层3a而到达过孔导体2b而发生短路这一情况。
其结果，通过使由与过孔导体2b连接的薄膜电阻体层3a形成的阻尼电阻有效地发挥作用，即使在通过布线导体2中的信号用的布线导体而在半导体元件S进行高速的信号的进出的情况下，也能使因布线导体2的特性阻抗与半导体元件S的特性阻抗的相异而产生的噪声衰减。因此，能提供能使半导体元件S正常工作的布线基板10a。
接下来，基于图3以及图4来说明本发明的第2局面的布线基板的1个实施方式。图3是布线基板10b的概略截面图，图4是在图3所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。在图3以及4所示的布线基板10b中，对与上述的图1以及2所示的布线基板10a相同的部分赋予同一标号，并省略说明。
在图3所示的布线基板10b中，半导体元件连接焊盘3由形成在最上层的绝缘层1b上的布线导体2的一部分来形成。具体地，如图4所示那样，半导体元件连接焊盘3依次层叠主导体层3b、薄膜电阻体层3a和包覆层3c，且将它们串联电连接。薄膜电阻体层3a形成为覆盖主导体层3b的主面3b1，并且薄膜电阻体层3a的主面外周部3a1从包覆层3c露出。外周部3a1的宽度优选10μm以上。在小于10μm时，对焊接在包覆层3c上的焊料凸块流出到包覆层3c以外进行抑制的效果会变小。
主导体层3b是与布线导体2相同的材料，由体积电阻率100μΩ·cm以下的低电阻材料构成。主导体层3b是5～25μm左右的厚度。在主导体层3b的体积电阻率超过100μΩ·cm时，布线导体2的电阻变高，在信号用的布线导体2中信号的衰减变大。另外，在接地和电源用的布线导体2中，会导致提供给半导体元件S的电源电位的降低。因此，主导体层3b的体积电阻率优选为100μΩ·cm以下。
作为这样的低电阻材料，能列举出例如铜、银、金、镍、铝等。在这当中，从加工性和经济性等的观点出发优选铜。为了形成主导体层3b，在主导体层3b由例如铜构成的情况下，能采用与布线导体2的形成相同的半加成法。
包覆层3c由具有较高的焊料润湿性的低电阻材料构成，为1～10μm左右的厚度。该包覆层3c是用于使与焊料凸块5的连接良好的构成。在包覆层3c的厚度小于μm时，难以使与焊料凸块5的连接充分良好。另一方面，在超过10μm时，具备该包覆层3c的半导体元件连接焊盘3的高度会过分高于其它半导体元件连接焊盘3的高度，难以介由焊料凸块5将半导体元件S的电极T与全部半导体元件连接焊盘3良好地连接。因此，包覆层3c的厚度优选1～10μm的范围。
作为形成包覆层3c的低电阻材料，能举出铜、镍、金、钯、铜等。在这当中，从加工性和经济性等的观点出发优选铜。作为形成包覆层3c的方法，能采用例如以下的方法。在包覆层3c由例如铜构成的情况下，掩蔽(masking)主导体层3b的侧面、薄膜电阻体层3a的主面外周部3a1以及侧面。接下来，在用周知的溅射法在从掩蔽露出的薄膜电阻体层3a的主面形成厚度0.05～0.5μm左右的铜的薄膜后，使该薄膜上析出电解铜镀层。
关于薄膜电阻体层3a的细节，如上述那样，省略了说明，但形成于本发明的第2局面的布线基板的薄膜电阻体层3a有较低的焊料润湿性。另外，在布线基板10b中，在薄膜电阻体层3a由例如锗构成的情况下，用周知的溅射法或蒸镀法在主导体层3b露出的主面披覆优选100～1000nm的厚度的锗的薄膜即可。
通过这样的构成，在本发明的第2局面的布线基板10b中，半导体元件连接焊盘3成为在绝缘层1b的表面将由低电阻材料构成的主导体层3b、由高电阻材料构成有较低的焊料润湿性的薄膜电阻体层3a、和有较高的焊料润湿性的包覆层3c串联电连接的状态。进而，薄膜电阻体层3a形成为覆盖主导体层3b的主面3b1，并且薄膜电阻体层3a的主面外周部3a1从包覆层3c露出。由此，即使在形成在主导体层3b与包覆层3c间的薄膜电阻体层3a的厚度薄到100～1000nm的情况下，也由于由有较低的焊料润湿性的薄膜电阻体层3a形成的主面外周部3a1从包覆层3c露出，因此能抑制例如包覆层3c上的熔融的焊料凸块5向包覆层3c以外流动扩散。因此，能防止在主导体层3b与包覆层3c间发生短路。
其结果，通过使由与主导体层3b串联电连接的薄膜电阻体层3a形成的阻尼电阻有效发挥作用，即使在通过布线导体2中的信号用的布线导体而在半导体元件S进行高速的信号的进出的情况下，也能使因布线导体2的特性阻抗与半导体元件S的特性阻抗相异而产生的噪声衰减。因此，能提供能使半导体元件S正常工作的布线基板10b。
接下来，基于图5以及图6来说明本发明的第3局面的布线基板的1个实施方式。图5是布线基板10c的概略截面图，图6是在图5所示的布线基板中表示一组焊料凸块和半导体元件连接焊盘的放大截面图。在图5以及6所示的布线基板10c中，对与上述的图1～4所示的布线基板10a以及10b相同的部分赋予相同的标号，并省略说明。
布线基板10c除了薄膜电阻体层3a覆盖主导体层3b的侧面、且包覆层3c覆盖薄膜电阻体层3a的主面整体这一点以及在两表层的绝缘层1b形成阻焊剂层9这一点以外，其它基本都与图3以及4所示的布线基板10b类似。阻焊剂层9由丙烯酸改性环氧树脂等有感光性的热硬化性的树脂构成。其厚度为10～30μm左右，具有使半导体元件连接焊盘3露出的开口部9a、和使外部连接焊盘4露出的开口部9b。由此，能保护最表层的布线导体2，能介由开口部9a、9b进行半导体元件连接焊盘3、外部连接焊盘4和半导体元件S、外部电路基板的连接。
将有感光性的树脂膏或树脂薄膜涂布或贴附在最上层以及最下层的绝缘层1b的表面，并在用光刻技术曝光以及显影成有开口部9a、9b的图案之后进行紫外线硬化以及热硬化，由此形成这样的阻焊剂层9。
在图5所示的布线基板10c中，半导体元件连接焊盘3由形成在最上层的绝缘层1b上的布线导体2的一部分来形成。即，半导体元件连接焊盘3通过使上述开口部9a内露出来形成。开口部9a具有直径50～150μm左右的圆形。如图6所示，半导体元件连接焊盘3依次层叠主导体层3b、薄膜电阻体层3a和包覆层3c，且将它们串联电连接。薄膜电阻体层3a形成为覆盖主导体层3b的主面3b1以及侧面3b2，并且薄膜电阻体层3a的侧面3a2从包覆层3c露出。
布线基板10c在薄膜电阻体层3a覆盖主导体层3b的侧面、包覆层3c覆盖薄膜电阻体层3a的主面整体这一点上与布线基板10b相异。在布线基板10c中，通过用周知的溅射法或蒸镀法在主导体层3b的主面和侧面的整面使例如锗的薄膜披覆100～1000nm的厚度，由此来形成薄膜电阻体层3a。作为形成包覆层3c的方法，例如能采用以下的方法。在包覆层3c由例如铜构成的情况下，掩蔽薄膜电阻体层3a的侧面3a2。接下来，在用周知的溅射法在从掩蔽露出的薄膜电阻体层3a的主面形成厚度0.05～0.5μm左右的铜的薄膜后，使该薄膜上析出电解铜镀层。
薄膜电阻体层3a、主导体层3b以及包覆层3c的其它说明如上述那样，并省略说明，但形成在本发明的第3局面的布线基板的薄膜电阻体层3a有较低的焊料润湿性。
在图5所示的布线基板10c中，外部连接焊盘4由形成在最下层的绝缘层1b上的布线导体2的一部分形成。即，外部连接焊盘4通过使上述开口部9b内露出来形成。开口部9b具有直径200～700μm左右的圆形。
通过这样的构成，在本发明的第3局面的布线基板10c中，半导体元件连接焊盘3成为在绝缘层1b的表面将由低电阻材料构成的主导体层3b、由高电阻材料构成有较低的焊料润湿性的薄膜电阻体层3a、和有较高的焊料润湿性的包覆层3c串联电连接的状态。进而，薄膜电阻体层3a形成为覆盖主导体层3b的主面3b1以及侧面3b2，并且薄膜电阻体层3a的侧面3a2从包覆层3c露出。由此，即使在形成于主导体层3b与包覆层3c间的薄膜电阻体层3a的厚度薄到100～1000nm的情况下，也由于薄膜电阻体层3a覆盖主导体层3b的主面3b1以及侧面3b2，因此能防止在主导体层3b与包覆层3c间发生短路。
其结果，通过使由与主导体层3b串联电连接的薄膜电阻体层3a形成的阻尼电阻有效地发挥作用，即使在通过布线导体2中的信号用的布线导体而在半导体元件S进行高速的信号的进出的情况下，也能使因布线导体2的特性阻抗与半导体元件S的特性阻抗相异而产生的噪声衰减。因此，能提供能使半导体元件S正常工作的布线基板10c。
进而，由于有较低的焊料润湿性的薄膜电阻体层3a的覆盖主导体层3b的侧面3a2的部分从包覆层3c露出，因此能抑制焊料凸块5向包覆层3c以外流动扩散，能防止相邻的半导体元件连接焊盘3彼此间的短路。
另外，本发明并不限定于上述的实施方式，只要是不脱离本发明的宗旨的范围就能进行各种变更。例如，在上述的第1局面的布线基板10a以及第2局面的布线基板10b中，示出了在连接半导体元件S的电极T的半导体元件连接焊盘3设置阻尼电阻的情况，但也可以在与外部的电路基板连接的外部连接焊盘4上，设置与上述的半导体元件连接焊盘3相同的层构成的阻尼电阻。或者，也可以在与形成在上层侧的绝缘层1b的布线导体2连接的下层侧的绝缘层1b、芯板层1a上所形成的连接焊盘上，设置与上述的半导体元件连接焊盘3相同的层构成的阻尼电阻。
在上述的实施方式中，未在表层的绝缘层1b上形成阻焊剂层，但也可以在两表层的至少一方的绝缘层1b上形成阻焊剂层。进而，在上述的第1局面的布线基板10a中，示出了连接焊盘3由薄膜电阻体层3a构成的情况，但也可以在薄膜电阻体层3a上设置有较高的焊料润湿性的包覆层。包覆层由与焊料的润湿性优异的铜或镍、金、钯等低电阻材料构成，优选1～10μm左右的厚度。
在上述的第3局面的布线基板10c中，示出了在连接半导体元件S的电极T的半导体元件连接焊盘3上设置阻尼电阻的情况，但也可以在与外部的电路基板连接的外部连接焊盘4上设置与上述的半导体元件连接焊盘3相同层构成的阻尼电阻。进而，在上述的第3局面的布线基板10c中，在表层的绝缘层1b上形成阻焊剂层，但也可以不形成阻焊剂层。

Claims (9)

1.一种布线基板，具备：
绝缘基板，其在表面具有穿孔了过孔的绝缘层；
过孔导体，其形成于所述过孔内，且由体积电阻率100μΩ·cm以下的低电阻材料构成；和
连接焊盘，其形成于所述绝缘层的表面，且由薄膜电阻体层构成，该薄膜电阻体层由体积电阻率10Ω·cm以上的高电阻材料构成，
所述布线基板的特征在于，
将所述薄膜电阻体层披覆为覆盖所述过孔导体及其周围的所述绝缘层。
2.根据权利要求1所述的布线基板，其特征在于，
所述过孔导体由铜形成。
3.根据权利要求1所述的布线基板，其特征在于，
所述薄膜电阻体层由锗形成。
4.一种布线基板，具备：
在表面具有绝缘层的绝缘基板；和
在所述绝缘层的表面形成的连接焊盘；
所述布线基板的特征在于，
所述连接焊盘包括：由体积电阻率100μΩ·cm以下的低电阻材料构成的主导体层；由体积电阻率10Ω·cm以上的高电阻材料构成、且有较低的焊料润湿性的薄膜电阻体层；和有较高的焊料润湿性的包覆层，在绝缘层的表面依次层叠了主导体层、薄膜电阻体层以及包覆层，且将它们串联电连接，
所述薄膜电阻体层覆盖了所述主导体层的主面，并且薄膜电阻体层的主面外周部从所述包覆层露出。
5.根据权利要求4所述的布线基板，其特征在于，
所述主导体层由铜形成。
6.根据权利要求4所述的布线基板，其特征在于，
所述薄膜电阻体层由锗形成。
7.一种布线基板，具备：
在表面具有绝缘层的绝缘基板；和
在所述绝缘层的表面形成的连接焊盘，
所述布线基板的特征在于，
所述连接焊盘包括：由体积电阻率100μΩ·cm以下的低电阻材料构成的主导体层、由体积电阻率10Ω·cm以上的高电阻材料构成、有较低的焊料润湿性的薄膜电阻体层；和有较高的焊料润湿性的包覆层，在绝缘层的表面依次层叠了主导体层、薄膜电阻体层以及包覆层，且将它们串联电连接，
所述薄膜电阻体层覆盖所述主导体层的主面以及侧面，并且所述薄膜电阻体层的侧面从所述包覆层露出。
8.根据权利要求7所述的布线基板，其特征在于，
所述主导体层由铜形成。
9.根据权利要求7所述的布线基板，其特征在于，
所述薄膜电阻体层由锗形成。
CN201410294997.6A 2013-06-28 2014-06-26 布线基板 Pending CN104254198A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013-135844 2013-06-28
JP2013135843A JP2015012111A (ja) 2013-06-28 2013-06-28 配線基板
JP2013135844A JP2015012112A (ja) 2013-06-28 2013-06-28 配線基板
JP2013-135843 2013-06-28
JP2013-158706 2013-07-31
JP2013158706A JP2015032594A (ja) 2013-07-31 2013-07-31 配線基板

Publications (1)

Publication Number Publication Date
CN104254198A true CN104254198A (zh) 2014-12-31

Family

ID=52114498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410294997.6A Pending CN104254198A (zh) 2013-06-28 2014-06-26 布线基板

Country Status (4)

Country Link
US (1) US9295154B2 (zh)
KR (1) KR20150002492A (zh)
CN (1) CN104254198A (zh)
TW (1) TW201519715A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576587A (zh) * 2015-01-22 2015-04-29 中国电子科技集团公司第四十三研究所 一种封装用凸点结构
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9521752B2 (en) * 2014-09-19 2016-12-13 Harris Corporation Method of making an electronic device having a thin film resistor formed on an LCP solder mask and related devices
JP6462360B2 (ja) * 2014-12-27 2019-01-30 京セラ株式会社 配線基板
US10483182B2 (en) 2016-05-24 2019-11-19 Noda Screen Co., Ltd. Intermediate connector, semiconductor device including intermediate connector, and method of manufacturing intermediate connector
US10276465B2 (en) 2016-09-29 2019-04-30 Mediatek Inc. Semiconductor package assembly
JP7097964B2 (ja) 2018-06-26 2022-07-08 京セラ株式会社 配線基板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912507A (en) * 1998-02-04 1999-06-15 Motorola, Inc. Solderable pad with integral series termination resistor
JP2001168484A (ja) * 1999-12-06 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
CN1430272A (zh) * 2001-12-26 2003-07-16 株式会社日立制作所 半导体装置及其制造方法
CN101668880A (zh) * 2007-04-27 2010-03-10 日立化成工业株式会社 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法
CN102111951A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
JP2013045938A (ja) * 2011-08-25 2013-03-04 Kyocer Slc Technologies Corp 配線基板
US20130075145A1 (en) * 2011-09-27 2013-03-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912507A (en) * 1998-02-04 1999-06-15 Motorola, Inc. Solderable pad with integral series termination resistor
JP2001168484A (ja) * 1999-12-06 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> 配線構体及びその形成法
CN1430272A (zh) * 2001-12-26 2003-07-16 株式会社日立制作所 半导体装置及其制造方法
CN101668880A (zh) * 2007-04-27 2010-03-10 日立化成工业株式会社 连接端子、使用了连接端子的半导体封装件及半导体封装件的制造方法
CN102111951A (zh) * 2009-12-28 2011-06-29 日本特殊陶业株式会社 多层布线基板
JP2013045938A (ja) * 2011-08-25 2013-03-04 Kyocer Slc Technologies Corp 配線基板
US20130075145A1 (en) * 2011-09-27 2013-03-28 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576587A (zh) * 2015-01-22 2015-04-29 中国电子科技集团公司第四十三研究所 一种封装用凸点结构
CN112687653A (zh) * 2020-12-01 2021-04-20 贵州振华风光半导体有限公司 一种用于集成电路封装的高速模数转换器有机基板

Also Published As

Publication number Publication date
US9295154B2 (en) 2016-03-22
TW201519715A (zh) 2015-05-16
US20150000965A1 (en) 2015-01-01
KR20150002492A (ko) 2015-01-07

Similar Documents

Publication Publication Date Title
CN104254198A (zh) 布线基板
JP3670917B2 (ja) 半導体装置及びその製造方法
JP4431123B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
JP2009514237A (ja) 金属立方形半導体デバイスおよび方法
JP2008300507A (ja) 配線基板とその製造方法
JP2012146793A (ja) 配線基板及びその製造方法
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
JP2017152536A (ja) プリント配線板及びその製造方法
TW201410089A (zh) 層疊封裝結構及其製作方法
US20150195905A1 (en) Package board, method of manufacturing the same, and semiconductor package using the same
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
TWI533424B (zh) 封裝載板
US9661750B2 (en) Printed circuit board and method of manufacturing the same
JP6274135B2 (ja) コイルモジュール
JP2016181574A (ja) 配線基板
KR20180098009A (ko) 인쇄회로기판 및 이를 가지는 반도체 패키지
JP2015211147A (ja) 配線基板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2012033529A (ja) 配線基板
JP4611871B2 (ja) 半導体装置及びその製造方法、並びに電子装置
JP2015012112A (ja) 配線基板
TW201413842A (zh) 層疊封裝結構及其製作方法
US20080245551A1 (en) Circuit board structure for embedding semiconductor chip therein and method for fabricating the same
JP6215784B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: KYOCERA CIRCUIT SOLUTIONS, INC.

Free format text: FORMER OWNER: KYOCERA SLC TECHNOLOGIES CORP.

Effective date: 20150730

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150730

Address after: Kyoto Prefecture

Applicant after: Circuit science and technology Co., Ltd. of KYOCERA

Address before: Shiga

Applicant before: Kyocera SLC Technologies Corporation

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160601

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141231

WD01 Invention patent application deemed withdrawn after publication