CN102111951A - 多层布线基板 - Google Patents

多层布线基板 Download PDF

Info

Publication number
CN102111951A
CN102111951A CN2010106216868A CN201010621686A CN102111951A CN 102111951 A CN102111951 A CN 102111951A CN 2010106216868 A CN2010106216868 A CN 2010106216868A CN 201010621686 A CN201010621686 A CN 201010621686A CN 102111951 A CN102111951 A CN 102111951A
Authority
CN
China
Prior art keywords
resin insulating
type surface
insulating barrier
wire substrate
layer wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106216868A
Other languages
English (en)
Other versions
CN102111951B (zh
Inventor
前田真之介
铃木哲夫
杉本笃彦
伊藤达也
半户琢也
平野训
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102111951A publication Critical patent/CN102111951A/zh
Application granted granted Critical
Publication of CN102111951B publication Critical patent/CN102111951B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种多层布线基板，包括：多个第一主表面侧连接端子，其布置在堆叠结构的第一主表面中；以及多个第二主表面侧连接端子，其布置在堆叠结构的第二主表面中；其中多个导体层交替地形成在多个堆叠的树脂绝缘层中，并且通过导通孔导体可操作地彼此连接，该导通孔导体逐渐变细使得其直径向第一或第二主表面变宽，其中，在第二主表面中的暴露的最外树脂绝缘层中形成多个开口，并且从暴露的最外树脂绝缘层的外主表面向内地定位被布置为与多个开口匹配的第二主表面侧连接端子的端子外表面，并且端子内表面的边缘被倒圆。

Description

多层布线基板
相关申请的交叉引用
本申请要求在2009年12月28日提交的日本专利申请No.2009-296912的优先权，其公开通过引用被整体包含在此。
技术领域
本发明涉及多层布线基板，该多层布线基板具有通过交替地堆叠多个由相同的树脂绝缘材料构成的树脂绝缘层和多个导体层形成为多层的堆叠结构，并且在最终的产品中没有所谓的芯基板，该芯基板承载相继形成在其反向表面上的堆积层。
背景技术
被用作计算机等的微处理器的半导体集成电路器件(IC芯片)近来已经变得越来越快速和多功能。因此，端子数量趋向于增加，并且端子之间的节距趋向于变窄。通常，在IC芯片的底面上，以阵列形状密集地布置了多个端子，并且这样的一组端子以倒装晶片形状连接到母板上的一组端子。然而，因为端子之间的节距在IC芯片上的一组端子和母板上的一组端子之间显著地不同，所以难以将IC芯片直接地连接到母板上。因此，通常，使用下述方法，其中通过将IC芯片安装到IC芯片安装布线基板上来制造半导体封装，并且将半导体封装安装到母板上。
作为用于构造这样的种类的封装的IC芯片安装布线基板，在实践中使用通过在芯基板的前后表面上形成堆积层而获得的多层布线基板。在多层布线基板中，例如，通过注入具有加强纤维的树脂而获得的树脂基板(诸如，玻璃环氧树脂基板)用作芯基板。另外，通过利用芯基板的刚度在芯基板的前后表面上交替地堆叠树脂绝缘层和导体层来形成堆积层。即，在多层布线基板中，芯基板具有加强功能，并且形成为与堆积层相比具有大得多的厚度。另外，穿过芯基板形成用于在前后表面上形成的堆积层之间的互连的布线(具体地，通孔导体等)。
另一方面，随着半导体集成电路器件近来变得越来越快，所使用的信号频率会变为高频带。在该情况下，穿过芯基板的布线与大电感有关，这与高频信号传输损耗或电路故障的发生相关，因此阻碍了高速操作。为了处理这样的问题，已经提出设计没有芯基板的多层布线基板(例如，参见专利文件1)。在这种多层布线基板中，通过省略具有较大厚度的芯基板来缩短整个布线长度。因此，能够减少高频信号传输损耗，并且高速地操作半导体集成电路器件。
在专利文件1中公开的制造方法中，通过下述方式来形成堆积层：将金属箔布置在临时基板的单个表面上，并且在金属箔上交替地堆叠多个导体层和多个树脂绝缘层。然后，将金属箔与临时基板分离，从而获得具有形成在金属箔上的堆积层的结构。随后，通过经由蚀刻移除金属箔来暴露堆积层的最外层表面(树脂绝缘层的表面或多个连接端子的表面)，从而制造多层布线基板。
现有技术文件
专利文件
专利文件1：日本未审查专利申请公布No.2007-158174-A(图7)
发明内容
然而，上述专利文件1公开了一种多层布线基板，其中，具有较大面积的连接端子(诸如，连接到母板的母板连接端子)的表面形成为与最外树脂绝缘层平行，而没有高度差。在这种多层布线基板中，应力被施加到母板连接端子和树脂绝缘层之间的边界部分。具体地，在一些情况下，该应力集中在母板连接端子的内表面的边缘上。因此，如图30中所示，可能从母板连接端子101的内表面的边缘开始的在树脂绝缘层102一侧产生裂纹103。
特别地，专利文件1公开了一种多层布线基板，其中，在堆积层的最外层上形成阻焊物。在多层布线基板中，通过涂敷母板连接端子的表面侧的外周部分来减轻施加到母板连接端子和树脂绝缘层之间的边界部分的应力。然而，在多层布线基板中，当在最外层形成阻焊物时，因为阻焊物和内层的每一个树脂绝缘层的热膨胀系数不同，所以基板可能由于热膨胀系数上的差异而翘曲。
已经做出本发明来解决上述问题，并且提供了具有能够防止在树脂绝缘层中产生裂纹的高可靠性的多层布线基板。
为了解决上述问题，根据本发明的一个方面，提供了一种多层布线基板，该多层布线基板具有：通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层形成为多层的堆叠结构；多个第一主表面侧连接端子，其布置在堆叠结构的第一主表面中；多个第二主表面侧连接端子，其被布置在堆叠结构的第二主表面中，其中，多个导体层形成在多个树脂绝缘层中，并且通过导通孔导体可操作地彼此连接，导通孔导体逐渐变细使得其直径向第一主表面或第二主表面变宽，其中，在堆叠结构的第二主表面中的暴露的最外树脂绝缘层中形成多个开口，并且，从暴露的最外树脂绝缘层的外主表面向内地定位被布置来与多个开口匹配的第二主表面侧连接端子的端子外表面，并且端子内表面的边缘被倒圆。
因此，根据在上述手段中描述的本发明，通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层来形成不包括芯基板的作为无芯布线基板的多层布线基板。在这种多层布线基板中，在堆叠结构的第二主表面中设置的多个第二主表面侧连接端子被布置为与在暴露的最外树脂绝缘层中形成的多个开口匹配。具体地，因为从最外树脂绝缘层的外主表面向内地定位第二主表面侧连接端子的端子外表面，所以最外树脂绝缘层具有阻焊的功能，并且能够在第二主表面侧连接端子的端子外表面上可靠地形成焊料。另外，因为每一个第二主表面侧连接端子被掩埋在最外树脂绝缘层的内侧中，并且每一个端子内表面的边缘被倒圆，所以避免了每一个边缘部分上的应力集中。因此，与现有技术相比，减少了在树脂绝缘层中产生裂纹的风险，并且改善了多层布线基板的可靠性。当在第二主表面中的暴露的最外树脂绝缘层的外主表面被用作基准表面时，从外主表面延伸到端子内表面的端部的长度可以比从外主表面延伸到端子内表面的中央部分的长度短。另外，当对应的外主表面被用作基准表面时，从外主表面延伸到端子内表面的长度可以从端子内表面的中央部分向端部逐渐缩短。在这样的结构中，避免了在端子内表面的端部上的应力集中。因此，与现有技术相比，减少了在树脂绝缘层中产生裂纹的风险，并且改善了多层布线基板的可靠性。
优选的是，被布置为与多个开口匹配的多个第二主表面侧连接端子的端子外表面具有凹形状，并且从最外树脂绝缘层的内主表面向内地定位端子外表面的最深部分。如果以这种方式形成第二主表面侧连接端子，则因为用于端子外表面的焊料的接触面积增加，所以能够提高焊料的连接强度。
被布置为与多个开口匹配的多个第二主表面侧连接端子可以具有下述结构，其中，只有作为主体的铜层的上表面被覆盖有由除了铜之外的材料制成的镀层。以这种方式，能够以精细的节距在第二主表面侧连接端子的上表面上形成焊料。
被布置为与多个开口匹配的多个第二主表面侧连接端子可以用于连接到母板，并且可以对应于多个母板连接端子，每一个母板连接端子具有比每一个第一主表面侧连接端子的面积更大的面积。在这种情况下，能够将每个具有较大的面积的多个第二主表面侧连接端子可靠地连接到母板。另外，可以在第二主表面中设置多个第二主表面侧连接端子，以连接到母板，或可以在例如其中安装了IC芯片的第一主表面的反侧设置多个第二主表面侧连接端子。
优选的是，相对于堆叠结构的第二主表面的从暴露的最外树脂绝缘层的外主表面到最近的导体层的厚度大于堆叠结构中的其他树脂绝缘层的厚度。以这种方式，能够可靠地形成第二主表面侧连接端子使得从最外树脂绝缘层的外主表面向内地定位端子外表面，减轻应力，并且抑制裂纹，如图30中所示。
在多个树脂绝缘层中形成的所有的导通孔导体可以逐渐变细，使得其直径从第二主表面向第一主表面变宽。相反，在多个树脂绝缘层中形成的所有的导通孔导体可以逐渐变细，使得其直径从第一主表面侧向第二主表面侧变宽。以这种方式，能够较容易地制造不具有芯基板的无芯布线基板。
优选的是，使用相同的堆积材料来形成多个树脂绝缘层，堆积材料包括不产生光固化能力的树脂绝缘材料的固化材料，诸如热固树脂绝缘材料。在该情况下，因为具有每一个连接端子的最外树脂绝缘层由与具有良好的绝缘性质的内树脂绝缘层的材料相同的堆积材料制成，所以能够减小每一个连接端子之间的间隔，并且获得多层布线基板的高集成度。
树脂绝缘层的材料的优选示例包括：热固树脂，诸如环氧树脂、酚树脂、聚氨酯树脂、硅树脂和聚酰亚胺树脂；或热塑树脂，诸如聚碳酸酯树脂、丙烯酸树脂、聚缩醛树脂和聚丙烯树脂等。另外，可以使用这样的树脂和诸如玻璃纤维(玻璃织物或玻璃非织物)或聚酰胺纤维的有机纤维的复合材料或通过下述方式获得的树脂-树脂复合材料：将诸如环氧树脂的热固树脂加入具有三维网格形状的诸如连续的多孔PTFE的氟基树脂材料中。
导体层主要由铜制成，并且使用诸如减成法、半加成法或全加成法的本领域中公知的技术来形成。具体地，应用诸如铜箔等的蚀刻、化学镀铜或电镀铜。另外，可以通过在使用溅射或CVD等形成薄膜后执行蚀刻来形成导体层或连接端子。可以使用导电胶等的印刷来形成导体层或连接端子。
根据本发明的另一个方面，提供了一种制造多层布线基板的方法，该方法包括：形成金属导体部分的处理，其包括制备通过在可移除的状态下在单个表面上堆叠金属箔而获得的支承基材，并且其后在金属箔上形成要被用作第二主表面侧连接端子的金属导体部分；倒圆处理，用于在形成金属导体部分的处理后将金属导体部分的边缘倒圆；堆积处理，用于在倒圆处理后形成通过交替地堆叠多个树脂绝缘层和多个导体层而形成为多层的堆叠结构；移除基材的处理，其中，通过在堆积处理后移除支承基材来暴露金属箔；以及，形成连接端子的处理，其中，通过在堆积处理后在保留金属导体部分的一部分的同时蚀刻和移除的堆叠结构中的金属箔，来形成第二主表面侧连接端子。如果以这种方式制造多层布线基板，则能够从最外树脂绝缘层的外主表面向内地定位第二主表面侧连接端子的端子外表面。此外，能够倒圆第二主表面侧连接端子的端子内表面的边缘。如果以该方式形成第二主表面侧连接端子，则能够减少在树脂绝缘层中产生裂纹的风险，并且制造与现有技术相比可靠的多层布线基板。另外，因为在构图与第二主表面侧连接端子对应的金属导体部分后堆叠堆叠结构的内导体层，所以能够防止第二主表面侧连接端子和内导体层之间的位置偏差。此外，因为不需要在移除基材的处理后形成第二主表面侧连接端子的图案，所以能够较容易地制造多层布线基板。
附图说明
将参考下面的附图来详细地描述本发明的示例性方面，其中：
图1是图示根据第一实施例的多层布线基板的示意构造的截面图；
图2是图示多层布线基板的示意构造的平面图；
图3是图示多层布线基板的示意构造的平面图；
图4是图示制造多层布线基板的方法的说明图；
图5是图示制造多层布线基板的方法的说明图；
图6是图示制造多层布线基板的方法的说明图；
图7是图示制造多层布线基板的方法的说明图；
图8是图示制造多层布线基板的方法的说明图；
图9是图示制造多层布线基板的方法的说明图；
图10是图示制造多层布线基板的方法的说明图；
图11是图示制造多层布线基板的方法的说明图；
图12是图示制造多层布线基板的方法的说明图；
图13是图示制造多层布线基板的方法的说明图；
图14是图示制造多层布线基板的方法的说明图；
图15是图示制造多层布线基板的方法的说明图；
图16是图示根据第二实施例的多层布线基板的示意构造的截面图；
图17是图示制造多层布线基板的方法的说明图；
图18是图示制造多层布线基板的方法的说明图；
图19是图示制造多层布线基板的方法的说明图；
图20是图示制造多层布线基板的方法的说明图；
图21是图示制造多层布线基板的方法的说明图；
图22是图示制造多层布线基板的方法的说明图；
图23是图示制造多层布线基板的方法的说明图；
图24是图示制造多层布线基板的方法的说明图；
图25是图示制造多层布线基板的方法的说明图；
图26是图示制造多层布线基板的方法的说明图；
图27是图示根据另一实施例的母板连接端子的放大截面图；
图28是图示根据另一实施例的多层布线基板的示意构造的截面图；
图29是图示根据另一实施例的多层布线基板的示意构造的截面图；以及
图30是图示现有技术的多层布线基板的放大截面图。
具体实施方式
第一实施例
以下，将参考附图详细描述根据本发明的第一实施例的多层布线基板。图1是图示根据本实施例的多层布线基板的示意构造的放大截面图。另外，图2是图示从上表面侧看的多层布线基板的平面图，并且图3是图示从底表面侧看的多层布线基板的平面图。
参见图1，多层布线基板10是无芯布线基板，其没有芯基板，而是具有通过交替地堆叠包括相同的树脂绝缘材料的树脂绝缘层21至24和由铜构成的导体层26而形成为多层的布线堆叠部分30(堆叠结构)。使用堆积材料形成每一个树脂绝缘层21至24，该堆积材料包括不产生光固化能力的树脂绝缘材料，具体地是热固环氧树脂的固化材料。在多层布线基板10中，在布线堆叠部分30的上表面31(第一主表面)侧上布置多个连接端子41和42(第一主表面侧连接端子)。
如图1和2中所示，在本实施例的多层布线基板10中，作为在布线堆叠部分30的上表面31侧布置的多个连接端子41和42，存在要连接到IC芯片的IC芯片连接端子41和要连接到芯片电容器的电容器连接端子42。在布线堆叠部分30的上表面31侧，在基板中心部分中设置的芯片安装区域43中以阵列形状布置多个IC芯片连接端子41。另外，电容器连接端子42具有比IC芯片连接端子41的面积更大的面积，并且被布置在芯片安装区域43的外周侧。
另一方面，如图1和3中所示，在布线堆叠部分30的下表面32(第二主表面)侧，以阵列形状布置用于要连接到母板的接点栅格区域(LGA)的多个连接端子45(作为第二主表面侧连接端子的母板连接端子)。母板连接端子45具有比在上表面31侧设置的电容器连接端子42和IC芯片连接端子41的面积更大的面积。
树脂绝缘层21至24中的每一个具有通孔33和填充的导通孔导体34。所有的导通孔导体34具有在同一方向逐渐变细的形状(在图1中，直径从下表面侧向上表面侧变宽)，并且将每一个导体层26、IC芯片连接端子41、电容器连接端子42和母板连接端子45彼此电连接。
在布线堆叠部分30的上表面31侧，第四树脂绝缘层24具有开口35。另外，IC芯片连接端子41形成在开口35内，而IC芯片连接端子41的顶表面的高度小于树脂绝缘层24的表面(基准表面)的高度。另外，IC芯片连接端子41具有下述结构，其中，只有作为IC芯片连接端子41的主体的铜层的上表面被除了铜之外的镀层46(具体地，镍金镀层)覆盖。即，IC芯片以倒装芯片方式通过凸块(未示出)连接到暴露的IC芯片连接端子41的上表面。
电容器连接端子42由作为主体的铜层构成，并且被形成为上表面的高度大于树脂绝缘层24的表面的高度。即，在本实施例的多层布线基板10中，IC芯片连接端子41的上表面和电容器连接端子42的上表面的高度不同，使得具有相对较大面积的电容器连接端子42的上表面的高度大于具有相对较小面积的IC芯片连接端子41的上表面的高度。另外，作为电容器连接端子42的主体的铜层的上表面和侧表面被除了铜之外的镀层47(具体地，镍金镀层)覆盖。芯片电容器的外部端子通过焊料(未示出)连接到电容器连接端子42。
在布线堆叠部分30的下表面32侧，在暴露的最外树脂绝缘层21中形成多个开口37，并且同时，母板连接端子45被布置为与多个开口37匹配。具体地，母板连接端子45由作为主体的铜层构成，并且，从最外树脂绝缘层21的表面21a(外主表面)向内地布置端子外表面45a。另外，在母板连接端子45中，端子外表面45a具有凹形状，并且端子内表面45b的边缘45c被倒圆。在此，使用最外树脂绝缘层21的表面21a(外主表面)作为基准表面，从其表面21a延伸到端子内表面45b的端部的长度X比从表面21a延伸到端子内表面45b的中心部分的长度Y短。另外，能够了解的是，从表面21a延伸到端子内表面45b的长度从端子内表面45b的中心部分向端部逐渐变短。在本实施例中，母板连接端子45的端子外表面45a以碗形状弯曲，其中，在端子外周侧的倾斜角较大，并且端子中心变为最深部分。另外，母板连接端子45具有下述结构，其中，只有作为主体的铜层的外表面被除了铜之外的镀层48(具体地，镍金镀层)覆盖。此外，母板通过焊料(未示出)连接到母板连接端子45。
另外，在布线堆叠部分30的下表面32侧，从暴露的最外树脂绝缘层21的外主表面21a延伸到最近的导体层26的厚度L1(在本实施例中，树脂绝缘层21的厚度)大于布线堆叠部分30中的其他树脂绝缘层22至24的每一个厚度L2。在本实施例的多层布线基板10中，母板连接端子45通过较厚地形成最外树脂绝缘层21而位于开口37的内侧。
例如，通过下面的序列来制造具有上述结构的多层布线基板10。
首先，在堆积处理中，制备具有足够强度的支承基板(诸如，玻璃环氧树脂基板)，并且，通过在支承基板上堆积树脂绝缘层21至24和导体层26来形成布线堆叠部分30。
具体地，如图4中所示，通过下述方式来获得包括支承基板50和下树脂绝缘层51的基材52：通过在支承基板50上贴附具有片形状并且由环氧树脂构成的绝缘树脂基材来形成下树脂绝缘层51。如图5中所示，在基材52的单个表面(具体地，下树脂绝缘层51的上表面)上布置堆叠金属片体54。在此，通过将堆叠金属片体54布置在下部树脂绝缘层51上可靠地获得贴附，使得在随后的制造处理中堆叠金属片体54不与下树脂绝缘层51分离。堆叠金属片体54包括处于可移除状态的两个铜箔55和56(一对金属箔)。具体地，通过使用金属镀(例如，镀铬、镀镍、镀钛或其组合)布置铜箔55和56来形成堆叠金属片体54。
然后，在堆叠金属片体54上形成要被用作母板连接端子45的金属导体部分(形成金属导体部分的处理)。具体地，如图6中所示，在堆叠金属片体54的上表面上层叠用于形成阻镀物的干膜，并且曝光和显影该干膜。结果，形成具有预定图案的阻镀物57，该预定图案在与母板连接端子45对应的部分中具有开口。另外，在形成阻镀物57的同时，选择性地进行电铜镀，在堆叠金属片体54上形成金属导体部分58，然后，剥离阻镀物57(参见图7)。
在形成金属导体部分的处理后，对金属导体部分58的表面进行粗糙化(CZ处理)，以便提高与树脂绝缘层的贴附(参见图8)。在该情况下，在粗糙化金属导体部分58的表面的同时，倒圆金属导体部分58的边缘(倒圆处理)。
然后，将具有片形状的树脂绝缘层21布置为包围具有金属导体部分58的堆叠金属片体54，并且贴附树脂绝缘层21(参见图9)。在此，树脂绝缘层21紧靠堆叠金属片体54和金属导体部分58，并且同时，在堆叠金属片体54的周边区域中紧靠下树脂绝缘层51，以密封堆叠金属片体54。
另外，如图10中所示，通过例如使用受激准分子激光、UV激光或CO2激光等来执行激光处理而在树脂绝缘层21的预定位置(金属导体部分58上的位置)形成通孔33。然后，使用诸如高锰酸钾溶液的蚀刻溶液来执行用于移除每一个通孔33内的污物的去污物处理。另外，作为去污物处理，除了使用蚀刻溶液的处理之外，还可以执行例如使用O2的等离子体灰化处理。
在去污物处理后，通过根据在现有技术中已知的技术执行化学镀铜和电镀铜来在每一个通孔33内形成导通孔导体34。另外，通过使用诸如半加成法的现有技术中已知的技术执行蚀刻来在树脂绝缘层21上形成导体层26的图案(参见图11)。
另外，第二至第四树脂绝缘层22至24和导体层26可以使用与上述的树脂绝缘层21和导体层26的方法类似的方法来形成，并且堆叠在树脂绝缘层21上。因此，通过对于最外树脂绝缘层24执行激光钻孔处理而形成多个开口35(参见图12)。接下来，使用高锰酸钾溶液或O2等离子体等来执行用于移除每一个开口35内的污物的去污物处理。
通过上述的堆积处理，通过在基材52上堆叠堆叠金属片体54、树脂绝缘层21至24和导体层26来形成布线堆叠体60。另外，如图12中所示，位于在布线堆叠体60中的堆叠金属片体54之上的区域对应于多层布线基板10的布线堆叠部分30。此外，由布线堆叠体60中的开口35暴露的导体层26的部分对应于IC芯片连接端子41。
然后，通过执行化学镀铜形成覆盖每一个树脂绝缘层21至24和树脂绝缘层24的开口35的内侧的整个表面镀层(整个表面镀处理)。在该情况下，也在开口35的内表面上形成铜镀层。
另外，在布线堆叠体60的上表面上层叠用于形成阻镀物的干膜，并且通过曝光和显影干膜形成具有在与电容器连接端子42对应的部分中开口的图案的阻镀物。然后，在多个开口35的一部分的内侧形成填充的导通孔导体，并且同时，通过在形成阻镀物的同时选择性地执行镀图案来在填充的导通孔导体的上侧形成电容器连接端子42(形成填充的导通孔导体的处理)。
在形成填充的导通孔导体的处理后，如图13中所示，通过使用半加成法执行构图来移除除了填充的导通孔导体63和电容器连接端子42之外的整个表面镀层(移除整个表面镀层的处理)。
在移除整个表面镀层的处理后，使用切割设备(未示出)来切割布线堆叠体60，并且，移除布线堆叠部分30的周边区域(切割处理)。然后，如图13中所示，在布线堆叠部分30和周边部分64之间的边界(在图13中被示出为箭头的边界)中，对于在布线堆叠部分30(包括支承基板50和下树脂绝缘层51)之下设置的基材52执行切割。作为切割的结果，暴露由树脂绝缘层21密封的堆叠金属片体54的外边缘部分。即，通过移除周边部分64，移除在下树脂绝缘层51和树脂绝缘层21之间的贴附部分。结果，仅通过堆叠金属片体54来连接布线堆叠部分30和基材52。
在此，如图14中所示，通过下述方式来从布线堆叠部分30移除基材52：剥离堆叠金属片体54的一对铜箔55和56的边界，以暴露在布线堆叠部分30的下表面(树脂绝缘层21)中设置的铜箔55(移除基材的处理)。
然后，在布线堆叠部分30的下表面32侧中，通过在保留金属导体部分58的一部分的同时蚀刻和移除铜箔55，来形成母板连接端子45(形成连接端子的处理)。具体地，在布线堆叠部分30的上表面31上层叠用于形成抗蚀剂的干膜，并且，通过曝光和显影干膜来形成覆盖整个上表面31的抗蚀剂。在这种状态中，通过蚀刻布线堆叠部分30来完全移除铜箔55，并且同时移除金属导体部分58的下侧的部分。结果，在树脂绝缘层24中形成开口37，并且，在开口37中剩余的金属导体部分58变为母板连接端子45(参见图15)。另外，在此，因为与金属导体部分58的端部侧相比，更有效地蚀刻和移除金属导体部分58的中心，所以使得母板连接端子45的端子外表面45a具有凹形状。另外，通过改变诸如蚀刻溶液的浓度、温度和处理时间的蚀刻条件，调整在端子外表面45a中形成凹形状的程度。
然后，对于IC芯片连接端子41的表面、电容器连接端子42的表面和母板连接端子45的表面顺序地执行化学镀镍和化学镀金，从而形成镍金镀层46、47和48(镀处理)。通过上述处理，制造图1的多层布线基板10。
因此，根据本实施例，能够获得下面的效果。
(1)在根据本实施例的多层布线基板10中，在布线堆叠部分30的下表面32侧中的暴露的最外层的树脂绝缘层21中形成的多个开口37内设置母板连接端子45。从最外树脂绝缘层21的外主表面21a向内地定位母板连接端子45的端子外侧45a。在这种情况下，最外树脂绝缘层21具有阻焊的功能，并且可以在母板连接端子45的端子外表面45a上可靠地形成焊料。另外，虽然在最外树脂绝缘层21的内侧掩埋母板连接端子45，但是端子内侧45b的边缘45c被倒圆，从而避免了边缘部分上的应力集中。因此，减少了在树脂绝缘层21中产生裂纹的风险，并且与现有技术相比，改善了多层布线基板10的可靠性。
(2)在根据本实施例的多层布线基板10中，以凹形状形成母板连接端子45的端子外表面45a。因此，在端子外表面45a上形成的焊料的接触面积增加，并且能够增加焊料的连接强度。
(3)在根据本实施例的多层布线基板10中，母板连接端子45具有只有端子外表面45a被镀层48覆盖的结构。因此，能够在端子外表面45a上可靠地形成焊料。
(4)在根据本实施例的多层布线基板10中，在布线堆叠部分30的下表面32侧，从暴露的最外树脂绝缘层21的外主表面21a到最近的导体层26的厚度L1大于布线堆叠部分30的其他树脂绝缘层22至24的每一个厚度L2。结果，能够可靠地形成母板连接端子45，使得从树脂绝缘层21的外主表面21a向内地定位端子外表面45a。
(5)根据本实施例，首先构图与母板连接端子45对应的金属导体部分58，然后，堆叠布线堆叠部分30的内导体层26。因此，能够防止母板连接端子45和内导体层26之间的位置偏差。此外，因为不需要在移除基材后执行母板连接端子45的构图，所以能够较容易地制造多层布线基板10。
(6)在根据本实施例的多层布线基板10中，对于每种类型的连接目标，在布线堆叠部分30的上表面31侧形成的多个连接端子41和42具有不同的上表面高度。具体地，作为多个连接端子41和42，存在要连接到IC芯片的IC芯片连接端子41和要连接到芯片电容器的电容器连接端子42。另外，IC芯片连接端子41比最外暴露的树脂绝缘层24的表面更低，并且，电容器连接端子42比树脂绝缘层24的表面更高。结果，能够以倒装芯片的方式以精细的节距在IC芯片连接端子41上可靠地形成用于连接IC芯片的焊料凸块，并且可靠地连接IC芯片。另外，能够在电容器连接端子42中可靠地形成用于连接芯片电容器的焊料，并且可靠地连接芯片电容器。
(7)在根据本实施例的多层布线基板10中，在布线堆叠部分30的上表面31侧暴露的树脂绝缘层24中形成开口35，同时在开口35内形成IC芯片连接端子41，同时上表面的高度低于树脂绝缘层24的表面。结果，能够将焊料球容易地布置在IC芯片连接端子41上的开口35内，并且在IC芯片连接端子41上更可靠地形成焊料凸块。
(8)在根据本实施例的多层布线基板10中，因为电容器连接端子42具有其上表面和侧表面被镀层47覆盖的结构，所以能够将焊料附着到上表面和侧表面。因此，能够可靠地形成具有连接部件的相对优选的形状的焊角。另外，因为IC芯片连接端子41具有其上表面被镀层46覆盖的结构，所以能够在IC芯片连接端子41的上表面上可靠地形成焊料凸块。在此，因为电容器连接端子42的间隔比IC芯片连接端子41的间隔宽，并且电容器连接端子42的大小相对较大，所以能够以足够的强度使用在电容器连接端子42的上表面和侧表面中形成的焊料来可靠地焊接和连接芯片电容器。另一方面，因为IC芯片连接端子41的间隔较窄，所以如果焊料凸块在IC芯片连接端子41的横向上(在与基板平行的方向上)膨胀，则端子之间的电短路变为问题。相反，根据本实施例，因为仅在IC芯片连接端子41的上表面上形成焊料凸块，所以焊料凸块没有在横向上膨胀。因此，能够避免通过焊料凸块的端子之间的电短路。
(9)在根据本实施例的多层布线基板10中，使用相同的包括不产生光固化能力的树脂绝缘材料的固化材料的堆积材料来形成多个树脂绝缘层21至24。即，最外树脂绝缘层24由与内树脂绝缘层22和23的材料相同的具有良好绝缘性质的堆积材料形成。因此，能够使得IC芯片连接端子41和电容器连接端子42的端子之间的间隔变窄，并且获得多层布线基板10的高度集成。另外，在多层布线基板10中，因为在最外层中没有形成阻焊物，所以能够避免由于树脂绝缘层21至24和阻焊物的热膨胀系数的差异而产生的多层布线基板10的翘曲。
第二实施例
接下来，将参考附图来描述根据本发明的第二实施例。图16是图示根据本实施例的多层布线基板10A的示意构造的截面图。在根据第一实施例的上述多层布线基板10中，在同一最外树脂绝缘层21内形成母板连接端子45和连接到母板连接端子45的导通孔导体34。相反，在根据本实施例的多层布线基板10A中，在不同的树脂绝缘层20和21中形成母板连接端子45和导通孔导体34。另外，在多层布线基板10A中的其他构造(包括连接端子41和42、导体层26和树脂绝缘层22至24)与第一实施例的那些相同。
在本实施例中，在布线堆叠部分30A的下表面32侧，从暴露的最外树脂绝缘层20的外主表面20a到最近的导体层26延伸的厚度L1对应于树脂绝缘层20和21的厚度之和。因此，从暴露的最外树脂绝缘层20的外主表面20a到最近的导体层26延伸的厚度L1大于其他树脂绝缘层22至24的每一个厚度L2。
以下面的序列来制造根据本实施例的多层布线基板10A。
首先，在基材52的单个表面上(在下树脂绝缘层51的上表面上)布置堆叠金属片体54。然后，如图17中所示，具有片形状的树脂绝缘层20被布置为包围堆叠金属片体54，并且，贴附树脂绝缘层20。在此，树脂绝缘层20紧靠堆叠金属片体54，并且同时紧靠堆叠金属片体54的周边区域中的下树脂绝缘层51，以密封堆叠金属片体54。
因此，与母板连接端子45对应的金属导体部分58形成在堆叠金属片体54上(形成金属导体部分的处理)。具体地，通过例如使用受激准分子激光、UV激光等来执行激光处理而在树脂绝缘层20内形成具有与母板连接端子45对应的预定图案的开口71(参见图18)。然后，执行电铜镀，并且在堆叠金属片体54上形成金属导体部分58(参见图19)。
在形成金属导体部分的处理后，为了改善与树脂绝缘层的贴附，对于金属导体部分58的表面执行粗糙化(CZ处理)(参见图20)。在该情况下，粗糙化金属导体部分58的表面，并且同时，倒圆金属导体部分58的边缘(倒圆处理)。
然后，在具有金属导体部分58的树脂绝缘层20的上表面上布置具有片形状的树脂绝缘层21，并且贴附树脂绝缘层21(参见图21)。
另外，如图22中所示，通过例如使用准分子激光或UV激光等来执行激光处理而在树脂绝缘层21的预定位置(在金属导体部分58上)中形成通孔33。接下来，使用诸如高锰酸钾溶液的蚀刻溶液来执行用于在每一个通孔33内移除污物的去污物处理。
在去污物处理后，通过根据在本领域中已知的技术执行化学镀铜和电镀铜而在每一个通孔33内形成导通孔导体34。此外，通过根据诸如半加成法的本领域中已知的技术执行蚀刻来在树脂绝缘层21上构图导体层26(参见图23)。
另外，树脂绝缘层22至24和导体层26可以通过与上述的树脂绝缘层21和导体层26的技术相同的技术来形成，并且可以堆叠在树脂绝缘层21上。另外，与第一实施例类似地，通过对于最外树脂绝缘层24执行激光钻孔处理来形成多个开口35，然后，通过下述方式来在布线堆叠体60A的上表面上形成IC芯片连接端子41或电容器连接端子42：执行整个表面镀处理、形成填充的导通孔导体的处理、移除整个表面镀层的处理等(参见图24)。
在移除整个表面镀层的处理后，通过是切割处理的使用切割设备(未示出)切割布线堆叠体60A来移除布线堆叠部分30A的周边区域64。另外，从布线堆叠部分30A移除基材52，如图25中所示，并且通过下述方式来暴露在布线堆叠部分30A的下表面32(树脂绝缘层20)上设置的铜箔55：执行移除基材的处理，并且在堆叠金属片体54中的一对铜箔55和56之间的界面进行剥离。
然后，在布线堆叠部分30的下表面32侧中，通过在保留金属导体部分58的一部分的同时蚀刻和移除铜箔55，来形成母板连接端子45(参见图26)。另外，通过下述方式来形成镍金镀层46、47和48：对于IC芯片连接端子41的表面、电容器连接端子42的表面和母板连接端子45的表面顺序执行化学镀镍和化学镀金(镀处理)。通过上述的处理，制造图16的多层布线基板10A。
即使在根据本实施例的多层布线基板10A中，也能够获得与第一实施例的效果相同的效果。
另外，本发明的每一个实施例可以如下地修改。
在上述第二实施例中，在母板连接端子45中具有凹形状的端子外表面45a不限于最深部分位于最外树脂绝缘层20的内主表面20b的外侧的构造。如图27中所示，通过加深端子外表面45a的最深部分，母板连接端子45可以形成为端子外表面45a的最深部分位于最外树脂绝缘层20的内侧主表面20b的内侧。如果以这种方式形成母板连接端子45，则因为端子外表面45a内的焊料的接触面积增加，因此能够充分地增加焊料的连接强度。
在上述每一个实施例的多层布线基板10和10A中，虽然使用半加成法来构图在上表面31侧形成的电容器连接端子42，但是可以使用减成法来对其进行构图。在该情况下，与图28中所示的多层布线基板10B类似地，电容器连接端子42A形成为具有其中下表面的面积大于上表面的面积的梯形形状。以这种方式，因为电容器连接端子42A和树脂绝缘层24之间的接触面积增加，所以能够获得足够的连接强度。另外，如在多层布线基板10B中那样，可以使用通过填充开口35的内侧而获得的填充的导通孔导体63来形成IC芯片连接端子41A。此外，如在图29中所示的多层布线基板10C中那样，类似于IC芯片连接端子41，电容器连接端子42B可以形成为在开口35内暴露。而且，电容器连接端子42B具有与IC芯片连接端子41的高度几乎相同的高度。
虽然在上述实施例的每一个中，母板连接端子45的端子外表面45a通过蚀刻而具有凹形状，但是本发明不限于此。例如，可以使用激光处理等来形成具有凹形状的端子外表面45a。另外，可以通过执行多个蚀刻处理来形成具有凹形状的端子外表面45a。具体地，在通过第一蚀刻形成小于母板连接端子45的凹部分后，可以通过其次执行第二蚀刻来形成具有凹形状的端子外表面45a。
虽然在上述实施例的每一个中，通过导通孔导体34来彼此连接在多个树脂绝缘层21至24中形成的多个导体层26，并且该导通孔导体34逐渐变细使得直径从下表面32侧到上表面31侧变宽，但是本发明不限于此。在多个树脂绝缘层21至24内形成的导通孔导体34可以在同一方向上逐渐变细，并且多个导体层26可以通过导通孔导体彼此连接，导通孔导体逐渐变细使得直径从上表面31侧向下表面32侧变宽。
虽然在上述实施例的每一个中，分别覆盖连接端子41、42和45的镀层46、47和48由镍金镀层构成，但是可以使用除了铜之外的镀层。例如，可以使用诸如镍钯金镀层的其他镀层。
接下来，下面将描述通过上述每一个实施例理解的技术思想。
(1)提供了一种多层布线基板，该多层布线基板具有通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层形成为多层的堆叠结构；多个第一主表面侧连接端子，其被布置在堆叠结构的第一主表面侧；多个第二主表面侧连接端子，其被布置在堆叠结构的第二主表面侧，多个导体层形成在多个树脂绝缘层中，并且通过导通孔导体彼此连接，导通孔导体逐渐变细使得直径向第一主表面侧或第二主表面侧变宽，其中堆叠结构的第二主表面中的暴露的最外树脂绝缘层中形成多个开口，
从最外树脂绝缘层的外主表面向内地定位被布置为与多个开口匹配的第二主表面侧连接端子的端子外表面，端子内表面的边缘被倒圆，在第一主表面侧中存在具有不同的连接目标的至少两种类型的第一主表面侧连接端子，并且根据连接目标的类型不同地设置第一主表面侧连接端子的上表面的高度。
(2)提供了一种制造多层布线基板的方法，多层布线基板具有通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层形成为多层的堆叠结构；多个第一主表面侧连接端子，其被布置在堆叠结构的第一主表面侧；多个第二主表面侧连接端子，其被布置在堆叠结构的第二主表面侧，多个导体层形成在多个树脂绝缘层中，并且通过导通孔导体彼此连接，导通孔导体逐渐变细使得直径向第一主表面侧或第二主表面侧变宽，该方法包括：形成金属导体部分的处理，其包括制备通过以可移除状态在单个表面上堆叠金属箔而获得的支承基材，并且其后在金属箔上形成要被用作第二主表面侧连接端子的金属导体部分；倒圆处理，用于在形成金属导体部分的处理后倒圆金属导体部分的边缘；堆积处理，用于在倒圆处理后形成通过交替地堆叠多个树脂绝缘层和多个导体层形成为多层的堆叠结构；移除基材的处理，其中，通过在堆积处理后移除支承基材来暴露金属箔；以及，形成连接端子的处理，其中，通过在堆积处理后在保留金属导体部分的一部分的同时蚀刻和移除堆叠结构中的金属箔，来形成第二主表面侧连接端子。

Claims (16)

1.一种多层布线基板，包括：
通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层而形成为多层的堆叠结构；
多个第一主表面侧连接端子，其布置在所述堆叠结构的第一主表面中；以及
多个第二主表面侧连接端子，其被布置在所述堆叠结构的第二主表面中，
其中
所述多个导体层形成在所述多个树脂绝缘层中，并且通过导通孔导体可操作地彼此连接，所述导通孔导体逐渐变细使得其直径向所述第一主表面或所述第二主表面变宽，
其中
在所述堆叠结构的所述第二主表面中的暴露的最外树脂绝缘层中形成多个开口，以及
从所述暴露的最外树脂绝缘层的外主表面向内地定位被布置为与所述多个开口匹配的所述第二主表面侧连接端子的端子外表面，并且端子内表面的边缘被倒圆。
2.根据权利要求1所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子的所述端子外表面具有凹形状。
3.根据权利要求1所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子的所述端子外表面具有凹形状，并且从所述最外树脂绝缘层的内主表面向内地定位所述端子外表面的最深部分。
4.根据权利要求1所述的多层布线基板，
其中，在所述堆叠结构的所述第二主表面中，所述暴露的最外树脂绝缘层的所述外主表面被定义为基准表面，并且从所述外主表面延伸到每一个端子内表面的端部的长度(X)比从所述外主表面延伸到每一个端子内表面的中心部分的长度(Y)短。
5.根据权利要求1所述的多层布线基板，
其中，在所述堆叠结构的所述第二主表面中，当所述暴露的最外树脂绝缘层的所述外主表面被用作基准表面时，从所述外主表面延伸到每一个端子内表面的长度从每一个端子内表面的中心部分向其端部逐渐变短。
6.根据权利要求1所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子具有下述结构，其中只有作为主体的铜层的上表面被由除了铜之外的材料构成的镀层覆盖。
7.根据权利要求1所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子连接到母板并且与多个母板连接端子相对应，每一个母板连接端子具有比每一个第一主表面侧连接端子的面积大的面积。
8.根据权利要求1所述的多层布线基板，
其中，相对于所述堆叠结构的所述第二主表面，从所述暴露的最外树脂绝缘层的所述外主表面延伸到最近的导体层的厚度(L1)大于所述堆叠结构中的其他树脂绝缘层的每一个厚度(L2)。
9.根据权利要求1所述的多层布线基板，
其中，在所述多个树脂绝缘层中形成的所有导通孔导体逐渐变细，使得其直径从所述第二主表面向所述第一主表面变宽。
10.一种多层布线基板，包括：
通过交替地堆叠多个导体层和包括相同的树脂绝缘材料的多个树脂绝缘层而形成为多层的堆叠结构；
多个第一主表面侧连接端子，其布置在所述堆叠结构的第一主表面中；
多个第二主表面侧连接端子，其布置在所述堆叠结构的第二主表面中，
其中
所述多个导体层形成在所述多个树脂绝缘层中，并且通过导通孔导体可操作地彼此连接，所述导通孔导体逐渐变细使得其直径向所述第一主表面或所述第二主表面变宽，
其中
在所述堆叠结构的所述第二主表面中的暴露的最外树脂绝缘层中形成多个开口，
从所述暴露的最外树脂绝缘层的外主表面向内地定位被布置为与所述多个开口匹配的所述第二主表面侧连接端子的端子外表面，以及
在所述堆叠结构的所述第二主表面中，所述暴露的最外树脂绝缘层的所述外主表面被定义为基准表面，并且从所述外主表面延伸到每一个端子内表面的长度从每一个端子内表面的中心部分向其端部逐渐变短。
11.根据权利要求10所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子的所述端子外表面具有凹形状。
12.根据权利要求10所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子的所述端子外表面具有凹形状，并且从所述最外树脂绝缘层的内主表面向内地定位所述端子外表面的最深部分。
13.根据权利要求10所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述多个第二主表面侧连接端子具有下述结构，其中只有作为主体的铜层的上表面被由除了铜之外的材料构成的镀层覆盖。
14.根据权利要求10所述的多层布线基板，
其中
被布置为与所述多个开口匹配的所述第二主表面侧连接端子连接到母板并且与多个母板连接端子相对应，所述多个母板连接端子具有比所述第一主表面侧连接端子的面积大的面积。
15.根据权利要求10所述的多层布线基板，
其中，相对于所述堆叠结构的所述第二主表面，从所述暴露的最外树脂绝缘层的所述外主表面延伸到最近的导体层的厚度(L1)大于所述堆叠结构中的其他树脂绝缘层的每一个厚度(L2)。
16.根据权利要求10所述的多层布线基板，
其中，在所述多个树脂绝缘层中形成的所有导通孔导体逐渐变细，使得其直径从所述第二主表面向所述第一主表面变宽。
CN201010621686.8A 2009-12-28 2010-12-28 多层布线基板 Expired - Fee Related CN102111951B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-296912 2009-12-28
JP2009296912 2009-12-28

Publications (2)

Publication Number Publication Date
CN102111951A true CN102111951A (zh) 2011-06-29
CN102111951B CN102111951B (zh) 2014-09-17

Family

ID=44175926

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010621686.8A Expired - Fee Related CN102111951B (zh) 2009-12-28 2010-12-28 多层布线基板

Country Status (5)

Country Link
US (1) US8581388B2 (zh)
JP (1) JP5504149B2 (zh)
KR (1) KR101323541B1 (zh)
CN (1) CN102111951B (zh)
TW (1) TWI449480B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254198A (zh) * 2013-06-28 2014-12-31 京瓷Slc技术株式会社 布线基板
WO2017046762A1 (en) * 2015-09-17 2017-03-23 At&S (China) Co.Ltd. Sacrificial structure comprising low-flow material for manufacturing component carriers
CN107249876A (zh) * 2015-03-12 2017-10-13 三井金属矿业株式会社 带载体的金属箔及布线基板的制造方法
CN108141968A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
JP2013135080A (ja) * 2011-12-26 2013-07-08 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP6110084B2 (ja) * 2012-07-06 2017-04-05 株式会社 大昌電子 プリント配線板およびその製造方法
WO2016157552A1 (ja) * 2015-03-31 2016-10-06 株式会社棚澤八光社 プリント基板とその製造方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
WO2022170162A1 (en) * 2021-02-05 2022-08-11 Qorvo Us, Inc. Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same
US11889616B2 (en) * 2021-03-09 2024-01-30 Mitsubishi Electric Corporation Circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
CN101286456A (zh) * 2007-04-13 2008-10-15 新光电气工业株式会社 布线板制造方法、半导体器件制造方法以及布线板
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899265B2 (ja) 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2011181542A (ja) * 2010-02-26 2011-09-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133711A (ja) * 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
CN101286456A (zh) * 2007-04-13 2008-10-15 新光电气工业株式会社 布线板制造方法、半导体器件制造方法以及布线板
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104254198A (zh) * 2013-06-28 2014-12-31 京瓷Slc技术株式会社 布线基板
CN107249876A (zh) * 2015-03-12 2017-10-13 三井金属矿业株式会社 带载体的金属箔及布线基板的制造方法
WO2017046762A1 (en) * 2015-09-17 2017-03-23 At&S (China) Co.Ltd. Sacrificial structure comprising low-flow material for manufacturing component carriers
CN108141968A (zh) * 2015-10-22 2018-06-08 旭硝子株式会社 配线基板的制造方法

Also Published As

Publication number Publication date
TWI449480B (zh) 2014-08-11
CN102111951B (zh) 2014-09-17
KR101323541B1 (ko) 2013-10-29
JP5504149B2 (ja) 2014-05-28
TW201134329A (en) 2011-10-01
KR20110076805A (ko) 2011-07-06
US20110156272A1 (en) 2011-06-30
JP2011155251A (ja) 2011-08-11
US8581388B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
CN102111951B (zh) 多层布线基板
US6000130A (en) Process for making planar redistribution structure
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US7382629B2 (en) Circuit substrate and method of manufacturing plated through slot thereon
CN102170745B (zh) 多层布线板及其制造方法
US9196506B2 (en) Method for manufacturing interposer
US20060081396A1 (en) Circuit substrate and method of manufacturing plated through slot thereon
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US20080117608A1 (en) Printed circuit board and fabricating method thereof
CN102111952B (zh) 多层布线基板
US8120148B2 (en) Package structure with embedded die and method of fabricating the same
US6946738B2 (en) Semiconductor packaging substrate and method of producing the same
JPWO2009101904A1 (ja) 半導体装置及びその製造方法
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
CN109922600B (zh) 线路板结构及其制作方法
JP2009135147A (ja) 配線基板及び電子素子の接続構造及び電子装置
JP2007214568A (ja) 回路基板構造
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
US7143509B2 (en) Circuit board and processing method thereof
TW201023319A (en) Packaging substrate and method for fabricating the same
KR101983266B1 (ko) 인쇄회로기판 및 그 제조 방법
CN107809837B (zh) 具有双加强层及整合双路由电路的线路板及其制作方法
JP5269757B2 (ja) 多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140917

Termination date: 20181228