KR20110076805A - 다층 배선기판 - Google Patents

다층 배선기판 Download PDF

Info

Publication number
KR20110076805A
KR20110076805A KR1020100135650A KR20100135650A KR20110076805A KR 20110076805 A KR20110076805 A KR 20110076805A KR 1020100135650 A KR1020100135650 A KR 1020100135650A KR 20100135650 A KR20100135650 A KR 20100135650A KR 20110076805 A KR20110076805 A KR 20110076805A
Authority
KR
South Korea
Prior art keywords
main surface
resin insulating
terminal
insulating layer
wiring board
Prior art date
Application number
KR1020100135650A
Other languages
English (en)
Other versions
KR101323541B1 (ko
Inventor
신노스케 마에다
데츠오 스즈키
아츠히코 스기모토
다츠야 이토
다쿠야 한도
사토시 히라노
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110076805A publication Critical patent/KR20110076805A/ko
Application granted granted Critical
Publication of KR101323541B1 publication Critical patent/KR101323541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0346—Deburring, rounding, bevelling or smoothing conductor edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Abstract

적층 구조체의 제 1 주면에 배치되는 다수개의 제 1 주면측 접속 단자; 및 상기 적층 구조체의 제 2 주면에 배치되는 다수개의 제 2 주면측 접속 단자;로 이루어지며, 여기에서 다수개의 도체층은 상기 다수개의 수지 절연층 내에 교호로 형성되며, 그의 직경이 상기 제 1 주면 또는 상기 제 2 주면을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 연결되고, 여기에서 다수개의 개구부는 상기 제 2 주면 내에서 노출된 최외층 수지 절연층에 형성되며, 그리고 상기 다수개의 개구부에 부합되도록 배치되는 상기 제 2 주면측 접속 단자의 단자 외면은 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되고, 단자 내면의 가장자리는 라운딩됨을 특징으로 하는 다층 배선 기판.

Description

다층 배선기판{MULTILAYERED WIRING SUBSTRATE}
본 출원은 2009년 12월 28일자로 출원된 일본국 특허 출원 제 2009-296912 호로부터의 우선권을 주장하며, 그의 내용은 전체적으로 이에 참고 문헌으로서 결합되어 있다.
본 발명은 동일한 수지 절연재료로 구성되는 다수개의 수지 절연층 및 다수개의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지는 한편, 대향 표면들 상에 연속적으로 형성되는 빌드업층을 갖는 이른바 코어기판을 완제품에 가지지 않는 다층 배선기판에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적 회로 소자(IC칩)는 최근 더욱더 고속화 및 다기능화되고 있다. 따라서, 단자의 개수가 증가하는 경향이 있고, 단자 간의 피치도 좁아지는 경향이 있다. 일반적으로, IC칩의 저면에는 다수개의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 마더보드 상의 단자 군에 플립 칩의 형태로 접속된다. 그러나, IC칩 상의 단자 군과 마더보드 상의 단자 군 사이에는 단자 간의 피치에 큰 차이가 있기 때문에, IC칩을 마더보드 상에 직접적으로 접속하는 것이 곤란하다. 그러므로, 통상적으로 IC칩을 IC칩 탑재용 배선 기판 상에 탑재하여 제조되는 반도체 패키지를 제작하여, 이 반도체 패키지를 마더보드 상에 탑재하는 방법이 이용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면 상에 빌드업층을 형성함으로써 얻어지는 다층 배선기판이 실용화되어 있다. 또한, 상기 빌드업층은 상기 코어 기판의 강성을 활용하여 상기 코어 기판의 전후 표면 상에 수지 절연층 및 도체층을 교호로 적층함으로써 형성된다. 즉, 이 다층 배선기판에 있어서, 코어 기판은 보강 기능을 가지며, 빌드업층에 비하여 매우 두껍게 형성되어 있다. 또한, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위하여 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다.
한편, 근래에는 반도체 집적회로소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 될 수 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스에 기여하여, 고주파 신호의 전송 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이러한 문제를 해결하기 위하여, 코어기판이 없는 다층 배선기판을 설계하는 것이 제안된 바 있다(예를 들면, 특허문헌 1 참조). 이러한 다층 배선 기판에서는 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 한다. 그러므로, 고주파 신호의 전송 로스를 저감할 수 있고 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1에 개시되어 있는 제조방법에서는 임시 기판의 편면에 금속박을 배치하고, 이 금속박 상에 복수의 도체층 및 복수의 수지 절연층을 교호로 적층하여 이루어지는 빌드업층을 형성한다. 그 후, 상기 임시 기판으로부터 금속박을 분리하여 금속박 상에 빌드업층이 형성된 구조체를 얻는다. 이어서, 상기 금속박을 에칭에 의해 제거하여 상기 빌드업층의 최외층의 표면(수지 절연층의 표면이나 복수의 IC칩 접속단자의 표면)을 노출시킴으로써 다층 배선기판을 제조한다.
특허문헌 1 : 일본국 특허공개 제2007-158174호 공보(도 7 등)
그러나, 상술한 특허문헌 1에는 비교적 큰 영역을 갖는 접속 단자(상기 마더 보드에 접속된 마더보드 접속단자와 같은)의 표면이 높이의 차이 없이 상기 최외층 수지 절연층에 평행하게 형성되는 다층 배선 기판이 개시되어 있다. 이러한 다층 배선 기판에 있어서, 상기 마더보드 접속 단자와 상기 수지 절연층 사이의 경계부분에는 응력이 인가된다. 특히, 이러한 응력은 경우에 따라 상기 마더보드의 접속 단자의 내면 가장자리에 집중된다. 따라서, 도 30에 나타낸 바와 같이, 상기 수지 절연층(102) 측에는 상기 마더보드 접속 단자(101)의 내면 가장자리로부터 시작되는 크랙(103)이 발생될 수 있다.
특히, 특허문헌 1에는 빌드업층의 최외층에 솔더 레지스트를 형성한 다층 배선기판이 개시되어 있다. 이러한 다층 배선 기판에 있어서, 상기 마더보드 접속 단자와 상기 수지 절연층 사이의 경계부분에 인가되는 응력은 상기 마더보드 접속 단자의 표면측의 외주부를 코팅함으로써 완화된다. 그러나, 상기 다층 배선기판에 있어서, 최외층에 솔더 레지스트를 형성하는 경우에는, 이 솔더 레지스트와 내층의 각 수지 절연층 사이에 열팽창계수가 다르기 때문에, 상기 열팽창계수의 차이에 따라서 기판에 뒤틀림이 발생한다.
본 발명은 상기한 과제에 감안하여 이루어진 것으로서, 수지 절연층에서 크랙의 발생을 방지할 수 있는 신뢰성 높은 다층 배선 기판을 제공한다.
상술한 문제점들을 해결하기 위하여, 본 발명의 일 특징에 의하면, 동일한 수지 절연재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체, 상기 적층 구조체의 제 1 주면에 배치되는 다수개의 제 1 주면측 접속 단자, 및 상기 적층 구조체의 제 2 주면에 배치되는 다수개의 제 2 주면측 접속 단자를 가지며, 여기에서, 상기 다수개의 도체층은 상기 다수개의 수지 절연층 내에 형성되며, 그의 직경이 상기 제 1 주면 또는 상기 제 2 주면을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 연결되고, 여기에서, 다수개의 개구부는 상기 적층 구조체의 제 2 주면 내에서 노출된 최외층 수지 절연층에 형성되며, 그리고 상기 다수개의 개구부에 부합되도록 배치되는 상기 제 2 주면측 접속 단자의 단자 외면은 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되고, 단자 내면의 가장자리는 라운딩됨을 특징으로 하는 다층 배선 기판이 제공된다.
그러므로, 상술한 수단에서 설명한 바의 본 발명에 의하면, 코어 기판을 포함하지 않는 코어리스(coreless) 배선 기판으로서의 다층 배선 기판은 동일한 수지 절연재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로 형성된다. 이러한 다층 배선 기판에 있어서, 상기 적층 구조체의 제 2 주면 내에 제공되는 다수개의 상기 제 2 주면측 접속 단자는 상기 노출된 최외층 수지 절연층 내에 형성되는 다수개의 상기 개구부에 부합되도록 배치된다. 구체적으로, 상기 제 2 주면측 접속 단자의 단자 외면은 상기 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되므로, 상기 최외층 수지 절연층은 솔더 레지스트의 기능을 가지며, 상기 제 2 주면측 접속 단자의 단자 외면 상에 신뢰성있게 솔더를 형성하는 것이 가능하다. 또한, 각각의 제 2 주면측 접속 단자는 상기 최외층 수지 절연층의 내부측에 매설되고, 각각의 단자 내면의 가장자리는 라운딩되므로, 각각의 가장자리 부분에 대한 응력의 집중을 피하게 된다. 그러므로, 상기 수지 절연층 내에서 크랙이 발생될 위험이 감소되며, 종래 기술에 비하여 상기 다층 배선 기판의 신뢰성이 개선된다. 상기 제 2 주면에서 상기 노출된 최외층 수지 절연층의 외부 주면이 기준면으로서 이용될 때, 상기 외부 주면으로부터 상기 단자 내면의 일단부까지 연장되는 길이는 상기 외부 주면으로부터 상기 단자 내면의 중앙부까지 연장되는 길이보다 짧아질 수 있다. 또한, 상기 해당 외부 주면이 기준면으로서 이용될 때, 상기 외부 주면으로부터 상기 단자 내면까지 연장되는 길이는 상기 단자 내면의 중앙부로부터 상기 단부까지 이어짐에 따라 점진적으로 짧아질 수 있다. 이러한 구조에서, 상기 단자 내면의 단부에 대한 응력의 집중을 피하게 된다. 그러므로, 상기 수지 절연층 내에서 크랙이 발생될 위험이 감소되며, 종래 기술에 비하여 상기 다층 배선 기판의 신뢰성이 개선된다.
상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자의 단자 외면은 오목 형상을 가지며, 상기 단자 외면의 가장 깊은 부분은 상기 최외층 수지 절연층의 내부 주면으로부터 내측으로 위치되는 것이 바람직하다. 이러한 방식으로 상기 제 2 주면측 접속 단자가 형성되면, 상기 단자 외면에 대한 솔더의 접촉 영역이 증가되므로, 상기 솔더의 접속 강도를 증가시키는 것이 가능하다.
상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 본체로서의 동층(copper layer)이 그의 상면에만 동 이외의 물질로 형성되는 도금층으로 커버되는 구조를 가질 수 있다. 이러한 방식으로, 상기 제 2 주면측 접속 단자의 상면에 솔더를 형성하는 것이 가능하다.
상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 마더보드에 접속되도록 형성될 수 있고, 다수개의 마더보드 접속 단자에 상응하게 될 수 있으며, 그 각각은 각각의 제 1 주면측 접속 단자보다 큰 면적을 갖는다. 이 경우, 각각 비교적 큰 면적을 갖는 다수개의 상기 제 2 주면측 접속 단자를 마더보드에 신뢰성있게 접속하는 것이 가능하다. 또한, 상기 다수개의 제 2 주면측 접속 단자는 마더보드에 접속되는 상기 제 2 주면, 또는, 반대로, 예를 들면, 상기 IC 칩이 장착되는 상기 제 1 주면에 제공될 수 있다.
상기 적층 구조체의 제 2 주면에 대하여 노출된 최외층 수지 절연층의 외부 주면으로부터 가장 가까운 도체층까지 연장되는 두께는 상기 적층 구조체에서 나머지 수지 절연층의 두께보다 크게 되는 것이 바람직하다. 이러한 방식으로, 상기 단자 외면이 상기 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되도록 상기 제 2 주면측 접속 단자를 신뢰성있게 형성하는 것, 상기 응력을 완화시키는 것, 및 도 30에서와 같이 크랙을 억제하는 것이 가능하다.
상기 다수개의 수지 절연층 내에 형성되는 모든 비아 도체는 상기 제 2 주면으로부터 상기 제 1 주면까지 이어짐에 따라 그의 직경이 확대되도록 테이퍼질 수 있다. 반대로, 상기 다수개의 수지 절연층 내에 형성되는 모든 비아 도체는 상기 제 1 주면측으로부터 상기 제 2 주면측까지 이어짐에 따라 그의 직경이 확대되도록 테이퍼질 수 있다. 이러한 방식으로, 코어 기판을 갖지 않는 코어리스 배선 기판을 비교적 용이하게 제조하는 것이 가능하다.
다수개의 수지 절연층은 열경화성 수지 절연 재료와 같이 광경화성을 부여하지 않는 수지 절연재료의 경화물을 포함하는 동일한 빌드업 재료를 사용하여 형성하는 것이 바람직하다. 이 경우, 각각의 접속 단자를 갖는 최외층 수지 절연층은 우수한 절연성을 갖는 상기 내부 수지 절연층과 마찬가지로 동일한 빌드업 재료로 형성되므로, 각각의 접속 단자들 사이의 간격을 감소시키고 상기 다층 배선 기판의 높은 집적율을 얻는 것이 가능하다.
상기 수지 절연층 재료의 바람직한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지 및 폴리이미드 수지와 같은 열경화성 수지, 또는 폴리카보네이트 수지, 아크릴 수지, 폴리아세틸 수지 및 폴리프로필렌 수지와 같은 열가소성 수지 등을 들 수 있다. 그 외에, 상기한 수지와 유리 섬유(유리 직포나 유리 부직포) 또는 폴리아미드 섬유와 같은 유기 섬유와의 복합재료, 혹은 연속 다공질 PTFE와 같은 3-차원의 메쉬 형상을 갖는 불소계 수지 기재에 에폭시 수지와 같은 열경화성 수지를 함침시켜서 얻은 수지-수지 복합재료를 사용할 수도 있다.
도체층은 주로 동으로 이루어지며, 서브트랙티브법, 세미 에디티브법, 풀 에디티브법 등의 공지 기술에 의해서 형성된다. 구체적으로 말하자면, 예를 들면 동박의 에칭, 무전해 동도금 혹은 전해 동도금과 같은 기술이 적용된다. 또한, 스퍼터링이나 CVD 등에 의해서 박막을 형성한 후에 에칭을 실시함으로써 도체층이나 접속단자를 형성한다. 상기 도체층이나 접속단자는 도전성 페이스트 등의 인쇄에 의해서 형성할 수도 있다.
본 발명의 다른 일 특징에 의하면, 다층 배선 기판의 제조 방법이 제공되며, 상기 방법은: 박리 가능한 상태로 편면 상에 금속박을 적층함으로써 이루어지는 지지 기재를 준비함 및 상기 금속박 상에서 나중에 상기 제 2 주면측 접속 단자로 사용될 금속 도체부를 형성함을 포함하는 금속 도체부 형성 공정; 상기 금속 도체부 형성 공정 이후에 상기 금속 도체부의 가장자리를 라운딩하는 라운딩 공정; 상기 라운딩 공정 이후에 다수개의 수지 절연층 및 다수개의 도체층을 교호로 적층함으로써 다층화한 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후에 상기 지지 기재를 제거함으로써 금속박을 노출하는 기재 제거 공정; 및 상기 빌드업 공정 이후에 상기 금속 도체부의 일부분을 제외하고 상기 적층 구조체 내의 금속박을 에칭 및 제거함으로써 제 2 주면측 접속 단자를 형성하는 접속 단자 형성 공정을 포함한다.
이러한 방식으로 상기 다층 배선 기판을 제조하면, 상기 제 2 주면측 접속 단자의 단자 외면을 상기 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치시키는 것이 가능하다. 또한, 상기 제 2 주면측 접속 단자의 단자 내면의 가장자리를 라운딩할 수 있다. 이러한 방식으로 상기 제 2 주면측 접속 단자를 형성하면, 상기 수지 절연층에 크랙이 발생될 위험을 감소시킬 수 있고, 종래 기술에 비하여 신뢰성있는 다층 배선 기판을 제조할 수 있다. 또한, 상기 제 2 주면측 접속 단자에 상응하는 금속 도체부가 패턴화된 이후에 상기 적층 구조체의 내부 도체층이 적층되므로, 상기 제 2 주면측 접속 단자와 상기 내부 도체층 사이의 위치 편차를 방지할 수 있다. 더욱이, 상기 기재의 제거 공정 이후에 상기 제 2 주면측 접속 단자의 패턴을 형성할 필요가 없으므로, 상기 다층 배선 기판을 비교적 용이하게 제조할 수 있다.
도 1은 제 1 실시예에 의한 다층 배선 기판의 개략적인 구성을 도시하는 단면도
도 2는 상기 다층 배선 기판의 개략적인 구성을 도시하는 평면도
도 3은 상기 다층 배선 기판의 개략적인 구성을 도시하는 평면도
도 4는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 5는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 6은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 7은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 8은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 9는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 10은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 11은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 12는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 13은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 14는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 15는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 16은 제 2 실시예에 의한 다층 배선 기판의 개략적인 구성을 도시하는 단면도
도 17은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 18은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 19는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 20은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 21은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 22는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 23은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 24는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 25는 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 26은 상기 다층 배선 기판의 제조 방법을 도시하는 설명도
도 27은 또 하나의 실시예에 의한 마더보드 접속 단자를 도시하는 확대 단면도
도 28은 또 하나의 실시예에 의한 다층 배선 기판의 개략적인 구성을 도시하는 단면도
도 29는 또 하나의 실시예에 의한 다층 배선 기판의 개략적인 구성을 도시하는 단면도
도 30은 종래 기술에 의한 다층 배선 기판을 도시하는 확대 단면도
[제 1 실시예]
이하, 첨부 도면을 참조하여 본 발명의 제 1 실시예에 의한 다층 배선 기판을 상세히 설명한다. 도 1은 본 실시예에 의한 다층 배선 기판의 개략적인 구성을 도시하는 확대 단면도이다. 또한, 도 2는 상면측으로부터 본 상기 다층 배선 기판을 도시하는 평면도이고, 도 3은 바닥면 측으로부터 본 상기 다층 배선 기판을 도시하는 평면도이다.
도 1을 참조하면, 다층 배선기판(10)은 코어기판은 갖지 않으면서, 동일한 수지 절연재료를 포함하는 4개의 수지 절연층(21 ~ 24)과 동으로 이루어지는 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(적층 구조체)(30)를 갖는 코어리스 배선기판이다. 각각의 수지 절연층(21 ~ 24)은 광경화성을 부여하지 않는 수지 절연재료, 구체적으로는, 열경화성 에폭시 수지의 경화물을 이용한 빌드업 재료를 사용하여 형성된다. 상기 다층 배선 기판(10)에 있어서, 배선 적층부(30)의 상면(31) 측(제 1 주면측)에는 다수개의 접속 단자(41, 42)(제 1 주면측 접속 단자)가 배치되어 있다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시예의 다층 배선기판(10)에는 배선 적층부(30)의 상면(31) 측에 배치되는 다수개의 접속 단자(41, 42)로서, IC칩에 접속되는 IC칩 접속단자(41) 및 칩 콘덴서에 접속되는 콘덴서 접속단자(42)가 있다. 상기 배선 적층부(30)의 상면(31) 측에서, 다수개의 IC칩 접속단자(41)는 기판 중앙부에 형성된 칩 탑재영역(43)에 어레이 형상으로 배치된다. 또한, 콘덴서 접속단자(42)는 IC칩 접속단자(41)보다 큰 면적을 가지며, 상기 칩 탑재영역(43)의 외주측에 배치된다.
한편, 도 1 및 도 3에 나타낸 바와 같이, 배선 적층부(30)의 하면(32)(제 2 주면) 측에는, 마더보드에 접속되는 LGA(Land Grid Array)용의 다수개의 접속단자(제 2 주면측 접속단자로서의 마더기판 접속단자)(45)가 어레이 형상으로 배치된다. 이들 마더기판 접속단자(45)는 상면(31) 측에 제공되는 IC칩 접속단자(41) 및 콘덴서 접속단자(42)보다 큰 면적을 갖는다.
각각의 수지 절연층(21 ~ 24)에는 비아 홀(33) 및 필드 비아 도체(34)가 각각 형성된다. 모든 비아 도체(34)는 동일한 방향으로 테이퍼진 형상을 가지며(도 1에서는 하면 측으로부터 상면 측으로 직경이 확대됨), 각각의 도체층(26), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 마더보드 접속단자(45)를 서로 전기적으로 접속시킨다.
배선 적층부(30)의 상면(31) 측에는 4개의 수지 절연층(24)에 개구부(35)가 제공된다. 개구부(35) 내에는 상면의 높이가 수지 절연층(24)의 표면(기준면)의 높이보다 낮게 되는 상태로 IC칩 접속단자(41)가 형성된다. 또한, IC칩 접속단자(41)는 상기 IC칩 접속 단자(41)의 본체인 동층의 상면에만 동 이외의 도금층(46)(구체적으로, 니켈-금 도금층)이 커버되는 구조를 갖는다. 즉, 상기 IC칩은 노출된 IC 칩 접속 단자(41)의 상면에 범프(도시 생략)를 통하여 플립 칩의 형태로 접속된다.
IC칩 접속단자(41)는 본체로서 동층으로 형성되며, 상면의 높이가 수지 절연층(24)의 표면의 높이보다 높게 되는 상태로 형성된다. 즉, 본 실시예의 다층 배선 기판(10)에 있어서, 비교적 큰 면적을 갖는 상기 콘덴서 접속 단자(42)의 상면의 높이가 비교적 작은 면적을 갖는 상기 IC 칩 배선 단자(41)의 상면의 높이보다 더욱 높게 되도록, 상기 IC 칩 배선 단자(41)의 상면 및 상기 콘덴서 접속 단자(42)의 상면은 높이가 상이하다. 또한, 상기 콘덴서 접속 단자(42)의 본체로서 상기 동층의 상부 및 측부 표면들은 동 이외의 도금층(47)(구체적으로, 니켈-금 도금층)에 의하여 커버된다. 상기 칩 콘덴서의 외부 단자는 솔더(도시 생략)를 통하여 상기 콘덴서 접속 단자(42)에 접속된다.
배선 적층부(30)의 하면(32) 측에 있어서, 노출된 최외층 수지 절연층(21)에는 다수개의 개구부(37)가 형성되며, 동시에, 상기 마더보드 접속 단자(45)는 다수개의 상기 개구부(37)에 상응하게 배치된다. 구체적으로, 상기 마더보드 접속 단자(45)는 본체로서의 동층으로 형성되며, 단자 외면(45a)은 상기 최외층 수지 절연층(21)의 표면(21a)(외부 주면)으로부터 내측으로 배치된다. 또한, 상기 마더보드 접속 단자(45)에서, 상기 단자 외면(45a)은 오목 형상을 가지며, 단자 내면(45b)의 가장자리(45c)는 라운딩된다. 여기에서, 상기 최외층 수지 절연층(21)의 표면(21a)(외부 주면)을 기준면으로 이용하면, 그의 표면(21a)으로부터 상기 단자 내면(45b)의 단부까지 연장되는 길이(X)는 상기 표면(21a)으로부터 각각의 단자 내면(45b)의 중앙부까지 연장되는 길이(Y)보다 짧다. 또한, 상기 표면(21a)으로부터 상기 단자 내면(45b)까지 연장되는 길이는 상기 단자 내면(45b)의 중앙부로부터 단부까지 이어짐에 따라 점진적으로 짧아지게 됨을 알 수 있다. 본 실시예에서, 상기 마더보드 접속 단자(45)의 단자 외면(45a)은 보울 형상으로 만곡되며, 여기에서 상기 단자 외주측의 경사각이 더욱 크고, 상기 단자 중앙은 가장 깊은 부분이 된다. 또한, 상기 마더보드 접속 단자(45)는 본체로서의 동층의 외면에만 동 이외의 도금층(48)(구체적으로, 니켈-금 도금층)이 커버되는 구조를 갖는다. 더욱이, 상기 마더보드는 솔더(도시 생략)를 통하여 상기 마더보드 접속 단자(45)에 접속된다.
또한, 상기 배선 적층부(30)의 하면(32) 측에서, 상기 노출된 최외층 수지 절연층(21)의 외부 주면(21a)으로부터 가장 가까운 도체층(26)까지 연장되는 두께(L1)(본 실시예에서는, 상기 수지 절연층(21)의 두께)는 상기 배선 적층부(30)에서 나머지 수지 절연층(22 ~ 24)의 각각의 두께(L2)보다 더욱 크다. 본 실시예의 다층 배선 기판(10)에서, 상기 마더보드 접속 단자(45)는 상기 최외층 수지 절연층(21)을 두껍게 형성함으로써 상기 개구부(37)의 내부측에 위치된다.
상술한 구조를 갖는 상기 다층 배선 기판(10)은, 예를 들면, 다음의 순서로 제조된다.
우선, 빌드업 공정에서, 충분한 강도를 가지는 지지기판(支持基板)(유리 에폭시 기판 등)을 준비하고, 이 지지기판 상에 수지 절연층(22 ~ 24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
구체적으로, 도 4에 나타낸 바와 같이, 지지기판(50) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 붙여서 하지(下地) 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(基材)(52)를 얻는다. 도 5에 나타낸 바와 같이, 기재(52)의 편면(구체적으로는 하지 수지 절연층(51)의 상면)에 적층 금속 시트체(54)를 배치한다. 여기에서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함으로써, 이후의 제조공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 밀착성이 신뢰성있게 확보된다. 적층 금속 시트체(54)는 2장의 동박(55, 56)(1쌍의 금속박)을 박리 가능한 상태로 포함한다. 구체적으로는, 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이들의 복합 도금)을 이용하여 동박(55), 56)을 배치함으로써 적층 금속 시트체(54)를 형성한다.
그 후, 도 6에 나타낸 바와 같이, 적층 금속 시트체(54) 상에 상기 마더보드 접속 단자(45)로서 사용될 금속 도체부를 형성한다(금속 도체부 형성 공정). 구체적으로, 도 6에 나타낸 바와 같이, 상기 적층 금속 시트체(54)의 상면에 상기 도금 레지스트를 형성하기 위한 드라이 필름을 라미네이팅하고, 상기 드라이 필름을 노출 및 형상한다. 그 결과, 상기 마더보드 접속 단자(45)에 상응하는 부분에 개구부를 갖는 소정의 패턴을 갖는 도금 레지스트(57)를 형성한다. 또한, 상기 도금 레지스트(57)를 형성하는 동안 선택적으로 전해 동 도금을 수행하고, 상기 적층 금속 시트체(54) 상에 상기 금속 도체부(58)를 형성한 후, 상기 도금 레지스트(57)를 벗겨낸다(도 7 참조).
상기 금속 도체부 형성 공정 이후에, 상기 수지 절연층과의 밀착성을 증가시키기 위하여 상기 금속 도체부(58)의 표면을 거칠게 한다(CZ 처리)(도 8 참조). 이 경우, 상기 금속 도체부(58)의 표면을 거칠게 하는 동안, 동시에 상기 금속 도체부(58)의 가장자리를 라운딩한다(라운딩 공정).
그 후, 금속 도체층(58)을 갖는 적층 금속 시트체(54)를 에워싸도록 시트 형상을 갖는 수지 절연층(21)을 배치하여, 상기 수지 절연층(21)을 부착한다(도 9 참조). 여기에서, 상기 수지 절연층(21)은 상기 적층 금속 시트체(54) 및 상기 금속 도체부(58)에 접경하고, 동시에, 상기 적층 금속 시트체(54)의 주위 영역에서 상기 하지 수지 절연층(51)에 접경하여, 상기 적층 금속 시트체(54)를 밀봉하게 된다.
또한, 도 10에 나타낸 바와 같이, 예를 들면, 엑시머 레이저, UV 레이저, CO2 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층(21)의 소정의 위치(상기 금속 도체부(58) 위의 위치)에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액과 같은 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는, 에칭액를 사용한 처리 이외에도, 예를 들면 O2를 이용하여 플라즈마 애싱의 처리를 실시하여도 된다.
상기 디스미어 공정 이후, 종래 기술의 공지 기술에 의하여 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 세미 애디티브법과 같은 종래 기술의 공지 기술에 의하여 에칭을 실시함으로써 수지 절연층(21) 상에 도체층(26)의 패턴을 형성한다(도 11 참조).
또한, 상술한 제 1 수지 절연층(21) 및 도체층(26)과 마찬가지 방법으로 제 2 내지 제 4 수지 절연층(22 ~ 24), 및 도체층(26)을 형성하여 상기 수지 절연층(21) 상에 적층한다. 그러므로, 상기 최외층 수지 절연층(24)에 대하여 레이저 보링(laser boring) 공정을 수행함으로써 다수개의 개구부(35)를 형성한다(도 12 참조). 다음으로, 각각의 개구부(35) 내에서 스미어를 제거하기 위하여 과망간산칼륨 용액, O2 플라즈마 등을 이용하여 디스미어 공정을 실시한다.
상기 상술한 빌드업 공정을 통하여, 상기 기재(52) 상에 상기 적층 금속 시트체(54), 상기 수지 절연층(22 ~ 24), 및 상기 도체층(26)을 적층함으로써 상기 배선 적층체(60)를 형성한다. 또한, 도 12에 나타낸 바와 같이, 상기 배선 적층체(60) 내에서 상기 적층 금속 시트체(54) 위에 위치되는 영역은 상기 다층 배선 기판(10)의 배선 적층부(30)에 해당된다. 더욱이, 상기 배선 적층체(60)에서 상기 개구부(35)에 의하여 노출된 상기 도체층(26)의 일부분은 상기 IC 칩 접속 단자(41)에 해당된다.
그 후, 무전해 동 도금(전체 표면 도금 공정)을 수행함으로써 각각의 수지 절연층(22 ~ 24) 및 상기 수지 절연층(24)의 개구부(35) 내부측을 커버하는 전체 표면 도금층을 형성한다. 이 경우, 상기 개구부(35)의 내면에도 상기 동 도금을 형성한다.
또한, 도금 레지스트를 형성하기 위한 드라이 필름을 상기 배선 적층체(60)의 상면에 라미네이팅하고, 상기 드라이 필름을 노출 및 현상하여 상기 콘덴서 접속 단자(42)에 해당하는 부분에 개방된 패턴을 갖는 도금 레지스트를 형성한다. 그리고나서, 다수개의 개구부(35) 중 일부의 내부측에 상기 필드 비아 도체를 형성하고, 동시에, 상기 도금 레지스트를 형성하는 동안(필드 비아 도체 형성 공정) 패턴 도금을 선택적으로 수행하여 상기 필드 비아 도체의 상부측에 상기 콘덴서 접속 단자(42)를 형성한다.
상기 필드 비아 도체 형성 공정 이후에, 도 13에 나타낸 바와 같이, 세미 에디티브법을 이용하여 패터닝을 수행함으로써 상기 필드 비아 도체(63) 및 상기 콘덴서 접속 단자(42)를 제외한 전체 표면 도금층을 제거한다(전체 표면 도금층 제거 공정).
전체 표면 도금층 제거 공정 이후, 다이싱 장치(도시생략)를 이용하여 배선 적층체(60)를 절단하여 배선 적층부(30)의 주위 영역을 제거한다(절단 공정). 그 후, 도 13에 나타낸 바와 같이, 배선 적층부(30)와 그 주위부(64)의 경계(도 13에서 화살표로 나타내는 경계)에서, 배선 적층부(30)의 하측에 제공된 기재(52)(지지 기판(50) 및 하지 수지 절연층(51) 포함)에 대하여 절단을 수행한다. 이러한 절단의 결과, 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외부 가장자리 부분이 노출된다. 즉, 주위부(64)의 제거에 의해서, 하지 수지 절연층(51)과 수지 절연층(21) 사이의 접착부가 제거된다. 그 결과, 상기 배선 적층부(30) 및 상기 기재(52)는 상기 적층 금속 시트체(54)를 통해서만 접속된다.
여기에서, 도 14에 나타낸 바와 같이, 적층 금속 시트체(54)의 1쌍의 동박(55, 56)을 그 계면에서 박리함으로써 배선 적층부(30)로부터 기재(52)를 제거하여, 배선 적층부(30)의 하면(수지 절연층(21))에 제공된 동박(55)을 노출시킨다(기재 제거 공정).
그 후, 배선 적층부(30)의 하면(32) 측에서 상기 금속 도체부(58)의 일 부분을 제외하고 상기 동박(55)을 에칭 및 제거하여 마더보드 접속 단자(45)를 형성한다(접속단자 형성공정). 구체적으로는, 배선 적층부(30)의 상면(31)에 에칭 레지스트를 형성하기 위한 드라이 필름을 라미네이팅하고, 상기 드라이 필름을 노출 및 현상함으로써 상기 상면(31) 전체를 커버하는 상기 에칭 레지스트를 형성한다. 이 상태에서, 상기 배선 적층부(30)를 에칭함으로써 상기 동박(55)을 전체적으로 제거하고, 동시에 상기 금속 도체부(58)의 하부측 일부를 제거한다. 그 결과, 상기 개구부(37)는 상기 수지 절연층(24) 내에 형성되고, 상기 개구부(37) 내에 잔류하는 상기 금속 도체부(58)는 마더보드 접속 단자(45)가 된다(도 15 참조). 또한, 여기에서, 상기 금속 도체부(58)의 중앙이 상기 금속 도체부(58)의 단부측에 비하여 더욱 효과적으로 에칭 및 제거되므로, 상기 마더보드 접속 단자(45)의 단자 외면(45a)은 오목 형상을 갖게 된다. 또한, 상기 단자 외면(45a)에 오목 형상을 형성하는 정도는 에칭액의 농도, 온도 및 공정 시간과 같은 에칭 조건을 변경함으로써 조정된다.
그리고나서, 상기 IC 칩 접속 단자(41)의 표면, 상기 콘덴서 접속 단자(42)의 표면 및 상기 마더보드 접속 단자(45)의 표면에 대하여 무전해 니켈 도금 및 무전해 금 도금을 순차적으로 수행하여, 상기 니켈-금 도금층(46,47,48)이 형성되도록 한다(도금 공정). 상기 상술한 공정들을 통하여, 도 1의 다층 배선 기판(10)을 제조한다.
그러므로, 본 실시예에 의하면, 다음의 효과를 얻을 수 있다.
(1) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 상기 배선 적층부(30)의 하면(32) 측에서 노출된 최외층의 수지 절연층(21)에 형성된 다수개의 개구부(37) 내에 상기 마더보드 접속 단자(45)가 제공된다. 상기 마더보드 접속 단자(45)의 단자 외측(45a)은 상기 최외층 수지 절연층(21) 외부 주면(21a)으로부터 내측으로 위치된다. 이 경우, 상기 최외층 수지 절연층(21)은 솔더 레지스트의 기능을 가지며, 상기 마더보드 접속 단자(45)의 단자 외면(45a) 상에는 솔더가 신뢰성있게 형성될 수 있다. 또한, 상기 최외층 수지 절연층(21)의 내부측에는 상기 마더보드 접속 단자(45)가 매설되고, 상기 단자 내측(45b)의 가장자리(45c)는 라운딩됨으로써, 상기 가장자리 부분에 응력이 집중되는 것을 피하게 된다. 그러므로, 상기 수지 절연층(21)에 크랙이 발생될 위험이 감소되고, 종래 기술에 비하여 상기 다층 배선 기판(10)의 신뢰성이 개선된다.
(2) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 상기 마더보드 접속 단자(45)의 단자 외면(45a)은 오목 형상으로 형성된다. 그러므로, 상기 단자 외면(45a)에 형성된 솔더의 접촉 영역이 증가되고, 상기 솔더의 접속 강도를 증가시키는 것이 가능하다.
본 실시예에 의한 상기 다층 배선 기판(10)에서, 상기 마더보드 접속 단자(45)는 상기 도금층(48)이 상기 단자 외면(45a)에만 커버되는 구조를 갖는다. 그러므로, 상기 단자 외면(45a) 상에 솔더를 신뢰성있게 형성하는 것이 가능하다.
(3) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 상기 배선 적층부(30)의 하면(32) 측에서, 상기 노출된 최외층 수지 절연층(21)의 외부 주면(21a)으로부터 가장 가까운 도체(26)까지의 두께(L1)는 상기 배선 적층부(30)의 나머지 수지 절연층(22 ~ 24) 각각의 두께(L2)보다 더욱 크다. 그 결과, 상기 단자 외면(45a)이 상기 수지 절연층(21)의 외부 주면(21a) 내측으로 위치되도록 마더보드 접속 단자(45)를 신뢰성있게 형성하는 것이 가능하다.
(4) 본 실시예에 의하면, 상기 마더보드 접속 단자(45)에 상응하는 금속 도체부(58)가 먼저 패턴화되고, 그 후, 상기 배선 적층부(30)의 내부 도체층(26)이 적층된다. 그러므로, 상기 마더보드 접속 단자(45)와 상기 내부 도체층(26) 사이의 위치 편차를 방지하는 것이 가능하다. 더욱이, 상기 기재 제거 공정 이후에 상기 마더보드 접속 단자(45)의 패턴화를 수행할 필요가 없으므로, 비교적 용이한 다층 배선 기판(10)의 제조가 가능하다.
(5) 본 실시예에 의한 다층 배선 기판(10)에 있어서, 상기 배선 적층부(30)의 상면(31)측에 형성되는 다수개의 접속 단자(41,42)는 접속 목표 각각의 유형에 따라 상이한 상면 높이를 갖는다. 구체적으로, 다수개의 접속 단자(41,42)로서는, 상기 IC 칩에 접속되는 IC 칩 접속 단자(41) 및 상기 칩 콘덴서에 접속되는 콘덴서 접속 단자(42)가 있다. 또한, 상기 IC 칩 접속 단자(41)는 상기 노출된 최외층 수지 절연층(24)의 표면보다 더욱 낮고, 그리고 상기 콘덴서 접속 단자(42)는 상기 수지 절연층(24)의 표면보다 더욱 높다. 그 결과, 상기 IC 칩 접속 단자(41) 상의 IC 칩을 플립-칩 방식으로 최적 피치로 접속하기 위한 솔더 범프를 신뢰성있게 형성하는 것이 가능하며, 상기 IC 칩을 신뢰성있게 접속하는 것이 가능하다. 또한, 상기 콘덴서 접속 단자(42)에서 상기 칩 콘덴서를 접속하기 위한 솔더를 신뢰성있게 형성하는 것이 가능하며 상기 칩 콘덴서를 신뢰성있게 접속하는 것이 가능하다.
(6) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 상기 개구부(35)를 상기 배선 적층부(30)의 상면(31) 측에 노출된 상기 수지 절연층(24) 내에 형성하고, 동시에, 상기 IC 칩 접속 단자(41)를 상면의 높이가 상기 수지 절연층(24)의 표면보다 더욱 낮게 상기 개구부(35) 내에 형성한다. 그 결과, 상기 IC 칩 접속 단자(41)의 개구부(35) 내에 솔더볼을 용이하게 위치시키는 것이 가능하며, 상기 IC 칩 접속 단자(41) 상에 솔더 범프를 더욱 신뢰성있게 형성하는 것이 가능하다.
(7) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 상기 콘덴서 접속 단자(42)는 그의 상면 및 측표면이 상기 도금층(47)에 의하여 커버되는 구조를 가지므로, 상기 솔더를 상기 상면 및 측표면에 부착하는 것이 가능하다. 그러므로, 부품들을 접속하기 위하여 비교적 바람직한 형상을 갖는 솔더 필릿을 신뢰성있게 형성하는 것이 가능하다. 또한, 상기 IC 칩 접속 단자(41)는 그의 상면이 상기 도금층(46)에 의하여 커버되는 구조를 가지므로, 상기 솔더를 상기 IC 칩 접속 단자(41)의 상면에 신뢰성있게 형성하는 것이 가능하다. 여기에서, 상기 콘덴서 접속 단자(42)의 간격은 상기 IC 칩 접속 단자(41)의 간격보다 더욱 넓고 상기 콘덴서 접속 단자(42)의 크기는 비교적 크기 때문에, 상기 콘덴서 접속 단자(42)의 상면 및 측표면 내에 형성되는 상기 솔더를 사용하여 상기 칩 콘덴서를 충분한 강도로 신뢰성있게 솔더링 및 접속하는 것이 가능하다. 한편, 상기 IC 칩 접속 단자(41)의 간격은 좁으므로, 상기 솔더 범프가 상기 IC 칩 접속 단자(41)의 가로 방향으로(상기 기판에 평행한 방향으로) 부풀어지면, 단자들 사이의 누전이 문제가 된다. 반대로, 본 실시예에 의하면, 상기 솔더 범프가 상기 IC 칩 접속 단자(41)의 상면에만 형성되므로, 상기 솔더 범프는 가로 방향으로 부풀지 않는다. 그러므로, 상기 솔더 범프를 통하여 상기 단자들 사이의 누전을 피할 수 있다.
(8) 본 실시예에 의한 상기 다층 배선 기판(10)에 있어서, 다수개의 수지 절연층(22 ~ 24)은 광경화성을 부여하지 않는 수지 절연재료의 경화물을 포함하는 동일한 빌드업 재료를 사용하여 형성된다. 즉, 상기 최외층 수지 절연층(24)은 상기 내부 수지 절연층(22,23)과 동일하게 우수한 절연 특성을 갖는 빌드업 재료로 형성된다. 그러므로, 상기 IC 칩 접속 단자(41)와 상기 콘덴서 접속 단자(42)의 단자들 사이의 간격을 좁히는 것이 가능하며, 고집적의 다층 배선 기판(10)을 얻는 것이 가능하다. 또한, 상기 다층 배선 기판(10)에서, 최외층에는 솔더 레지스트가 형성되지 않으므로, 상기 수지 절연층(22 ~ 24)과 솔더 레지스트 사이의 열팽창 계수의 차이로 인하여 발생되는 상기 다층 배선 기판(10)의 뒤틀림을 피할 수 있다.
[제 2 실시예]
다음으로, 첨부 도면을 참조하여 본 발명의 제 2 실시예를 설명한다. 도 16은 본 발명에 의한 다층 배선 기판(10A)의 개략적인 구성을 도시하는 확대 단면도이다. 상기 제 1 실시예에 의한 상술한 바의 다층 배선 기판(10)에서, 마더보드 접속 단자(45) 및 상기 마더보드 접속 단자(45)에 접속된 비아 도체(34)는 동일한 최외층 수지 절연층(21) 내에 형성된다. 반대로, 본 실시예에 의한 다층 배선 기판(10A)에서는, 마더보드 접속 단자(45) 및 비아 도체(34)가 상이한 수지 절연층(20,21) 내에 형성된다. 또한, 상기 다층 배선 기판(10A)의 기타 구성(상기 접속 단자(41,42), 상기 도체층(26), 및 상기 수지 절연층(22 ~ 24) 포함)은 상기 제 1 실시예에서와 동일하다.
본 실시예에 있어서, 배선 적층부(30A)의 하면(32) 측에서, 노출된 최외층 수지 절연층(20)의 외부 주면(20a)으로부터 가장 가까운 도체층(26)까지 연장되는 두께(L1)는 상기 수지 절연층(20,21)의 두께의 합에 해당한다. 그러므로, 노출된 최외층 수지 절연층(20)의 외부 주면(20a)으로부터 가장 가까운 도체층(26)까지 연장되는 상기 두께(L1)는 나머지 수지 절연층(22 ~ 24)의 각각의 두께(L2)보다 크다.
본 실시예에 의한 상기 다층 배선 기판(10A)은 다음의 순서로 제작된다.
우선, 기재(52)의 편면(하지 수지 절연층(51)의 상면)에 적층 금속 시트체(54)를 배치한다. 그리고나서, 도 17에 나타낸 바와 같이, 적층 금속 시트체(54)를 에워싸도록 시트 형상을 갖는 수지 절연층(20)을 배치하여, 상기 수지 절연층(20)을 부착한다. 여기에서, 상기 수지 절연층(20)은 상기 적층 금속 시트체(54)에 접경하고, 동시에, 상기 적층 금속 시트체(54)의 주위 영역에서 상기 하지 수지 절연층(51)에 접경하여, 상기 적층 금속 시트체(54)를 밀봉하게 된다.
그러므로, 상기 마더보드 접속 단자(45)에 상응하는 금속 도체부(58)가 상기 적층 금속 시트체(54) 상에 형성된다(금속 도체부 형성 공정). 구체적으로, 마더보드 접속 단자(45)에 상응하는 소정의 패턴을 갖는 개구부(71)를, 예를 들면, 엑시머 레이저, UV 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층(20)에 형성한다(도 18 참조). 그리고나서, 전해 동도금을 수행하고, 상기 금속 도체부(58)를 상기 적층 금속 시트체(54) 상에 형성한다(도 19 참조).
상기 금속 도체부 형성 공정 이후에, 상기 수지 절연층과의 밀착성을 증가시키기 위하여 상기 금속 도체부(58)의 표면을 거칠게 한다(CZ 처리)(도 20 참조). 이 경우, 상기 금속 도체부(58)의 표면을 거칠게 하는 동안, 동시에 상기 금속 도체부(58)의 가장자리를 라운딩한다(라운딩 공정).
그 후, 금속 도체부(58)를 갖는 상기 수지 절연층(20)의 상면에 시트 형상을 갖는 상기 수지 절연층(21)을 배치하여, 상기 수지 절연층(21)을 부착한다(도 21 참조).
또한, 도 22에 나타낸 바와 같이, 예를 들면, 엑시머 레이저, UV 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층(21)의 소정의 위치(상기 금속 도체부(58)의 위쪽)에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액과 같은 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
상기 디스미어 공정 이후, 종래 기술의 공지 기술에 의하여 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 예를 들면, 세미 애디티브법과 같은 종래 기술의 공지 기술에 의하여 에칭을 실시함으로써 수지 절연층(21) 상에 도체층(26)의 패턴을 형성한다(도 23 참조).
또한, 상술한 제 1 수지 절연층(21) 및 도체층(26)과 마찬가지 방법으로 상기 수지 절연층(22 ~ 24) 및 도체층(26)을 형성하여 상기 수지 절연층(21) 상에 적층할 수 있다. 더욱이, 제 1 실시예에서와 마찬가지로, 상기 최외층 수지 절연층(24)에 대하여 레이저 보링 공정을 수행함으로써 다수개의 개구부(35)를 형성하고나서, 전체 표면 도금 공정, 필드 비아 도체 형성 공정, 전체 표면 도금층 제거 공정 등을 수행함으로써 상기 배선 적층체(60A)의 상면에 IC 칩 접속 단자(41) 또는 상기 콘덴서 접속 단자(42)를 형성한다(도 24 참조).
전체 표면 도금층 제거 공정 이후, 다이싱 장치(도시생략)를 이용하여 배선 적층체(60)를 절단하여 배선 적층부(30)의 주위 영역(64)을 제거한다, 이는 절단 공정이다. 또한, 도 25에 나타낸 바와 같이, 적층 금속 시트체(54)의 1쌍의 동박(55,56)을 그 계면에서 박리함으로써 배선 적층부(30A)로부터 기재(52)를 제거하여 상기 배선 적층부(30A)의 하면(32)(수지 절연층(20))에 제공된 동박(55)을 노출시킨다.
그리고나서, 상기 배선 적층부(30A)의 하면(32)측에서 상기 금속 도체부(58)의 일부분을 제외하고는 상기 동박(55)을 에칭 및 제거함으로써 상기 마더보드 접속 단자(45)를 형성한다(도 26 참조). 상기 IC 칩 접속 단자(41)의 표면, 상기 콘덴서 접속 단자(42)의 표면 및 상기 마더보드 접속 단자(45)의 표면에 대하여 무전해 니켈 도금 및 무전해 금 도금을 순차적으로 수행하여, 상기 니켈-금 도금층(46,47,48)이 형성되도록 한다(도금 공정). 상기 상술한 공정들을 통하여, 도 16의 다층 배선 기판(10A)을 제조한다.
본 실시예에 의한 상기 다층 배선 기판(10A)에 의해서도, 상기 제 1 실시예에서와 동일한 효과를 얻을 수 있다.
또한, 본 발명의 각각의 실시예는 다음과 같이 수정가능하다.
상술한 바의 제 2 실시예에서, 상기 마더보드 접속 단자(45)에서 오목 형상을 갖는 단자 외면(45a)은 상기 최외층 수지 절연층(20)의 내부 주면(20b)으로부터 외측에 가장 깊은 부분이 위치되는 구조에 한정되지 않는다. 도 27에 나타낸 바와 같이, 상기 마더보드 접속 단자(45)는 상기 단자 외면(45a)의 가장 깊은 부분이 상기 단자 외면(45a)의 가장 깊은 부분을 깊어지게 함으로써 상기 최외층 수지 절연층(20)의 내부 주면(20b)으로부터 내부측으로 위치되도록 형성될 수도 있다. 이러한 방식으로 상기 마더보드 접속 단자(45)가 형성되는 경우, 상기 단자 외면(45a)에서 솔더의 접촉 영역이 증가되므로, 상기 솔더의 접속 강도를 충분히 증가시키는 것이 가능하다.
상술한 바의 각 실시예의 다층 배선 기판(10,10A)에서는, 상기 상면(31) 측 상에 형성되는 콘덴서 접속 단자(42)를 세미 에디티브법을 이용하여 패턴화하는데, 서브트랙티브법을 이용하여 패턴화할 수도 있다. 이 경우, 도 28에 나타낸 상기 다층 배선 기판(10B)과 마찬가지로, 상기 콘덴서 접속 단자(42A)는 하면의 영역이 상면의 영역보다 더욱 큰 사다리꼴 형상을 갖도록 형성된다. 이러한 방식으로, 상기 콘덴서 접속 단자(42A)와 상기 수지 절연층(24) 사이의 접촉 영역이 증가되므로, 충분한 접속 강도를 확보하는 것이 가능하다. 또한, 상기 다층 배선 기판(10B)에서와 같이, 상기 IC 칩 접속 단자(41A)는 상기 개구부(35)의 내부측을 채움으로써 얻어지는 필드 비아 도체(63)를 이용하여 형성할 수 있다. 더욱이, 도 29에 나타낸 상기 다층 배선 기판(10C)에서와 같이, 상기 IC 칩 접속 단자(41)와 마찬가지로, 상기 개구부(35) 내에 노출되도록 상기 콘덴서 접속 단자(42B)를 형성할 수 있다. 또한, 상기 콘덴서 접속 단자(42B)는 상기 IC 칩 접속 단자(41)의 높이와 거의 동일한 높이를 갖는다.
상술한 각각의 실시예들에서는 상기 마더보드 접속 단자(45)의 단자 외면(45a)이 에칭에 의한 오목 형상을 가지지만, 본 발명은 이에 한정되지 않는다. 예를 들면, 오목 형상을 갖는 단자 외면(45a)은 레이저 가공 등을 이용하여 형성할 수도 있다. 또한, 오목 형상을 갖는 단자 외면(45a)은 다수개의 에칭 공정을 수행함으로써 형성할 수도 있다. 구체적으로, 상기 마더보드 접속 단자(45)보다 작은 오목 부분을 제 1 에칭을 통하여 형성한 이후에, 제 2 에칭을 순차적으로 수행함으로써 오목 형상을 갖는 단자 외면(45a)을 형성할 수도 있다.
상술한 각각의 실시예들에서는 다수개의 수지 절연층(22 ~ 24) 내에 형성되는 다수개의 도체층(26)을 하면(32) 측으로부터 상면(31) 측으로 직경이 확대되도록 테이퍼된 비아 도체(34)를 통하여 서로 접속시키지만, 본 발명은 이에 한정되지 않는다. 다수개의 수지 절연층(22 ~ 24) 내에 형성되는 비아 도체(34)는 동일한 방향으로 테이퍼지며, 다수개의 도체층(26)은 상면(31) 측으로부터 하면(32) 측으로 직경이 확대되도록 테이퍼진 비아 도체를 통하여 서로 접속가능하다.
상술한 각각의 실시예들에서는 상기 접속 단자(41,42,45)를 각각 커버하는 상기 도금층(46,47,48)이 니켈-금 도금층으로 형성되지만, 동 이외의 도금층을 이용할 수도 있다. 예를 들면, 니켈-팔라듐-금 도금층과 같은 기타 도금층을 이용할 수도 있다.
다음으로, 상술한 각각의 실시예들을 통하여 알 수 있는 기술적 사상을 아래에 설명한다.
(1) 동일한 수지 절연 재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체, 상기 적층 구조체의 제 1 주면측에 배치되는 다수개의 제 1 주면측 접속 단자, 및 상기 적층 구조체의 제 2 주면측에 배치되는 다수개의 제 2 주면측 접속 단자로 이루어지고, 상기 다수개의 도체층은 상기 다수개의 수지 절연층 내에 형성되며, 그의 직경이 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 서로 연결되고, 여기에서 다수개의 개구부는 상기 적층 구조체의 제 2 주면측에 노출된 최외층 수지 절연층에 형성되며, 상기 다수개의 개구부에 부합되도록 배치되는 상기 제 2 주면측 접속 단자의 단자 외면은 상기 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되고, 단자 내면의 가장자리는 라운딩되며, 상이한 접속 목표를 갖는 적어도 2가지 유형의 제 1 주면측 접속 단자가 상기 제 1 주면측에 존재하고, 상기 제 1 주면측 접속 단자의 상면의 높이는 상기 접속 목표의 유형에 따라 상이하게 설정됨을 특징으로 하는 다층 배선 기판이 제공된다.
동일한 수지 절연 재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체, 상기 적층 구조체의 제 1 주면측에 배치되는 다수개의 제 1 주면측 접속 단자, 및 상기 적층 구조체의 제 2 주면측에 배치되는 다수개의 제 2 주면측 접속 단자로 이루어지며, 상기 다수개의 도체층은 상기 다수개의 수지 절연층 내에 형성되며, 그의 직경이 상기 제 1 주면측 또는 상기 제 2 주면측을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 서로 연결되는 다층 배선 기판의 제조 방법이 제공되며, 상기 방법은: 박리 가능한 상태로 편면 상에 금속박을 적층함으로써 이루어지는 지지 기재를 준비함 및 상기 금속박 상에서 나중에 상기 제 2 주면측 접속 단자로 사용될 금속 도체부를 형성함을 포함하는 금속 도체부 형성 공정; 상기 금속 도체부 형성 공정 이후에 상기 금속 도체부의 가장자리를 라운딩하는 라운딩 공정; 상기 라운딩 공정 이후에 다수개의 수지 절연층 및 다수개의 도체층을 교호로 적층함으로써 다층화한 적층 구조체를 형성하는 빌드업 공정; 상기 빌드업 공정 이후에 상기 지지 기재를 제거함으로써 상기 금속박을 노출하는 기재 제거 공정; 및 상기 빌드업 공정 이후에, 상기 금속 도체부의 일부분을 제외하고 상기 적층 구조체 내의 금속박을 에칭 및 제거함으로써 제 2 주면측 접속 단자를 형성하는 접속 단자 형성 공정을 포함한다.
10, 10A ~ 10C - 다층 배선 기판 20 ~ 24 - 수지 절연층
20a, 21a - 외부 주면 20b - 내부 주면
26 - 도체층
30, 30A - 적층 구조체로서의 배선 적층부 31 - 제 1 주면으로서의 상면
32 - 제 2 주면으로서의 하면 34 - 비아 도체
37 - 개구부
41, 41A - 제 1 주면측 접속 단자로서의 IC칩 접속단자
42, 42A, 42B - 제 1 주면측 접속 단자로서의 콘덴서 접속단자
45 - 제 2 주면측 접속단자로서의 마더기판 접속단자
45a - 단자 외면 45b - 단자 내면
45c - 가장자리 48 - 도금층
X - 외부 주면으로부터 단자 내면의 일단부까지 연장되는 길이
Y - 외부 주면으로부터 단자 내면 중앙부까지 연장되는 길이

Claims (16)

  1. 동일한 수지 절연재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체;
    상기 적층 구조체의 제 1 주면에 배치되는 다수개의 제 1 주면측 접속 단자; 및
    상기 적층 구조체의 제 2 주면에 배치되는 다수개의 제 2 주면측 접속 단자;로 이루어지며,
    여기에서,
    상기 다수개의 도체층은 상기 다수개의 수지 절연층 내에 형성되며, 그의 직경이 상기 제 1 주면 또는 상기 제 2 주면을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 연결되고,
    여기에서,
    다수개의 개구부는 상기 적층 구조체의 제 2 주면 내에서 노출된 최외층 수지 절연층에 형성되며, 그리고
    상기 다수개의 개구부에 부합되도록 배치되는 상기 제 2 주면측 접속 단자의 단자 외면은 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되고, 단자 내면의 가장자리는 라운딩됨을 특징으로 하는 다층 배선 기판.
  2. 청구항 1에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자의 단자 외면은 오목 형상을 가짐을 특징으로 하는 다층 배선 기판.
  3. 청구항 1에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자의 단자 외면은 오목 형상을 가지며, 상기 단자 외면의 가장 깊은 부분은 상기 최외층 수지 절연층의 내부 주면으로부터 내측으로 위치됨을 특징으로 하는 다층 배선 기판.
  4. 청구항 1에 있어서,
    상기 적층 구조체의 제 2 주면에서, 상기 노출된 최외층 수지 절연층의 외부 주면은 기준면으로서 정의되며, 상기 외부 주면으로부터 각각의 단자 내면의 일단부까지 연장되는 길이(X)는 상기 외부 주면으로부터 각각의 단자 내면 중앙부까지 연장되는 길이(Y)보다 짧게 됨을 특징으로 하는 다층 배선 기판.
  5. 청구항 1에 있어서,
    상기 적층 구조체의 제 2 주면에서, 상기 노출된 최외층 수지 절연층의 외부 주면이 기준면으로서 이용될 때, 상기 외부 주면으로부터 각각의 단자 내면까지 연장되는 길이는 각각의 단자 내면의 중앙부로부터 그의 일단부까지 이어짐에 따라 점진적으로 짧아지게 됨을 특징으로 하는 다층 배선 기판.
  6. 청구항 1에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 본체로서의 동층이 그의 상면에만 동 이외의 물질로 형성되는 도금층으로 커버되는 구조를 가짐을 특징으로 하는 다층 배선 기판.
  7. 청구항 1에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 마더보드에 접속되기 위한 것이고, 다수개의 마더보드 접속 단자에 상응하며, 그 각각은 각각의 제 1 주면측 접속 단자보다 큰 면적을 가짐을 특징으로 하는 다층 배선 기판.
  8. 청구항 1에 있어서,
    상기 적층 구조체의 제 2 주면에 대하여, 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 가장 가까운 도체층까지 연장되는 두께(L1)는 상기 적층 구조체에서 나머지 수지 절연층의 각각의 두께(L2)보다 크게 됨을 특징으로 하는 다층 배선 기판.
  9. 청구항 1에 있어서,
    상기 다수개의 수지 절연층 내에 형성되는 모든 비아 도체는 상기 제 2 주면으로부터 상기 제 1 주면까지 이어짐에 따라 그의 직경이 확대됨을 특징으로 하는 다층 배선 기판.
  10. 동일한 수지 절연재료를 포함하는 다수개의 도체층 및 다수개의 수지 절연층을 교호로 적층함으로써 다층화한 적층 구조체;
    상기 적층 구조체의 제 1 주면에 배치되는 다수개의 제 1 주면측 접속 단자; 및
    상기 적층 구조체의 제 2 주면에 배치되는 다수개의 제 2 주면측 접속 단자;로 이루어지며,
    여기에서,
    상기 다수개의 도체층은 상기 다수개의 수지 절연층 내에 형성되며, 그의 직경이 상기 제 1 주면 또는 상기 제 2 주면을 향하여 확대되도록 테이퍼진 비아 도체를 통하여 작동상 서로 연결되고,
    여기에서,
    다수개의 개구부는 상기 적층 구조체의 제 2 주면 내에서 노출된 최외층 수지 절연층에 형성되며,
    상기 다수개의 개구부에 부합되도록 배치되는 상기 제 2 주면측 접속 단자의 단자 외면은 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 내측으로 위치되고, 그리고
    상기 적층 구조체의 제 2 주면에서, 상기 노출된 최외층 수지 절연층의 외부 주면은 기준면으로서 정의되며, 상기 외부 주면으로부터 각각의 단자 내면까지 연장되는 길이는 각각의 단자 내면 중앙부로부터 그의 일단부까지 이어짐에 따라 점진적으로 짧아지게 됨을 특징으로 하는 다층 배선 기판.
  11. 청구항 10에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자의 단자 외면은 오목 형상을 가짐을 특징으로 하는 다층 배선 기판.
  12. 청구항 10에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자의 단자 외면은 오목 형상을 가지며, 상기 단자 외면의 가장 깊은 부분은 상기 최외층 수지 절연층의 내부 주면으로부터 내측으로 위치됨을 특징으로 하는 다층 배선 기판.
  13. 청구항 10에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 본체로서의 동층이 그의 상면에만 동 이외의 물질로 형성되는 도금층으로 커버되는 구조를 가짐을 특징으로 하는 다층 배선 기판.
  14. 청구항 10에 있어서,
    상기 다수개의 개구부에 부합되도록 배치되는 다수개의 상기 제 2 주면측 접속 단자는 마더보드에 접속되기 위한 것이고, 상기 제 1 주면측 접속 단자보다 큰 면적을 갖는 다수개의 마더보드 접속 단자에 상응함을 특징으로 하는 다층 배선 기판.
  15. 청구항 10에 있어서,
    상기 적층 구조체의 제 2 주면에서, 상기 노출된 최외층 수지 절연층의 외부 주면으로부터 가장 가까운 도체층까지 연장되는 두께(L1)는 상기 적층 구조체에서 다른 수지 절연층의 각각의 두께(L2)보다 크게 됨을 특징으로 하는 다층 배선 기판.
  16. 청구항 10에 있어서,
    상기 다수개의 수지 절연층 내에 형성되는 모든 비아 도체는 상기 제 2 주면으로부터 상기 제 1 주면까지 이어짐에 따라 그의 직경이 확대되도록 테이퍼짐을 특징으로 하는 다층 배선 기판.
KR1020100135650A 2009-12-28 2010-12-27 다층 배선기판 KR101323541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-296912 2009-12-28
JP2009296912 2009-12-28

Publications (2)

Publication Number Publication Date
KR20110076805A true KR20110076805A (ko) 2011-07-06
KR101323541B1 KR101323541B1 (ko) 2013-10-29

Family

ID=44175926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135650A KR101323541B1 (ko) 2009-12-28 2010-12-27 다층 배선기판

Country Status (5)

Country Link
US (1) US8581388B2 (ko)
JP (1) JP5504149B2 (ko)
KR (1) KR101323541B1 (ko)
CN (1) CN102111951B (ko)
TW (1) TWI449480B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470706B1 (ko) * 2011-12-26 2014-12-08 니혼도꾸슈도교 가부시키가이샤 다층 배선기판의 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
JP6110084B2 (ja) * 2012-07-06 2017-04-05 株式会社 大昌電子 プリント配線板およびその製造方法
KR20150002492A (ko) * 2013-06-28 2015-01-07 쿄세라 서킷 솔루션즈 가부시키가이샤 배선 기판
WO2016143117A1 (ja) * 2015-03-12 2016-09-15 三井金属鉱業株式会社 キャリア付き金属箔及び配線基板の製造方法
US10015876B2 (en) * 2015-03-31 2018-07-03 Tanazawa Hakkosha Co., Ltd. Printed board and method for manufacturing same
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
CN108141968B (zh) * 2015-10-22 2020-07-07 Ａｇｃ株式会社 配线基板的制造方法
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
CN111554641A (zh) * 2020-05-11 2020-08-18 上海天马微电子有限公司 半导体封装件及其制作方法
WO2022170162A1 (en) * 2021-02-05 2022-08-11 Qorvo Us, Inc. Electronic device comprising a single dielectric layer for solder mask and cavity and method for fabricating the same
US11889616B2 (en) * 2021-03-09 2024-01-30 Mitsubishi Electric Corporation Circuit board

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4899265B2 (ja) 2000-11-16 2012-03-21 凸版印刷株式会社 多層配線基板及びその製造方法、並びにレーザードリル装置
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2003133711A (ja) 2001-10-23 2003-05-09 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および電子部品の実装方法
JP3811680B2 (ja) * 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
JP4460341B2 (ja) * 2004-04-09 2010-05-12 日本特殊陶業株式会社 配線基板およびその製造方法
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI295550B (en) * 2005-12-20 2008-04-01 Phoenix Prec Technology Corp Structure of circuit board and method for fabricating the same
JP2007173622A (ja) * 2005-12-22 2007-07-05 Kyocer Slc Technologies Corp 配線基板の製造方法
JP5324051B2 (ja) * 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5179920B2 (ja) 2008-03-28 2013-04-10 日本特殊陶業株式会社 多層配線基板
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2011181542A (ja) * 2010-02-26 2011-09-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2012094662A (ja) * 2010-10-26 2012-05-17 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470706B1 (ko) * 2011-12-26 2014-12-08 니혼도꾸슈도교 가부시키가이샤 다층 배선기판의 제조방법

Also Published As

Publication number Publication date
TW201134329A (en) 2011-10-01
US20110156272A1 (en) 2011-06-30
CN102111951A (zh) 2011-06-29
CN102111951B (zh) 2014-09-17
US8581388B2 (en) 2013-11-12
KR101323541B1 (ko) 2013-10-29
TWI449480B (zh) 2014-08-11
JP5504149B2 (ja) 2014-05-28
JP2011155251A (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
KR101323541B1 (ko) 다층 배선기판
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
KR101290471B1 (ko) 다층 배선 기판 및 그 제조방법
JP5566771B2 (ja) 多層配線基板
JP5462777B2 (ja) 多層配線基板の製造方法
US20120097319A1 (en) Method of manufacturing multilayer wiring substrate
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板
JP2005079107A (ja) 配線基板の製造方法、及び配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee